JPS6332284B2 - - Google Patents

Info

Publication number
JPS6332284B2
JPS6332284B2 JP55058964A JP5896480A JPS6332284B2 JP S6332284 B2 JPS6332284 B2 JP S6332284B2 JP 55058964 A JP55058964 A JP 55058964A JP 5896480 A JP5896480 A JP 5896480A JP S6332284 B2 JPS6332284 B2 JP S6332284B2
Authority
JP
Japan
Prior art keywords
current
control
circuit
idling
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55058964A
Other languages
English (en)
Other versions
JPS56156005A (en
Inventor
Takuzo Kamimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5896480A priority Critical patent/JPS56156005A/ja
Publication of JPS56156005A publication Critical patent/JPS56156005A/ja
Publication of JPS6332284B2 publication Critical patent/JPS6332284B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、アイドリング電流の制御によつて
省電力化、低ノイズ化などを実現した電力増幅器
に関する。
〔従来の技術〕
電池駆動のカセツトテープレコーダ、トランシ
ーバ、ラジオ、インターホン等の音声出力部に設
置されている電力増幅器において、全消費電力に
おける無信号時の消費電力の占める割合は極めて
大きく、電池の消耗等、省エネルギ化を図る上で
無信号時電流を抑制することが望まれている。ま
た、カセツトテープレコーダ、トランシーバ等、
連続して駆動する場合、無信号時、SN比が悪化
するためノイズが大きくなり、ノイズによる不快
感がある。
従来、このような電流を削減する手段として、
無信号時、電力増幅器に対する電源の供給を遮断
するものがある。例えば、テープレコーダにおい
て、録音時再生用アンプに対して再生時、録音側
のアンプに対する給電を解除することが考えられ
るが、これは容易に不要電流を削減できるもの
の、電源の投入、解除に伴うON、OFF時の電位
変化によつてポツプ音等が発生して不快感を与え
る欠点がある。
〔発明が解決しようとする問題点〕
このため、外部ミユーテイング制御が実用化さ
れている。第1図はミユーテイング制御を付加し
た電力増幅用ICを示す。
この電力増幅用ICは、前段増幅器2、プリド
ライブ段増幅器4及びパワー段増幅器6を含んで
構成される電力増幅器8に、増幅機能を制御する
ミユーテイング回路10を付加したものである。
このようなICでは、入力端子12に入力された
入力信号は、前段増幅器2、プリドライブ段増幅
器4及びパワー段増幅器6で順次増幅され、出力
端子14から出力信号を取り出すことができると
ともに、ミユーテイング回路10は制御信号端子
16に入力された外部制御信号で駆動し、このミ
ユーテイング回路10で発生した制御信号で前段
増幅器2及びプリドライブ段増幅器4の作動を制
御して、両増幅器2,4の増幅機能を解除する。
このようなミユーテイング制御によれば、回路
電流を減少できるが、ミユーテイング解除による
過渡現象を生じるため出力信号に乱れを生じ、し
かも、ミユーテイング中は出力信号を取り出すこ
とができない欠点がある。
そこで、この発明は、増幅動作を損なうことな
く消費電力を抑制するとともに、無信号時のノイ
ズ発生を抑制した電力増幅器の提供を目的とす
る。
〔問題点を解決するための手段〕
この発明の電力増幅器は、前段増幅器22及び
出力段増幅器(パワー段増幅器26)とともに集
積回路内に組み込まれて単一の制御入力端子40
を有し、この制御入力端子40に対して外部の電
位可変手段(制御入力回路42)から与えられる
制御入力に応じて段階的又は連続的に電流を制御
するカレントミラー回路(トランジスタ86,8
8又はトランジスタ90,92)を以て、出力段
増幅器の増幅動作を停止させない範囲でアイドリ
ング電流を制御するアイドリング電流制御回路3
0を備えたものである。
〔作用〕
このように構成すると、集積回路で構成された
電力増幅器20において、その内部に組み込まれ
たアイドリング電流制御回路30によつて、出力
段増幅器(パワー段増幅器26)の増幅動作を停
止させない範囲でアイドリング電流を制御し、電
力増幅器におけるアイドリング電流による電力消
費を抑制するとともに、無信号時のノイズを抑制
する。
そして、この電力増幅器20において、アイド
リング電流制御回路30は、電力増幅器20の内
部に集積回路として組み込まれてカレントミラー
回路からなる定電流回路で構成されているので、
アイドリング電流は外部から加えられる電流変化
などの制御入力に応じた定電流によつて与えら
れ、安定した信頼性の高いアイドリング電流の制
御を行う。
また、アイドリング電流制御回路30は、アイ
ドリング電流の制御のために集積回路の端子数の
増加を伴うことなく、単一の制御入力端子40に
対する制御入力によつて出力段増幅器のアイドリ
ング電流の制御を行う。
〔実施例〕
以下、この発明の実施例を図面を参照して説明
する。
第2図は、この発明の電力増幅器の実施例を示
す。
電力増幅器20は、半導体集積回路で構成され
ており、その内部に前段増幅器22、プリドライ
ブ段増幅器24、パワー段増幅器26及びこの電
力増幅器20に設置された電力増幅素子のアイド
リング電流を制御するアイドリング電流制御回路
30を備えている。この電力増幅器20におい
て、前段増幅器22、プリドライブ段増幅器24
及びパワー段増幅器26の構成は従来の電力増幅
器の構成と同様であつて、入力端子32に入力さ
れるラジオのチユーナ部出力、テープレコーダの
プリアンプ出力等の各種オーデイオ信号は順次増
幅器22,24,26で増幅された後、出力端子
34から出力信号として出力される。この実施例
の場合、出力端子34にはコンデンサ36を介し
てスピーカ38が接続されているので、出力端子
34の出力端子はスピーカ38の駆動出力になつ
ている。
アイドリング電流制御回路30は、出力段増幅
器として設置されたパワー段増幅器26の構成素
子である電力増幅素子に流れるアイドリング電流
を、外部から与えた制御入力信号に基づき、パワ
ー段増幅器26の増幅動作を停止させない範囲で
制御するものである。このアイドリング電流制御
回路30に与える制御入力信号は、電力増幅器2
0を構成する集積回路の専用端子として設置され
た制御入力端子40に加えられる。この実施例の
場合、制御入力端子40には、電力増幅器20の
外部回路である制御入力回路42が電位可変手段
として設置され、この制御入力回路42から電流
変化等で与えられた制御入力信号が加えられる。
このように構成すると、入力端子32に入力さ
れるオーデイオ信号は、電力増幅器20で増幅さ
れた後、出力端子34から出力され、スピーカ3
8が駆動される。そして、制御入力回路42から
制御入力端子40に制御信号が加えられると、ア
イドリング電流制御回路30によつてパワー段増
幅器26の電力増幅素子のアイドリング電流が、
パワー段増幅器26の増幅動作を停止させない範
囲で制御される。このアイドリング電流の制御
は、制御信号入力の形態に対応し、例えばアイド
リング電流の全面的カツトオフ、段階的変速制御
或いは連続的可変制御等の制御態様を持つ。
このようなアイドリング電流の制御態様におい
て、アイドリング電流が減少させた場合にも電力
増幅器20の増幅動作は良好に維持されるので、
出力信号を取り出すことができる。このアイドリ
ング電流の減少によつて生ずる出力波形のスイツ
チング歪を無視するものとすれば、この出力信号
の取り出しは、実用上何等差支えないものであ
る。
このように制御入力端子40に供給される制御
信号に応じてパワー段増幅器26に流れるアイド
リング電流が制御されるので、アイドリング電流
による消費電力の節減ができるとともに、無信号
時のノイズを抑制できる。
また、アイドリング電流制御回路30は、アイ
ドリング電流のみを制御するので、出力端子34
に現れる出力の立上り時の過渡状態で、出力電位
が大幅に乱れることはなく、従来手段によるポツ
プ音の発生は未然に防止できる。特に、アイドリ
ング電流の制御のために電力増幅器20を構成す
る集積回路に単一の制御入力端子40が設けられ
ているので、極めて容易かつ任意に制御信号入力
を与えることができる。
次に、第3図は、第2図に示した電力増幅器2
0の具体的な回路構成例である集積回路の等価回
路を示す。
第3図において、電力増幅器20は、トランジ
スタ50,52,54,56,58,60,6
2,64,66,68,70、拡散抵抗72,7
4,76,78及び定電流源80,82,84で
構成されており、トランジスタ68は前段増幅器
側からの信号の正側振幅によつて導通する出力ト
ランジスタ、トランジスタ70は前段増幅器側か
らの信号の負側振幅によつて導通する出力トラン
ジスタを構成している。アイドリング電流制御回
路30は、カレントミラー回路を成すトランジス
タ86,88及びトランジスタ90,92で構成
されている。
そして、この電力増幅器20において、入力端
子32には外付けのカツプリングコンデンサ94
を介して信号源96が接続されている。この信号
源96はラジオのチユーナ部、テープレコーダの
プリアンプ部等各種の信号出力を発生する発生源
を想定したものである。この信号源96から信号
入力が与えられるトランジスタ50のベースに
は、電源入力端子98に印加された電源電圧Vcc
が抵抗72,74で分割された値即ち電源電圧の
Vccの1/2の値(Vcc/2)の電圧が抵抗76を
通して印加されている。トランジスタ50のベー
ス入力インピーダンスは、抵抗72,74の値に
比較して十分高く設定されている。トランジスタ
50,52で差動増幅器が構成され、トランジス
タ54,56でカレントミラー回路が構成されて
いる。トランジスタ52のベースには外部端子1
00が設けられており、この外部端子100に接
続された抵抗102及びコンデンサ104からな
る直列回路と、トランジスタ52のベースに接続
された抵抗78とによつてフイードバツク回路が
構成されている。トランジスタ60,62はダイ
オード接続されており、トランジスタ64,66
でカレントミラー回路が構成されている。出力端
子34及びGND(接地)端子106間には、前記
実施例と同様に、カツプリングコンデンサ36を
介してスピーカ38が接続されている。
アイドリング電流制御回路30を構成するトラ
ンジスタ86,88又はトランジスタ90,92
からなるカレントミラー回路によつて定電流回路
が構成されており、アイドリング電流は定電流に
よつて供給される。
この実施例の場合、接続入力端子40には可変
抵抗108で構成される制御入力回路42が接続
されている。
以上の構成においてその動作を説明する。
(a) アイドリング電流制御回路30を付加しない
場合の電力増幅器20の基本的な動作 トランジスタ52のベースにバイアス電流が
与えられない場合、トランジスタ54はカツト
オフ状態に置かれるため、トランジスタ56は
カツトオフ状態になつて、両トランジスタ5
4,56には電流が流れない。このため、トラ
ンジスタ58にはベース電流が与えられず、カ
ツトオフ状態に置かれるため、同様に電流が流
れない。このとき、トランジスタ68のベース
には定電流源82から電流が供給され、トラン
ジスタ68にはコレクタ電流が流れる。一方、
定電流源84に対してトランジスタ60,62
はダイオード接続されており、両トランジスタ
60,62に通流する電流によつて生じるベー
ス・エミツタ間の電圧降下で決まる電圧2VF
A点に発生する。この場合、トランジスタ66
に電流が流れるため、トランジスタ66,68
の関係でもA点に電圧2VFが発生することにな
り、各トランジスタ60,62,66,68を
流れる電流はバランスしている。A点の電圧は
次式で表わすことができる。
VA=VB+VBE66+VBE68 ………(1) VA=VB+VBE60+VBE62 ………(2) 式(1)、(2)において、VBはB点の電圧、
VBE60、VBE62、VBE66およびVBE68は、トランジ
スタ60,62,66,68のベース・エミツ
タ間電圧を表す。
トランジスタ64,66はカレントミラー回
路を構成していることから、無信号状態におい
て、トランジスタ70にはトランジスタ64か
らトランジスタ68に与えられるベース電流と
等しいベース電流が流れ、トランジスタ70は
バイアス状態に置かれることになる。この結
果、パワートランジスタ68,70にはアイド
リング電流が流れる。
一方、トランジスタ68が定電流源82の電
流によつてオン状態になると、抵抗78を通し
てB点からトランジスタ52のベースにバイア
ス電流が与えられ、B点電位がVcc/2の近傍
に至ることによつてトランジスタ50,52に
流れる電流がバランス状態となる。
そして、信号源96から入力信号が与えられ
る場合、この入力信号は入力端子32よりトラ
ンジスタ50,52,54,56,58,68
を経て増幅され、出力端子34から出力され
る。この出力によつてスピーカ38が駆動され
る。
(b) 電力増幅器20におけるアイドリング電流 第4図は第3図中の電力増幅器20の出力部
における電力増幅素子としての第1および第2
の出力トランジスタ部を示し、第5図はトラン
ジスタ68の入力特性(IB−VBE特性)を示す。
この入力特性に示されるように、第4図中のC
点即ちトランジスタ68のベースに印加される
信号電圧SCがB点電圧よりさらに1VFレベルを
越えなければ、トランジスタ68のベース電流
IBは流れない。このため、トランジスタ68の
コレクタ電流にはベース電流IBのカツトオフ領
域と同時期に生じるカツトオフ領域が存在す
る。第5図中斜線で示す部分DCがこのカツト
オフ領域である。この領域の発生を防止するた
め、トランジスタ68のベースにバイアス電圧
を与えて微小ベース電流IBを流し、この電流に
伴つてコレクタ電流が流れる。このコレクタ電
流がアイドリング電流である。一般に、この種
の集積回路の場合、カツトオフ領域によるスイ
ツチング歪を防止するために数mAないし数10
mAのアイドリング電流が必要である。
(c) アイドリング電流の制御 第3図において、制御信号は制御入力回路4
2の可変抵抗108の抵抗変化によつて付与さ
れる。即ち、抵抗変化によりトランジスタ86
に与えられた制御入力電流icで、トランジスタ
60のベース電流が制御されるので、電力増幅
素子としてのトランジスタ68,70に流れる
アイドリング電流を可変抵抗108を可変設定
することにより調整することができる。特に、
この実施例のアイドリング電流制御回路30は
カレントミラー回路で構成されていることか
ら、制御電流の変化を高精度に設定でき、信頼
性の高いアイドリング制御を可能にしている。
この実施例の場合、トランジスタ86,88又
はトランジスタ90,92は共に電流比1:1
のカレントミラー回路に設定されている。
なお、第3図に示した実施例の場合、制御入
力回路42は可変抵抗108で構成し、アイド
リング電流をリニア制御を行うように設定した
が、段階的又は準直線的に制御しても同様に電
力消費の節約ができる。即ち、制御入力回路4
2は、第6図のAに示すように、スイツチ11
0のみで構成してもよく、第6図のBに示すよ
うに、可変抵抗108にスイツチ110を付加
して構成してもよく、また、第6図のCに示す
ように、スイツチ112で抵抗値の異なる抵抗
114,116,118を順次選択するように
構成してもよい。また、このように独立した形
の制御入力回路42に代え、出力端子34に現
れる出力信号レベルを制御入力とし、出力信号
レベルに応じたアイドリング制御を行うことも
可能である。
そして、アイドリング電流をカツトオフ状態
に制御する場合、ノイズ等微小信号が出力され
ない反面、スイツチング歪の占める割合が大き
くなる小信号領域ではアイドリング電流を十分
に流し、大信号領域ではアイドリング電流を抑
制する等、出力信号レベルに応じたアイドリン
グ制御はスイツチング歪を抑制しつつ消費電力
の節減ができる点で極めて効果的である。ま
た、アイドリング電流を一定値に維持して増幅
動作を行う場合、制御入力端子40に流す電流
を一定に固定する必要がある。
したがつて、このようなアイドリング電流の
制御を行つた場合、ラジオ、テープレコーダ、
トランシーバ、インターホン等において、電池
の消耗防止など、消費電力を削減できる。例え
ば、ラジオ等のオーデイオアンプに使用する場
合、中間周波増幅段における同調信号出力を制
御信号に利用し、同調時においてのみアイドリ
ング電流を流すことができる。この場合、同調
状態に応じたアイドリング制御が可能になるの
で、非同調状態におけるノイズ出力の発生が抑
制できる。
ラジオ、テープレコーダに使用する場合にお
いて、音質との関連でアイドリング電流を制御
することもできる。即ち、音質を重視する場合
にはアイドリング電流を増加してスイツチング
歪を少なくし、高音質が要求されない場合には
アイドリング電流を減少或いはカツトオフ状態
に制御する。特に、電池駆動の場合、第6図の
A,Bで構成される省エネルギスイツチを付設
し、スイツチの切換えによつてバツテリの寿命
の増加を図ることができる。
なお、テープレコーダの動作状態には、例え
ば停止(STOP)、テープ送り、テープ戻し等
のように動作状態でスピーカを駆動させないモ
ードが存在しているので、これらのモードにお
いて電源解除に代えてアイドリング電流をカツ
トオフ状態に制御して消費電力の削減ととも
に、ノイズの低減を図ることができる。
また、トランシーバ、インターホンにおいて
は、受信待機時又は送信時に切替え時期に同期
したアイドリング電流の制御を行い、ノイズの
低減を図る。
〔発明の効果〕
以上説明したように、この発明によれば、次の
ような効果が得られる。
集積回路で構成された電力増幅器の内部にア
イドリング電流制御回路を設置して、出力段増
幅器の増幅動作を停止させない範囲でアイドリ
ング電流の制御を行うので、簡単な構成によつ
てアイドリング電流による電力消費を抑制する
とともに、信号の有無等、必要に応じてアイド
リング電流の制御を行つて無信号時のノイズを
低減することができる。したがつて、電池駆動
のテープレコーダ、トランシーバ、ラジオ、イ
ンターホン等において、電池の消耗が抑制でき
るとともに、無信号時のノイズを抑えることが
でき、ノイズによる不快感を除くことができ
る。
アイドリング電流制御回路は、電力増幅器の
内部に集積回路として組み込まれてカレントミ
ラー回路からなる定電流回路で構成され、外部
から加えられる制御入力に応じた定電流によつ
てアイドリング電流を供給するので、安定した
信頼性の高いアイドリング電流の制御を実現で
きる。
アイドリング電流制御回路は、単一の制御入
力端子に電流変化等の制御入力を加えるのみ
で、アイドリング電流の制御を行えるので、集
積回路の端子数の増加を伴うことなく、しか
も、外部制御回路の構成が簡単になり、容易に
外部からアイドリング電流の制御を実現でき
る。
【図面の簡単な説明】
第1図は従来の外部ミユーテイング制御を用い
た電力増幅用ICを示すブロツク図、第2図はこ
の発明の電力増幅器の実施例を示すブロツク図、
第3図は第2図に示した電力増幅器の具体的な回
路構成例を示す回路図、第4図は第3図に示した
電力増幅器の出力部を示す回路図、第5図は第4
図に示した出力部における出力トランジスタの入
力特性を示す説明図、第6図は制御入力回路の具
体的な回路構成例を示す回路図である。 20……電力増幅器、22……前段増幅器、3
0……アイドリング電流制御回路、40……制御
入力端子、42……制御入力回路(電位可変手
段)、86,88,90,92……トランジスタ
(カレントミラー回路)。

Claims (1)

    【特許請求の範囲】
  1. 1 前段増幅器及び出力段増幅器とともに集積回
    路内に組み込まれて単一の制御入力端子を有し、
    この制御入力端子に対して外部の電位可変手段か
    ら与えられる制御入力に応じて段階的又は連続的
    に電流を制御するカレントミラー回路を以て、前
    記出力段増幅器の増幅動作を停止させない範囲で
    アイドリング電流を制御するアイドリング電流制
    御回路を備えた電力増幅器。
JP5896480A 1980-05-02 1980-05-02 Electric power amplifier Granted JPS56156005A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5896480A JPS56156005A (en) 1980-05-02 1980-05-02 Electric power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5896480A JPS56156005A (en) 1980-05-02 1980-05-02 Electric power amplifier

Publications (2)

Publication Number Publication Date
JPS56156005A JPS56156005A (en) 1981-12-02
JPS6332284B2 true JPS6332284B2 (ja) 1988-06-29

Family

ID=13099519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5896480A Granted JPS56156005A (en) 1980-05-02 1980-05-02 Electric power amplifier

Country Status (1)

Country Link
JP (1) JPS56156005A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4983473B2 (ja) * 2007-08-09 2012-07-25 ヤマハ株式会社 信号増幅装置、アンプシステムおよび信号増幅方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4991567A (ja) * 1972-12-30 1974-09-02
JPS55133110A (en) * 1979-04-04 1980-10-16 Pioneer Electronic Corp Integrated circuit device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5926653Y2 (ja) * 1977-09-29 1984-08-02 三菱電機株式会社 音声電力増幅器の自動動作点切替回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4991567A (ja) * 1972-12-30 1974-09-02
JPS55133110A (en) * 1979-04-04 1980-10-16 Pioneer Electronic Corp Integrated circuit device

Also Published As

Publication number Publication date
JPS56156005A (en) 1981-12-02

Similar Documents

Publication Publication Date Title
US7068103B2 (en) Operational transconductance amplifier input driver for class D audio amplifiers
US4542421A (en) Muting circuit in combination with a tape recorder
US6316993B1 (en) Analog circuitry for start-up glitch suppression
US6040740A (en) Audio transient suppression device
US4255716A (en) Automatic gain control circuit
JP2000106511A (ja) パワーアンプic
US5300892A (en) Audio signal amplifier circuit
JPS6332284B2 (ja)
US4158820A (en) Low level preamplifier circuit
JP3178494B2 (ja) Mosfet電力増幅器
JP2001244749A (ja) ミュート回路およびオーディオ増幅回路
JP3478359B2 (ja) オーディオ信号増幅回路およびこの回路を用いたオーディオ装置
JP2793071B2 (ja) ポップ音防止回路
JPH0535606B2 (ja)
JPS5949728B2 (ja) 可変インピ−ダンス回路
JP2762333B2 (ja) 増幅回路及び信号増幅ic
JPS5935206B2 (ja) トランジスタ直結増幅器
JPH0193906A (ja) オーディオ増幅回路
JPS61113305A (ja) 増幅器
JPS6160607B2 (ja)
JP2592047Y2 (ja) 音声信号処理回路
JPS5931045Y2 (ja) 帰還増幅回路
JPS6091701A (ja) 増幅回路
JPH0343710B2 (ja)
JPH07106882A (ja) 増幅段全体としての上限遮断周波数を制御する回路