JPS6331790B2 - - Google Patents
Info
- Publication number
- JPS6331790B2 JPS6331790B2 JP56210991A JP21099181A JPS6331790B2 JP S6331790 B2 JPS6331790 B2 JP S6331790B2 JP 56210991 A JP56210991 A JP 56210991A JP 21099181 A JP21099181 A JP 21099181A JP S6331790 B2 JPS6331790 B2 JP S6331790B2
- Authority
- JP
- Japan
- Prior art keywords
- musical tone
- switch
- channel
- timing
- musical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 4
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000030279 gene silencing Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
この発明は、予め記憶された音高情報を読出し
て演奏を行う電子楽器に関する。
て演奏を行う電子楽器に関する。
従来、メモリにメロデイの音高データを記憶さ
せておき、所定キーの操作毎に上記メモリから音
高データを順次読出して、この読出した各音高コ
ードに基づき発音させる楽音を所定キーの操作に
応じた音長にて発生させる所謂ワンキープレイ機
能をもつた電子楽器が開発されている。
せておき、所定キーの操作毎に上記メモリから音
高データを順次読出して、この読出した各音高コ
ードに基づき発音させる楽音を所定キーの操作に
応じた音長にて発生させる所謂ワンキープレイ機
能をもつた電子楽器が開発されている。
ところで、従来はワンキープレイを行う時、発
音チヤンネルがひとつであるため、連続して所定
キーを操作した際、現在発音中の音が強制的に次
の楽音に変わるため、自然なリリース状態が得ら
れず、また楽音の立上りが明瞭でなく音楽的に好
ましいものではなかつた。
音チヤンネルがひとつであるため、連続して所定
キーを操作した際、現在発音中の音が強制的に次
の楽音に変わるため、自然なリリース状態が得ら
れず、また楽音の立上りが明瞭でなく音楽的に好
ましいものではなかつた。
この発明は上述した事情の下になされたもの
で、その目的とするところは、ワンキープレイ時
に新たに楽音を発音させる際、以前の楽音が割当
てられていた発音チヤンネルとは別の発音チヤン
ネルに割当てて発音させて以前の楽音が急に消音
することなく減衰し、また楽音の立上りも明瞭に
なるようにして自然な感じの演奏が可能となる電
子楽器を提供することである。
で、その目的とするところは、ワンキープレイ時
に新たに楽音を発音させる際、以前の楽音が割当
てられていた発音チヤンネルとは別の発音チヤン
ネルに割当てて発音させて以前の楽音が急に消音
することなく減衰し、また楽音の立上りも明瞭に
なるようにして自然な感じの演奏が可能となる電
子楽器を提供することである。
以下図面を参照してこの発明の各種実施例を説
明する。第１図は、本発明を適用した実施例に用
いられる大規模集積回路LSIチツプ１と、この
LSIチツプ１にバスラインB1，B2を夫々介し接続
される鍵盤４と演奏メモリ５とスイツチ部６との
機能ブロツクを示した図である。ここでスイツチ
部６はワンキープレイ用のスイツチ，を有し
ている。
明する。第１図は、本発明を適用した実施例に用
いられる大規模集積回路LSIチツプ１と、この
LSIチツプ１にバスラインB1，B2を夫々介し接続
される鍵盤４と演奏メモリ５とスイツチ部６との
機能ブロツクを示した図である。ここでスイツチ
部６はワンキープレイ用のスイツチ，を有し
ている。
LSIチツプ１内には楽音生成部２、例えば、特
願昭56―90641号（発明の名称；「電子楽器」）に
記載したものと後述する制御部３とが設けられて
いる。そしてこの制御部３からは上記バスライン
B1を介し鍵盤４上の鍵スイツチや演奏メモリ５
をアドレスする信号、読出し／書込み制御信号や
更にスイツチ部６のワンキープレイスイツチ，
や他の各種スイツチを走査する信号等が出力す
る。
願昭56―90641号（発明の名称；「電子楽器」）に
記載したものと後述する制御部３とが設けられて
いる。そしてこの制御部３からは上記バスライン
B1を介し鍵盤４上の鍵スイツチや演奏メモリ５
をアドレスする信号、読出し／書込み制御信号や
更にスイツチ部６のワンキープレイスイツチ，
や他の各種スイツチを走査する信号等が出力す
る。
そして上記鍵盤４、演奏メモリ５、スイツチ部
６からのデータがバスラインB2を介して制御部
３に入力する。
６からのデータがバスラインB2を介して制御部
３に入力する。
茲で、鍵盤４はマニユアルの主演奏（MAIN）
に利用され、また演奏メモリ５は自動演奏、ワン
キープレイ演奏（SUB）に利用される。そして、
演奏メモリ５には自動演奏、ワンキープレイ演奏
用データが記憶されており、演奏メモリ５は
RAMあるいはROMから成つている。また、こ
の鍵盤４と、演奏メモリ５とから与えられるデー
タに基づいて出力する楽音の特性を指定するスイ
ツチをこの電子楽器は備えており、所望の特性の
任意の音高の楽音が出力するようになる。そし
て、この電子楽器は後述する時分割処理によつ
て、鍵盤４と演奏メモリ５との出力により、合計
４チヤンネルまでの楽音を同時生成可能となつて
いる。
に利用され、また演奏メモリ５は自動演奏、ワン
キープレイ演奏（SUB）に利用される。そして、
演奏メモリ５には自動演奏、ワンキープレイ演奏
用データが記憶されており、演奏メモリ５は
RAMあるいはROMから成つている。また、こ
の鍵盤４と、演奏メモリ５とから与えられるデー
タに基づいて出力する楽音の特性を指定するスイ
ツチをこの電子楽器は備えており、所望の特性の
任意の音高の楽音が出力するようになる。そし
て、この電子楽器は後述する時分割処理によつ
て、鍵盤４と演奏メモリ５との出力により、合計
４チヤンネルまでの楽音を同時生成可能となつて
いる。
制御部３からは、バスラインB1，B2から入出
力する情報に応じて楽音生成部２に対し如何なる
楽音を生成すべきかという指示が送られる。しか
して、この制御部３と楽音生成部２とは、双方向
のデータバス（４ビツトバス）D1と、データ以
外の制御信号（読込み、書込み信号等）を送出す
る制御信号用のコントロールバスC1（これは、制
御部３から楽音生成部２への一方向性バスであ
る。）とにて連結されている。そして、楽音生成
部２からはバスラインB3を介して外部のＤ／Ａ
変換器へ楽音出力が送出される。
力する情報に応じて楽音生成部２に対し如何なる
楽音を生成すべきかという指示が送られる。しか
して、この制御部３と楽音生成部２とは、双方向
のデータバス（４ビツトバス）D1と、データ以
外の制御信号（読込み、書込み信号等）を送出す
る制御信号用のコントロールバスC1（これは、制
御部３から楽音生成部２への一方向性バスであ
る。）とにて連結されている。そして、楽音生成
部２からはバスラインB3を介して外部のＤ／Ａ
変換器へ楽音出力が送出される。
第２図は制御部３の回路ブロツク図で図中１１
は各種マイクロ命令がストアされているROMで
ある。そして該ROM１１からは、後述する
RAM１２のセカンドレジスタの行アドレスを指
定する信号〔SU〕、フアーストレジスタの行アド
レスを指定する信号〔FU〕、セカンドレジスタの
列アドレスを指定する信号〔SL〕及びフアース
トレジスタの列アドレスを指定する信号〔FL〕、
転送命令等のインストラクシヨンコード〔Ｏ〕が
各々バスラインａ〜ｅを介して並列的に出力して
いる。インストラクシヨンコード〔Ｏ〕はバスラ
インｅを介してインストラクシヨンデコーダ１３
に供給される。このインストラクシヨンデコーダ
１３は、双方向バスラインｇによりＩ／Ｏポート
１４と連結している。又インストラクシヨンデコ
ーダ１３は楽音生成部２の時分割処理チヤンネル
（４チヤンネル）のうちどのチヤンネルを指定す
るかを指示する２ビツト信号D1，D2をチヤンネ
ル指定回路１５に、更に各種制御信号をバスライ
ンｈ、ゲート回路G5を介し楽音生成部２にそれ
ぞれ出力する。ここで、ゲート回路G5には、チ
ヤンネル指定回路１５からの信号が入力し、この
信号により４チヤンネルのうちどのタイミングで
楽音生成部２へ書込み信号を出力するかを指定す
る。また、上記インストラクシヨンデコーダ１３
からタイミング制御部１６に制御指令が送られ
る。このタイミング制御部１６は、インストラク
シヨンデコーダ１３からの制御指令、読出し／書
込み指令Ｒ／Ｗ、チヤンネル指定回路１５からの
タイミングパルスh1〜t4、φ1，φ2に従つて各種タ
イミング信号をバスラインｉを介し出力する。
は各種マイクロ命令がストアされているROMで
ある。そして該ROM１１からは、後述する
RAM１２のセカンドレジスタの行アドレスを指
定する信号〔SU〕、フアーストレジスタの行アド
レスを指定する信号〔FU〕、セカンドレジスタの
列アドレスを指定する信号〔SL〕及びフアース
トレジスタの列アドレスを指定する信号〔FL〕、
転送命令等のインストラクシヨンコード〔Ｏ〕が
各々バスラインａ〜ｅを介して並列的に出力して
いる。インストラクシヨンコード〔Ｏ〕はバスラ
インｅを介してインストラクシヨンデコーダ１３
に供給される。このインストラクシヨンデコーダ
１３は、双方向バスラインｇによりＩ／Ｏポート
１４と連結している。又インストラクシヨンデコ
ーダ１３は楽音生成部２の時分割処理チヤンネル
（４チヤンネル）のうちどのチヤンネルを指定す
るかを指示する２ビツト信号D1，D2をチヤンネ
ル指定回路１５に、更に各種制御信号をバスライ
ンｈ、ゲート回路G5を介し楽音生成部２にそれ
ぞれ出力する。ここで、ゲート回路G5には、チ
ヤンネル指定回路１５からの信号が入力し、この
信号により４チヤンネルのうちどのタイミングで
楽音生成部２へ書込み信号を出力するかを指定す
る。また、上記インストラクシヨンデコーダ１３
からタイミング制御部１６に制御指令が送られ
る。このタイミング制御部１６は、インストラク
シヨンデコーダ１３からの制御指令、読出し／書
込み指令Ｒ／Ｗ、チヤンネル指定回路１５からの
タイミングパルスh1〜t4、φ1，φ2に従つて各種タ
イミング信号をバスラインｉを介し出力する。
上記ROM１１から出力される行指定アドレス
〔SU〕及び〔FU〕は、各々バスラインａ，ｂを
介してゲート回路G1，G2に印加され、これらゲ
ート回路G1，G2の出力は、バスラインｊを介し
てRAM１２の行アドレス入力端子〔UA〕に入
力する。なお、上記ゲート回路G1には、チヤン
ネル指定回路１５から出力するタイミング信号t2
がインバータINV1を介し供給され、ゲート回路
G2には、タイミング信号t2が直接供給されて、ゲ
ートの開閉制御が行なわれる。また、ROM１１
から出力されるRAM１２の列指定アドレス
〔SL〕及び〔FL〕はそれぞれバスラインｃ，ｄ
を介してゲート回路G3，G4に加えられる。上記
ゲート回路G3には上記タイミング信号t2を上記イ
ンバータINV1を介し供給され、ゲート回路G4に
は、タイミング信号t2が直接印加されて、ゲート
の開閉制御が行なわれる。そして上記ゲート回路
G3，G4の出力はバスラインｋを介してRAM１２
の列アドレス入力端子LAに入力する。しかして、
このRAM１２と加算、減算等の演算を実行する
ALU１７と上記Ｉ／Ｏポート１４とは、双方向
データバスD2により連結されている。
〔SU〕及び〔FU〕は、各々バスラインａ，ｂを
介してゲート回路G1，G2に印加され、これらゲ
ート回路G1，G2の出力は、バスラインｊを介し
てRAM１２の行アドレス入力端子〔UA〕に入
力する。なお、上記ゲート回路G1には、チヤン
ネル指定回路１５から出力するタイミング信号t2
がインバータINV1を介し供給され、ゲート回路
G2には、タイミング信号t2が直接供給されて、ゲ
ートの開閉制御が行なわれる。また、ROM１１
から出力されるRAM１２の列指定アドレス
〔SL〕及び〔FL〕はそれぞれバスラインｃ，ｄ
を介してゲート回路G3，G4に加えられる。上記
ゲート回路G3には上記タイミング信号t2を上記イ
ンバータINV1を介し供給され、ゲート回路G4に
は、タイミング信号t2が直接印加されて、ゲート
の開閉制御が行なわれる。そして上記ゲート回路
G3，G4の出力はバスラインｋを介してRAM１２
の列アドレス入力端子LAに入力する。しかして、
このRAM１２と加算、減算等の演算を実行する
ALU１７と上記Ｉ／Ｏポート１４とは、双方向
データバスD2により連結されている。
上記チヤンネル指定回路１５を第３図のタイム
チヤートを参照して説明する。主クロツク発振部
P.G.１５―１は、信号φ1、φ2（第３図ａ，ｂ参
照）を出力し、カウンタ１５―２に供給する。こ
のカウンタ１５―２の出力はラインA1〜A4を介
しデコーダ１５―３に入力する。ここでライン
A2はラインA1にインバータINV2を介し、ライン
A4はラインA3にインバータINV3を介している。
そして、上記デコーダ１５―３はノアゲートによ
り構成されている。このデコーダ１５―３は第３
図ｃ〜ｆに示すようにタイミング信号t1〜t4を出
力する。このタイミング信号t1〜t4は上記タイミ
ング制御部１６に入力すると共にトランスフアゲ
ート群１５―４を介しオアゲート１５―５に入力
している。
チヤートを参照して説明する。主クロツク発振部
P.G.１５―１は、信号φ1、φ2（第３図ａ，ｂ参
照）を出力し、カウンタ１５―２に供給する。こ
のカウンタ１５―２の出力はラインA1〜A4を介
しデコーダ１５―３に入力する。ここでライン
A2はラインA1にインバータINV2を介し、ライン
A4はラインA3にインバータINV3を介している。
そして、上記デコーダ１５―３はノアゲートによ
り構成されている。このデコーダ１５―３は第３
図ｃ〜ｆに示すようにタイミング信号t1〜t4を出
力する。このタイミング信号t1〜t4は上記タイミ
ング制御部１６に入力すると共にトランスフアゲ
ート群１５―４を介しオアゲート１５―５に入力
している。
一方、上記インストラクシヨンデコーダ１３か
らの信号D1，D2は、それぞれ直接に、又インバ
ータINV4、INV5を介しデコーダ１５―６に入力
する。このデコーダ１５―６はノアゲートにより
構成されている。そして、このデコーダ１５―６
の出力が上記トランスフアゲート群１５―４の制
御信号として入力し、上記タイミング信号t1〜t4
のうちいずれか１つを指定し、上記オアゲート１
５―５、ゲート回路G5、バスラインC1を介し上
記楽音作成部２に対して書込み信号などの各種制
御信号を供給する。
らの信号D1，D2は、それぞれ直接に、又インバ
ータINV4、INV5を介しデコーダ１５―６に入力
する。このデコーダ１５―６はノアゲートにより
構成されている。そして、このデコーダ１５―６
の出力が上記トランスフアゲート群１５―４の制
御信号として入力し、上記タイミング信号t1〜t4
のうちいずれか１つを指定し、上記オアゲート１
５―５、ゲート回路G5、バスラインC1を介し上
記楽音作成部２に対して書込み信号などの各種制
御信号を供給する。
一方、第３図ｇに示すように上記タイミング信
号t1〜t4と同期して、発音チヤンネルL1〜L4が指
定され、自動演奏、ワンキープレイ演奏には第３
図ｈに示すように上記発音チヤンネルL1，L2は
MAINに、上記発音チヤンネルL3，L4はSUBと
して使用される。
号t1〜t4と同期して、発音チヤンネルL1〜L4が指
定され、自動演奏、ワンキープレイ演奏には第３
図ｈに示すように上記発音チヤンネルL1，L2は
MAINに、上記発音チヤンネルL3，L4はSUBと
して使用される。
次に第４図Ａ，Ｂを参照して上記ワンキープレ
イ用のスイツチ，を交互に押した際の動作を
説明する。ステツプS1のスタート後、ステツプS2
にて、上記演奏メモリ５内のRAMのアドレスを
「０」番地に設定する。ステツプS3にてスイツチ
部６のワンキープレイ用のスイツチを第４図Ｂ
のａの１―１のタイミングで押したとする。する
と、スイツチ部６からの信号がバスラインB2を
介し上記Ｉ／Ｏポート１４に入力し、更にバスラ
インｇを介し、インストラクシヨンデコーダ１３
に入力すると共に、上記ROM１１の「Ｏ」端子
からの信号も入力する。その結果D1，D2の端子
はそれぞれ「０」、「１」信号を出力し、デコーダ
１５―６に与える。したがつてトランスフアゲー
ト群１５―４はタイミング信号t3のみを出力しオ
アゲート１５―５に供給する。一方、インストラ
クシヨンデコーダ１３からの書込み信号がバスラ
インｈを介して常時出力していて、ゲート回路
G5に入力している。そして上記オアゲート１５
―５からの上記信号により上記タイミングt3のみ
ゲート回路G5から出力が生じ上記楽音生成部２
に入力する。次にステツプS4に進み上記タイミン
グt3で指定される上記発音チヤンネルL3に上記演
奏メモリ５内のRAMの「０」番地に記憶されて
いる音高コードを上記バスラインB2、Ｉ／Ｏポ
ート１４、双方向バスラインD2、ALU１７、バ
スラインD1を介して転送する。そしてステツプ
S5で上記L3チヤンネルに発音指令が送られ第４
図Ｂのｃに示すように発音を開始する。次にステ
ツプS6で上記ワンキープレイ用のスイツチを押
したか否かを判断し今、押していないのでステツ
プS7に進み、上記ワンキープレイ用のスイツチ
がオフされたか否かを判断する。もし、オフされ
ていなければ、ステツプS6に戻り以後ステツプ
S6，S7をくり返す。一方、ワンキープレイ用のス
イツチをオフすると、次のステツプS8に進み第
４図Ｂのｃにエンベロープ形状を示すように楽音
は減衰を開始する。そして、ステツプS9にて上記
楽音メモリ５内のRAMのアドレスを１つ進め
る。そして、ステツプS10にてエンドか否かを判
断し、今エンドではないので、ステツプS3に戻
る。
イ用のスイツチ，を交互に押した際の動作を
説明する。ステツプS1のスタート後、ステツプS2
にて、上記演奏メモリ５内のRAMのアドレスを
「０」番地に設定する。ステツプS3にてスイツチ
部６のワンキープレイ用のスイツチを第４図Ｂ
のａの１―１のタイミングで押したとする。する
と、スイツチ部６からの信号がバスラインB2を
介し上記Ｉ／Ｏポート１４に入力し、更にバスラ
インｇを介し、インストラクシヨンデコーダ１３
に入力すると共に、上記ROM１１の「Ｏ」端子
からの信号も入力する。その結果D1，D2の端子
はそれぞれ「０」、「１」信号を出力し、デコーダ
１５―６に与える。したがつてトランスフアゲー
ト群１５―４はタイミング信号t3のみを出力しオ
アゲート１５―５に供給する。一方、インストラ
クシヨンデコーダ１３からの書込み信号がバスラ
インｈを介して常時出力していて、ゲート回路
G5に入力している。そして上記オアゲート１５
―５からの上記信号により上記タイミングt3のみ
ゲート回路G5から出力が生じ上記楽音生成部２
に入力する。次にステツプS4に進み上記タイミン
グt3で指定される上記発音チヤンネルL3に上記演
奏メモリ５内のRAMの「０」番地に記憶されて
いる音高コードを上記バスラインB2、Ｉ／Ｏポ
ート１４、双方向バスラインD2、ALU１７、バ
スラインD1を介して転送する。そしてステツプ
S5で上記L3チヤンネルに発音指令が送られ第４
図Ｂのｃに示すように発音を開始する。次にステ
ツプS6で上記ワンキープレイ用のスイツチを押
したか否かを判断し今、押していないのでステツ
プS7に進み、上記ワンキープレイ用のスイツチ
がオフされたか否かを判断する。もし、オフされ
ていなければ、ステツプS6に戻り以後ステツプ
S6，S7をくり返す。一方、ワンキープレイ用のス
イツチをオフすると、次のステツプS8に進み第
４図Ｂのｃにエンベロープ形状を示すように楽音
は減衰を開始する。そして、ステツプS9にて上記
楽音メモリ５内のRAMのアドレスを１つ進め
る。そして、ステツプS10にてエンドか否かを判
断し、今エンドではないので、ステツプS3に戻
る。
次に、第４図Ｂのｂに示すように２―１のタイ
ミングでワンキープレイ用のスイツチを押した
とする。すると上述と同様にスイツチ部６からの
信号がバスラインB2、Ｉ／Ｏポート１４、バス
ラインｇを介しインストラクシヨーンデコーダ１
３に入力すると共に、上記ROM１１からバスラ
インｅを介した信号も入力する。その結果D1，
D2端子はそれぞれ、「１」、「１」信号を出力し、
デコーダ１５―６に与える。したがつてトランス
フアゲート群１５―４はタイミング信号t4のみを
出力しオアゲート１５―５に供給する。その結
果、ゲート回路G5から上記タイミングt4のみ出力
が生じ上記楽音生成部２に書込み信号として入力
し、上記発音チヤンネルL4を指定する。次にス
テツプS11に進み上記タイミングt4で指定される
上記発音チヤンネルL4に上記演奏メモリ５内の
RAMの「１」番地に記憶されている音階コード
を上述と同様にして転送する。そしてステツプ
S12で上記L4チヤンネルに発音指令が送られ第４
図Ｂのｄにエンベロープ形状を示すように発音を
開始する。次にステツプS13に進み、今ワンキー
プレイ用のスイツチはオンしていないのでステ
ツプS14に進む。ここでスイツチをオフしなけ
ればステツプS13に戻り以後このステツプS13、
S14をくり返す。今第４図Ｂのｂに示すタイミン
グ２―１でスイツチをオフしたとする。すると
ステツプS15に進み、上記スイツチのオフと同
期して楽音が減衰し始める。そしてステツプS16
に進み上記演奏メモリ５内のRAMのアドレスを
＋１歩進させる。次のステツプS17でエンドか否
かを判断するが今エンドではないのでステツプS3
に戻る。
ミングでワンキープレイ用のスイツチを押した
とする。すると上述と同様にスイツチ部６からの
信号がバスラインB2、Ｉ／Ｏポート１４、バス
ラインｇを介しインストラクシヨーンデコーダ１
３に入力すると共に、上記ROM１１からバスラ
インｅを介した信号も入力する。その結果D1，
D2端子はそれぞれ、「１」、「１」信号を出力し、
デコーダ１５―６に与える。したがつてトランス
フアゲート群１５―４はタイミング信号t4のみを
出力しオアゲート１５―５に供給する。その結
果、ゲート回路G5から上記タイミングt4のみ出力
が生じ上記楽音生成部２に書込み信号として入力
し、上記発音チヤンネルL4を指定する。次にス
テツプS11に進み上記タイミングt4で指定される
上記発音チヤンネルL4に上記演奏メモリ５内の
RAMの「１」番地に記憶されている音階コード
を上述と同様にして転送する。そしてステツプ
S12で上記L4チヤンネルに発音指令が送られ第４
図Ｂのｄにエンベロープ形状を示すように発音を
開始する。次にステツプS13に進み、今ワンキー
プレイ用のスイツチはオンしていないのでステ
ツプS14に進む。ここでスイツチをオフしなけ
ればステツプS13に戻り以後このステツプS13、
S14をくり返す。今第４図Ｂのｂに示すタイミン
グ２―１でスイツチをオフしたとする。すると
ステツプS15に進み、上記スイツチのオフと同
期して楽音が減衰し始める。そしてステツプS16
に進み上記演奏メモリ５内のRAMのアドレスを
＋１歩進させる。次のステツプS17でエンドか否
かを判断するが今エンドではないのでステツプS3
に戻る。
次に第４図Ｂのａのタイミング１―２に示すよ
うに、上記タイミング２―１で発音させた楽音が
完全に消える前にスイツチをオンしたとする。
この場合、ステツプS3，S4，S5によりL3チヤン
ネルが指定されるため、上記L4チヤンネルで指
定された楽音が途中で急激に消音することなく不
自然とならない。
うに、上記タイミング２―１で発音させた楽音が
完全に消える前にスイツチをオンしたとする。
この場合、ステツプS3，S4，S5によりL3チヤン
ネルが指定されるため、上記L4チヤンネルで指
定された楽音が途中で急激に消音することなく不
自然とならない。
ここで第４図Ｂのａ，ｂに示すようにスイツチ
のオン中タイミング２―２でスイツチをオン
したとする。するとステツプS6により「YES」
と判断されステツプS18に進む。すると第４図Ｂ
のｃに示すように、スイツチをオンしていても
L3チヤンネルの楽音は、スイツチのオンと同
期して減衰を開始する。そして、ステツプS19で
上記楽音メモリ５内のRAMのアドレスを＋１歩
進させ、ステツプS20でエンドか否か判断する。
今エンドでないのでステツプS11、S12に進みL4チ
ヤンネルを指定し、第４図Ｂのｄに示すように、
スイツチのオンに同期して発音を開始する。こ
の時も上述と同様にL3チヤンネルの楽音が自然
な状態で減衰するので音楽的に好ましいものとな
つている。
のオン中タイミング２―２でスイツチをオン
したとする。するとステツプS6により「YES」
と判断されステツプS18に進む。すると第４図Ｂ
のｃに示すように、スイツチをオンしていても
L3チヤンネルの楽音は、スイツチのオンと同
期して減衰を開始する。そして、ステツプS19で
上記楽音メモリ５内のRAMのアドレスを＋１歩
進させ、ステツプS20でエンドか否か判断する。
今エンドでないのでステツプS11、S12に進みL4チ
ヤンネルを指定し、第４図Ｂのｄに示すように、
スイツチのオンに同期して発音を開始する。こ
の時も上述と同様にL3チヤンネルの楽音が自然
な状態で減衰するので音楽的に好ましいものとな
つている。
更に、第４図Ｂのａ，ｂに示すようにスイツチ
のオン中、スイツチをタイミング１―３でオ
ンしたとする。するとステツプS13により「YES」
と判断されステツプS4に進む。すると第４図Ｂの
ｄに示すように、スイツチをオンしていても
L4チヤンネルの楽音は、スイツチのオンと同
期して減衰を開始する。そしてステツプS22で上
記演奏メモリ５内のRAMのアドレスを＋１歩進
させ、ステツプS23でエンドか否かを判断する。
今エンドでないのでスステツプS4，S5に進みL3
チヤンネルを指定し、第４図Ｂのｃに示すように
スイツチのオンに同期して発音を開始する。こ
の時も先と同様にL4チヤンネルの楽音が自然な
状態で減衰するので音楽的に好ましいものとなつ
ている。以下、上記演奏メモリ５のRAMに記憶
された音高情報が全て読出されるとステツプS24
に進みエンドとなる。
のオン中、スイツチをタイミング１―３でオ
ンしたとする。するとステツプS13により「YES」
と判断されステツプS4に進む。すると第４図Ｂの
ｄに示すように、スイツチをオンしていても
L4チヤンネルの楽音は、スイツチのオンと同
期して減衰を開始する。そしてステツプS22で上
記演奏メモリ５内のRAMのアドレスを＋１歩進
させ、ステツプS23でエンドか否かを判断する。
今エンドでないのでスステツプS4，S5に進みL3
チヤンネルを指定し、第４図Ｂのｃに示すように
スイツチのオンに同期して発音を開始する。こ
の時も先と同様にL4チヤンネルの楽音が自然な
状態で減衰するので音楽的に好ましいものとなつ
ている。以下、上記演奏メモリ５のRAMに記憶
された音高情報が全て読出されるとステツプS24
に進みエンドとなる。
尚、上記実施例では、ワンキープレイ用のチヤ
ンネルを２個としたが、これに限定されず何チヤ
ンネル用いても差しつかえない。加えて、上記実
施例では発音チヤンネルを、時分割処理の電子楽
器の１つの処理チヤンネルとしたが、例えば、１
回路で１音を発生するトーンジエネレータをチヤ
ンネルとしても良く、そのハードウエアはデイジ
タル回路、アナログ回路のいずれであつても良
い。
ンネルを２個としたが、これに限定されず何チヤ
ンネル用いても差しつかえない。加えて、上記実
施例では発音チヤンネルを、時分割処理の電子楽
器の１つの処理チヤンネルとしたが、例えば、１
回路で１音を発生するトーンジエネレータをチヤ
ンネルとしても良く、そのハードウエアはデイジ
タル回路、アナログ回路のいずれであつても良
い。
この発明は以上説明したように、複数の発音チ
ヤンネルを設けた電子楽器において、ワンキープ
レイ演奏時にメモリから読出された楽音情報が連
続して同一チヤンネルに割当てられないので、上
記楽音情報に基づいて生成出力する楽音が急激に
消音することなく自然に減衰し、また楽音の立上
りが明瞭となるので音楽的効果が良好となるもの
である。
ヤンネルを設けた電子楽器において、ワンキープ
レイ演奏時にメモリから読出された楽音情報が連
続して同一チヤンネルに割当てられないので、上
記楽音情報に基づいて生成出力する楽音が急激に
消音することなく自然に減衰し、また楽音の立上
りが明瞭となるので音楽的効果が良好となるもの
である。
第１図は、本発明を適用した各実施例の電子楽
器に用いられるLSIチツプおよび外部装置の機能
ブロツクを示した図、第２図は制御部の回路ブロ
ツク図、第３図は各種タイミングを示すタイムチ
ヤート、第４図Ａは本発明の第１実施例の動作を
説明するフローチヤート、第４図Ｂは同タイムチ
ヤートである。 １……LSIチツプ、２……楽音生成部、３……
制御部、４……鍵盤、５……演奏メモリ、６……
スイツチ部、１１……ROM、１２……RAM、
１３……インストラクシヨンデコーダ、１５……
チヤンネル指定回路、１６……タイミング制御
部、，……ワンキープレイスイツチ。
器に用いられるLSIチツプおよび外部装置の機能
ブロツクを示した図、第２図は制御部の回路ブロ
ツク図、第３図は各種タイミングを示すタイムチ
ヤート、第４図Ａは本発明の第１実施例の動作を
説明するフローチヤート、第４図Ｂは同タイムチ
ヤートである。 １……LSIチツプ、２……楽音生成部、３……
制御部、４……鍵盤、５……演奏メモリ、６……
スイツチ部、１１……ROM、１２……RAM、
１３……インストラクシヨンデコーダ、１５……
チヤンネル指定回路、１６……タイミング制御
部、，……ワンキープレイスイツチ。
Claims (1)
- 【特許請求の範囲】 １ 複数の発音チヤンネルを有する電子楽器にお
いて、 曲を表現する一連の楽音情報を記憶する記憶部
と、 複数のスイツチと、 この複数のスイツチの操作ごとに上記記憶部か
ら上記楽音情報を順次読出す読出し手段と、 該読出し手段により読出された楽音情報を順次
異なる上記発音チヤンネルに供給する供給手段
と、 持続音系の楽音を発生可能であつて、上記スイ
ツチのオン操作で上記発音チヤンネルに供給され
た楽音情報に対応する上記楽音を作成開始し、当
該スイツチのオフ操作で消音開始するとともに、
上記複数のスイツチの中の１つのスイツチをオン
操作中に他のスイツチがオン操作されると、上記
１つのスイツチのオン操作により作成中の楽音を
消音開始し、上記他のスイツチのオン操作により
次の楽音を作成開始する楽音作成手段と を具備していることを特徴とする電子楽器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210991A JPS58114096A (ja) | 1981-12-28 | 1981-12-28 | 電子楽器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210991A JPS58114096A (ja) | 1981-12-28 | 1981-12-28 | 電子楽器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114096A JPS58114096A (ja) | 1983-07-07 |
| JPS6331790B2 true JPS6331790B2 (ja) | 1988-06-27 |
Family
ID=16598507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56210991A Granted JPS58114096A (ja) | 1981-12-28 | 1981-12-28 | 電子楽器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114096A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0727374B2 (ja) * | 1988-09-06 | 1995-03-29 | カシオ計算機株式会社 | 電子楽器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5620560A (en) * | 1979-07-31 | 1981-02-26 | Nippon Kayaku Co Ltd | Production of 2-halogenobenzonitrile derivative |
-
1981
- 1981-12-28 JP JP56210991A patent/JPS58114096A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5620560A (en) * | 1979-07-31 | 1981-02-26 | Nippon Kayaku Co Ltd | Production of 2-halogenobenzonitrile derivative |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58114096A (ja) | 1983-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4129055A (en) | Electronic organ with chord and tab switch setting programming and playback | |
| US4785707A (en) | Tone signal generation device of sampling type | |
| JPS6327717B2 (ja) | ||
| US4012982A (en) | Percussion processor for electronic musical instrument | |
| US4220068A (en) | Method and apparatus for rhythmic note pattern generation in electronic organs | |
| US4108037A (en) | Electronic organ having different selectable modes of playing the accompaniment keyboard | |
| JPS6331790B2 (ja) | ||
| US4466326A (en) | Electronic musical instrument | |
| JPS623298A (ja) | 電子楽器 | |
| JPH0333278B2 (ja) | ||
| JPS6211357B2 (ja) | ||
| US4553465A (en) | Electronic musical instrument producing bass and chord tones utilizing channel assignment | |
| US4643068A (en) | Electronic musical instrument with automatic rhythm playing unit | |
| JPS6231355B2 (ja) | ||
| JP3278857B2 (ja) | 楽音形成装置 | |
| JPS6335992B2 (ja) | ||
| JPS58137898A (ja) | 電子楽器 | |
| JPS63172196A (ja) | 電子楽器 | |
| JPS6250898A (ja) | 電子楽器 | |
| JP2593297B2 (ja) | 電子楽器 | |
| JPS6259320B2 (ja) | ||
| JPS6230240Y2 (ja) | ||
| JP3075155B2 (ja) | 処理装置 | |
| JPS62294293A (ja) | 電子楽器の効果装置 | |
| JPH0468635B2 (ja) |