JPS6231355B2

JPS6231355B2 -

Info

Publication number: JPS6231355B2
Application number: JP54165894A
Authority: JP
Inventors: Eisaku Okamoto
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1979-12-20
Filing date: 1979-12-20
Publication date: 1987-07-08
Also published as: DE3048151A1; DE3048151C2; JPS5688197A; US4335639A

Description

【発明の詳細な説明】

この発明は電子楽器に係り、特に複数の鍵盤キ
ーが同時に押下された場合にいずれか１個の鍵盤
キーに対応する楽音のみを発生させる優先回路に
関する。一般に、電子楽器（電子オルガン等）において
は上鍵盤でメロデイ音、下鍵盤で和音、足鍵盤で
ベース音がそれぞれ演奏され、上鍵盤、下鍵盤、
足鍵盤が同時に操作された場合は操作された各鍵
盤キーに対応する楽音が同時に発音される。ところで、初心者の場合はメロデイ音を単音で
演奏することが多く、このため初心者用の電子楽
器においては上鍵盤の楽音発生系を単音構成と
し、回路の簡略化を図ることが多い。なお、単音
構成とは同一鍵盤において複数の鍵盤キーが同時
に押下された場合、いずれか一個の鍵盤キーに対
応する楽音のみを発生するように楽音発生系を構
成することをいう。また、教習用の電子楽器にお
いては上鍵盤の楽音発生系を単音構成とする方が
むしろ望ましく、さらに足鍵盤の楽音発生系は従
来から単音構成がとられている。このように、電子楽器においてはしばしば単音
構成がとられるが、同時に押下された複数の鍵盤
キーの内どの鍵盤キーに対応する楽音を優先的に
発生させるかを決定する優先回路の回路方式とし
ては、次に述べるように種々の方式が考えられて
いる。その１は高音優先方式であり、より高い音
高の鍵盤キーに対応する楽音を優先的に発生させ
る方式である。また、その２は低音優先方式であ
り、より低い音高の鍵盤キーに対応する楽音を優
先的に発生させる方式である。これらの方式の場
合、回路構成が比較的簡単になる利点があるが、
楽音相互間の優先順位が音の高さに基づいて固定
されているため、演奏上最も必要だと演奏者が考
えている楽音（通常最新押下キーに対応する楽
音）が押鍵と同時に発生しない場合が生じ、演奏
上好ましくない。その３は後着優先方式であり、
最後に押下された鍵盤キーに対応する楽音を優先
的に発生させる方式である。この方式の場合、前
述した各方式のもつ欠点は解消されているが、単
なる後着優先回路として構成した場合は、正しい
鍵盤キーを押下した後誤つて他の鍵盤キーを押下
したとき、上記正しい鍵盤キーをいつたん離し、
再度この正しい鍵盤キーを押下し直さなければ正
しい楽音が発生されず、操作が非常に煩雑になる
欠点がある。この発明はこのような事情に鑑みてなされたも
ので、その目的とするところは、最後に押下され
た鍵盤キーが離された場合未だ継続して押下され
ている鍵盤キーのうち最も新しく押下された鍵盤
キーに対応する楽音を発生できるようにし、これ
により正しい鍵盤キーを押下した後誤つて他の鍵
盤キーを押下した場合、誤つて押下した鍵盤キー
を離すだけで正しい鍵盤キーに対応した楽音を発
生することができる後着優先方式の優先回路を提
供することである。そして、この目的を達成する
ために、この発明では優先回路内に記憶部を設
け、この記憶部に押下された鍵盤キーに対応する
キーデータを最も新しく押下されたものから順次
記憶しておき、この記憶されたキーデータを適宜
読出すことにより楽音を発生させるようにしたも
のである。以下、図面を参照しこの発明の実施例について
説明する。第１図はこの発明による優先回路を適用した電
子オルガン（電子楽器）の構成を示すブロツク図
であり、この図に示す電子オルガンは、大きく分
けると鍵盤１と、押鍵検出回路２と、優先回路３
と、楽音発生回路４と、サウンドシステム５とか
ら構成される。そして、鍵盤１において鍵盤キー
（以下、単にキーと略称する）が押下されると、
まず押鍵検出回路２が押下キーを検出し、同押下
キーに対応するキーデータを優先回路３へ出力す
る。優先回路３は押鍵検出回路２から供給される
キーデータを順次記憶部６に記憶し、さらに記憶
されたキーデータのうち最新のもの、すなわち、
最も新しく押下されたキーに対応するキーデータ
を読み出しラツチ回路２０を介して楽音発生回路
４へ供給する。また、上記最新のキーが離された
場合は、未だ継続して押下されている残りのキー
のうちで最も新しく押下されたキーに対応するキ
ーデータを記憶部６から読出し、楽音発生回路４
へ供給する。楽音発生回路４は優先回路３から供
給されるキーデータに基づいて楽音信号（アナロ
グ信号）を形成する。そして、この楽音信号がサ
ウンドシステム５において楽音として発音され
る。以下、第１図に示す回路各部を順次詳細に説明
する。なお、以下の説明において“１”信号、
“０”信号とは各々２値論理レベルにおける信号
を示すものとする。まず、鍵盤１は複数のキーおよび各キーに対応
して設けられた複数のキースイツチから構成され
るもので、この実施例においては61個のキーおよ
び61個のキースイツチから構成されるものが用い
られている。そして、各キースイツチの出力が押
鍵検出回路２へ供給される。押鍵検出回路２は、
第２図に示すようにカウンタ９、デコーダ１０、
および走査回路１１から構成される。カウンタ９
は62進のカウンタであり、そのクロツク端子に供
給されるシステムクロツクパルスφをカウント
し、カウント出力をデコーダ１０に供給すると共
に、同カウント出力をキーデータDATA１とし
て記憶部６へ供給する。すなわち、この実施例に
おいてはカウンタ９のカウント出力「１」〜
「61」が各々鍵盤１の各キーに対応するキーデー
タとなる。（但し、カウント出力「０」はキーデ
ータとはならない。）そして、この場合最低音キ
ーに対応するキーデータがカウント出力「１」で
あり、次のキーに対応するキーデータがカウント
出力「２」であり、……最高音キーに対応するキ
ーデータがカウント出力「61」である。なお、上記システムクロツクパルスφは例えば
１μsecの周期をもつクロツクパルスであり、こ
の電子オルガンの各部を動作させるための基本ク
ロツクパルスである。デコーダ１０はカウンタ９
のカウント出力をデコードするデコーダであり、
カウンタ９のカウント出力に対応する「０」〜
「61」の出力端を有している。そして、その
「０」出力端に得られる信号が同期パルスSYPと
して優先回路３へ出力され、また「１」〜「61」
出力端に得られる信号が各々走査回路１１に出力
される。走査回路１１は鍵盤１の各キースイツチ
の出力（すなわち各キーのオン／オフ状態）をデ
コーダ１０の出力に基づいてスキヤンする回路で
あり、その出力はキーオン信号KONとして優先
回路３へ供給される。ここで、上記キーオン信号
KONについてさらに説明する。まず、鍵盤１の
各キーが全て操作されていない場合は常時“０”
信号となる。また、鍵盤１のいずれかのキーが操
作された場合は、カウンタ９のカウント出力が同
操作キーに対応した値となつた時のみ“１”信号
となり、カウンタ９のカウント出力が他の値の場
合は“０”信号となる。例えば、最低音キーから
５番目のキーが今押下されたとすると、カウンタ
９のカウント出力が「０」〜「４」の場合は
KON＝“０”であり、カウンタ９のカウント出力
が「５」となつた時のみKON＝“１”となり、カ
ウント出力が「６」，「７」……となると再び
KON＝“０”となる。また、今最低音キーから５
番目、７番目のキーが押下されているとすると、
カウンタ９のカウント出力が「５」，「７」になつ
た時のみKON＝“１”となる。すなわち、このキ
ーオン信号KONが“１”信号となるタイミング
によつて、現在どのキーが押下されているかを検
知することができる。次に、優先回路３について説明する。この優先
回路３は記憶部６、ニユーキー検出回路１４、制
御回路１５、ラツチ１６、およびラツチ回路２０
から構成される。記憶部６は同一構成の７個のキーデータメモリ
６ａ〜6gから構成されるもので、押下されたキ
ーに対応するキーデータDATA１を押下された
順に記憶するものである。各キーデータメモリ６
ａ〜６ｇは、キーデータメモリ６ａに示すように
シフトレジスタ１７およびデータセレクタ１８か
ら構成される。シフトレジスタ１７は４ステー
ジ／１ビツトのシフトレジスタであり、そのクロ
ツク端子ｃにはニユーキー検出回路１４の出力信
号であるニユーキー信号NKOが、その入力端子
ＤにはキーデータDATA１の各ビツト信号が
各々供給され、またその出力端子Q₁〜Q₄は各々
データセレクタ１８の各入力端子I₁〜I₄に接続さ
れている。この場合、ニユーキー信号NKOは後
述するようにキーが新たに押下されるたびに
“１”信号となる。そして、ニユーキー信号NKO
が“１”信号となるたびに、キーデータDATA
１がこのシフトレジスタ１７内に読込まれる。こ
れにより、シフトレジスタ１７の各出力端子Q₁
〜Q₄に得られるキーデータは、出力端子Q₁に得
られるものが最も新しく押下されたキーに対応
し、Q₂に得られるものが次に新しく押下された
キーに対応し、次いでQ₃，Q₄の順になる。データセレクタ１８は、その入力端子I₁〜I₄に
得られる信号を、端子Ａ、Ｂに供給される信号に
基づいて択一的に出力端子Ｑから出力するもの
で、出力端子Ｑから出力される信号は端子Ａ，Ｂ
に供給される信号に基づいて次の第１表のように
決定される。

【表】そして、上記端子Ａ，Ｂには制御回路１５内の
カウンタ１９のカウント出力COUT（Q₁〜Q₂）が
供給され、また出力端子Ｑに得られる信号はキー
データDATA２としてラツチ回路２０に供給さ
れる。ニユーキー検出回路１４は、新たに押下された
キーを検出し、同キーに対応するキーデータが押
鍵検出回路２から出力される時点でニユーキー信
号NKOを出力する回路であり、62ステージ／１
ビツトのシフトレジスタ２１およびアンドゲート
２２から構成される。また、シフトレジスタ２１
のクロツク端子にはシステムクロツクパルスφが
供給されている。そして、この回路は以下のよう
に動作するものである。例えば、最低音キーから
５番目のキーが新たに押下されたとすると、前述
したようにカウンタ９（第２図）のカウント出力
が「５」となつた時点でキーオン信号KONが
“１”信号となり、この“１”信号がシフトレジ
スタ２１の入力端およびアンドゲート２２の一方
の入力端に供給される。ところで、この時点にお
いてシフトレジスタ２１の出力端は“１”信号
となつている。この理由は、前回カウンタ９のカ
ウント出力が「５」となつた時点で前記５番目の
キーは押下されておらず、したがつて“０”信号
がシフトレジスタ２１に読込まれ、この“０”信
号がシステムクロツクパルスφの62ビツトタイム
後に出力端から“１”信号として出力されてい
るからである。この結果、アンドゲート２２の一
方の入力端に供給された前記“１”信号は同アン
ドゲート２２を通過し、ニユーキー信号NKO
（“１”信号）として出力され、同時にシステムク
ロツクパルスφによつてシフトレジスタ２１内に
“１”信号が読込まれる。次にさらにシステムク
ロツクパルスφの62ビツトタイムが経過し、カウ
ンタ９のカウント出力が再度「５」となつた時点
において、未だ前記５番目のキーが押下され続け
ていたとすると、再びキーオン信号KONが
“１”信号となり、この“１”信号がアンドゲー
ト２２の一方の入力端に供給される。しかしこの
場合、前回カウンタ９のカウント出力が「５」と
なつた時点で、シフトレジスタ２１には“１”信
号が読込まれているので、シフトレジスタ２１の
出力端は“０”信号となり、この結果アンドゲ
ート２２からニユーキー信号NKOは出力されな
い。このように、このニユーキー検出回路１４は
新たにキーが押下された時のみ、その押下キーに
対応するキーデータDATA１が押鍵検出回路２
から出力される時点でニユーキー信号NKO
（“１”信号）を１度だけ出力するものである。制御回路１５は記憶部６からのデータの読出
し、ラツチ回路２０へのデータ書込み、楽音発生
回路４における楽音信号の発生等を制御するもの
で、比較回路２４、デイレイフリツプフロツプ
（以下DFFと略称する）２５、カウンタ１９およ
び各種ゲート回路から構成される。次に、上記構成になる回路の動作および上記制
御回路１５の詳細について第３図、第４図に示す
タイミングチヤートを参照して説明する。なお、
以下の説明においては、説明の便宜上鍵盤１のキ
ーの数を12個（１オクターブ分）とし、また各キ
ーの名称を最低音のキーから順にＣ，Ｃ#，Ｄ，
Ｄ#，Ｅ，Ｆ，Ｆ#，Ｇ，Ｇ#，Ａ，Ａ#，Ｂと
する。 (1) １個のキーが押下された場合の動作。全てのキーが押下されていない状態において、
例えば「Ｅ」キーが押下されたとすると（第３図
ニ参照）、カウンタ９（第２図）のカウント出力
が「５」となつた時点でキーオン信号KONが
“１”信号となり（第３図ホ）、この“１”信号が
ニユーキー検出回路１４および比較回路２４の入
力端子Ａに供給される。ニユーキー検出回路１４
に“１”信号が供給されると、同ニユーキー検出
回路１４はニユーキー信号NKO（“１”信号）を
出力し（第３図ヘ）、このニユーキー信号NKOが
記憶部６およびカウンタ１９のリセツト端子Ｒに
供給され、カウンタ９のカウント出力「５」が
「Ｅ」キーに対応するキーデータDATA１として
記憶部６のシフトレジスタ１７に読込まれると共
に、カウンタ１９がリセツトされる。一方、比較
回路２４の入力端子Ａに供給されたキーオン信号
KON（“１”信号）は、同入力端子Ａに供給され
ているキーデータDATA１（カウンタ９のカウ
ント出力「５」）と共に、比較回路２４の入力端
子Ｂに供給されているデータと比較される。そし
て、両者が一致している時は比較回路２４から
“１”信号が出力され、また一致していない時は
“０”信号が出力される。この場合、キーオン信
号KONの立上り時点（すなわち、ニユーキー信
号NKOの立上り時点）でカウンタ９のカウント
出力「５」に対応するキーデータDATA１が記
憶部６のシフトレジスタ１７に読込まれ、この結
果シフトレジスタ１７の出力端子Q₁に「５」の
キーデータが出力され、また同時点でカウンタ１
９がリセツトされ、カウント出力COUTが
“０，０”となるので、同時点において記憶部６
の出力（キーデータDATA２）は「Ｅ」キーに
対応するキーデータ「５」となり（第３図ト）、
この「５」のキーデータDATA２が比較回路２
４の入力端子Ｂに供給される。この結果、比較回
路２４の入力端子Ａ，Ｂに各々供給されるデータ
が一致し、同比較回路２４の出力信号である一致
信号COMが“１”信号となり（第３図チ）、この
“１”信号がオアゲート２６を介してDFF２５の
入力端に供給される。なお、一致信号COMはキ
ーオン信号KONが“０”信号となる時点におい
て、“０”信号に戻る。これは比較回路２４の入
力端子Ａのキーオン信号KONが供給されている
端子に対応する入力端子Ｂの端子には常に“１”
信号が供給されているので（第１図参照）、キー
オン信号KONが“０”信号に戻ると同時に入力
端子Ａのデータと入力端子Ｂのデータとは一致し
なくなるからである。DFF２５のクロツク端子
にはシステムクロツクパルスφが供給されてお
り、入力端に供給された“１”信号は次のシステ
ムクロツクパルスφによつて同DFF２５内に読
込まれ、これによりDFF２５の出力信号DELが
“１”信号となる（第３図リ）。そして、この
“１”信号の信号DELはインバータ２９を介して
アンドゲート３０の一方の入力端に供給されると
共に、アンドゲート２７，３１の各一方の入力端
およびラツチ１６の入力端に供給される。また、
上記DEL信号は同期パルスSYPが発生するまで
その入力端に連続して“１”信号が供給されるこ
とから、同期パルスSYPが発生するまで“１”信
号を保持する。このように、全てのキーが押下されていない状
態において「Ｅ」キーが押下されると、押鍵検出
回路２が「Ｅ」キーの押下を検出した時点で、
「Ｅ」キーに対応するキーデータDATA１（この
場合「５」）が記憶部６に読込まれ、次いで記憶
部６から同キーデータがDATA２として読出さ
れラツチ回路２０の入力端に供給され、また
DFF２５の出力信号DELが“１”信号となり、
アンドゲート２７，３１の各一方の入力端および
ラツチ１６の入力端に信号DEL（“１”信号）が
供給され、さらにアンドゲート３０の一方の入力
端に信号DELを反転した“０”信号が供給され
る。この状態において、同期パルスSYP（第３図
ロ）の“１”信号が押鍵検出回路２から出力さ
れ、この同期パルスSYPがインバータ２８の入力
端、アンドゲート３０，３１の他方の入力端およ
びラツチ１６のロード端子に供給されると、回路
各部が各々次のように動作する。すなわち、まず
インバータ２８の入力端に“１”信号が供給され
ると、インバータ２８の出力端から“０”信号が
出力され、この“０”信号がアンドゲート２７の
他方の入力端に供給される。この結果同アンドゲ
ート２７の出力は“０”信号となり、この“０”
信号がオアゲート２６の他方の入力端に供給され
る。この場合、オアゲート２６の一方の入力端に
は“０”信号が供給されており（第３図チ参
照）、したがつてDFF２５の入力端に“０”信号
が供給される。この“０”信号は次のシステムク
ロツクパルスφによつてDFF２５内に読込ま
れ、DFF２５の出力信号DELが“０”信号とな
る（DFF２５がリセツトされる）。またアンドゲ
ート３０の他方の入力端に供給された同期パルス
SYPの（“１”信号）は、同アンドゲート３０の
一方の入力端に“０”信号が供給されていること
か、アンドゲート３０の出力信号に何ら影響を与
えることはない。これに対してアンドゲート３１
の他方の入力端に供給された同期パルスSYP
（“１”信号）は、同アンドゲート３１の一方の入
力端に“１”信号の信号DELが供給されている
ことから、同アンドゲート３１を通過し、ラツチ
パルスLAP（第３図ル）としてラツチ回路２０
のロード端子に供給される。この結果、ラツチ回
路２０はその入力端に供給されているキーデータ
DATA２（この場合、「Ｅ」キーに対応するキー
データ）を読込み、キーデータDATA３（第３
図オ）として楽音発生回路４に供給する。また、
ラツチ１６のロード端子に同期パルスSYP
（“１”信号）が供給されると、同ラツチ１６はそ
の入力端に供給されている信号DEL（“１”信
号）を読込み、この結果、ラツチ１６の出力信号
GONが“１”信号となる（第３図ワ）。そして、
この“１”信号の信号GONが楽音発生回路４の
スタート端子Ｓに供給されると、同楽音発生回路
４はその入力端に供給されているキーデータ
DATA３（この場合、「Ｅ」キーに対応するキー
データ）に基づいて楽音信号の発生を開始し、こ
れによりサウンドシステム５から「Ｅ」キーに対
応する楽音が発音される。なお、制御回路１５は
「Ｅ」キーが押下されている間上述した動作を繰
り返す。 (2) １個のキーが押下されている状態において、
同キーを離した場合の動作。例えば「Ｅ」キーのみが押下されている状態に
おいて、同「Ｅ」キーを離した場合（第３図
ニ）、カウンタ９のカウント出力が「５」となつ
た時点でキーオン信号KONが“１”信号となら
ない。（第３図ホにおいて符号ａにて示す“１”
信号が出ない。）この結果、比較回路２４の入力
端子Ａ，Ｂに各々得られるデータが同時点におい
て一致せず、したがつて一致信号COMが“１”
信号とならず（第３図チ）、またDFF２５の出力
信号DELが“１”信号とならない（第３図リ）。
この結果、次の同期パルスSYP（“１”信号）が
押鍵検出回路２から出力されると、ラツチ１６が
信号DELの“０”信号を読込み、ラツチ１６の
出力信号GONが“０”信号となり（第３図ワ）、
楽音発生回路４における楽音信号の発生が停止す
る。なおこの場合、インバータ２９の出力が
“１”信号となることから、同期パルスSYP
（“１”信号）がアンドゲート３０，３４を介して
カウンタ１９に供給され、カウンタ１９のカウン
ト出力COUTが“１，０”となるが、楽音発生
回路４における楽音信号の発生が停止しているの
で楽音に悪影響を及ぼすことはない。 (3) １個のキーが押下されている状態において、
さらに他のキーが押下された場合の動作。例えば、「Ｅ」キーが押下されている状態にお
いて、さらに例えば「Ｇ」キー（この「Ｇ」キー
に対応するキーデータは「８」である）が押下さ
れた場合について考察する。「Ｅ」キーが押下さ
れ、楽音発生回路４において同「Ｅ」キーに対応
する楽音信号が発生している状態において「Ｇ」
キーが押下されると、カウンタ９のカウント出力
が「８」となつた時点でニユーキー検出回路１４
が「Ｇ」キーの押下を検出し、ニユーキー信号
NKO（“１”信号）を記憶部６およびカウンタ１
９へ出力する。この結果、記憶部６のシフトレジ
スタ１７は「Ｇ」キーに対応するキーコード
（「８」）を読込み、これによりシフトレジスタ１
７のQ₁出力端子に「Ｇ」キーに対応するキーデ
ータが出力され、またシフトレジスタ１７のQ₂
出力端子に「Ｅ」キーに対応するキーデータが出
力される。一方、カウンタ１９は上記ニユーキー
信号NKOによつてリセツトされるので、そのカ
ウント出力COUTは“０，０”となり、この結
果シフトレジスタ１７のQ₁出力端子に得られる
「Ｇ」キーに対応するキーデータがキーデータ
DATA２としてラツチ回路２０の入力端に供給
される。次いで、同期パルスSYP（“１”信号）
が押鍵検出回路２から出力されると、この時点に
おいては信号DELは“１”信号となつているの
で（「Ｅ」キー検出時点において“１”信号とな
る）、アンドゲート３１からラツチパルスLAP
（“１”信号）が出力され、これによりラツチ回路
２０に前記「Ｇ」キーに対応するキーデータ
DATA２が読込まれ、このキーデータがDATA
３として楽音発生回路４へ供給される。この時、
ラツチ１６の出力信号GONは“１”信号となつ
ているので、楽音発生回路４は「Ｇ」キーに対応
する楽音信号を発生し、しかして「Ｇ」キーに対
応する楽音がサウンドシステム５から発音され
る。このように、この電子オルガンはあるキーが押
下されている状態において他のキーを押下する
と、後に押下したキーに対応する楽音を発音する
（後着優先方式）。 (4) 複数のキーが同時に押下されている状態にお
いて、最後に押下したキーのみを離した場合の
動作。例えば、現在「Ｃ」キー、「Ｅ」キー、「Ｇ」キ
ー、「Ａ」キーが同時に押下されており、またこ
れらのキーが、「Ｃ」，「Ｅ」，「Ｇ」，「Ａ」の順に
押下されたものとする。この場合、記憶部６のシ
フトレジスタ１７のQ₁〜Q₄出力端子は各々
「Ａ」，「Ｇ」，「Ｅ」，「Ｇ」キーに対応するキーデ
ータを出力し、またカウンタ１９のカウント出力
COUTは“０，０”であり、したがつてキーデ
ータDATA２は「Ａ」キーに対応するキーデー
タとなつている。この結果比較回路２４の一致信
号COMは「Ａ」キーに対応するキーオン信号
KONが出力される時点で“１”信号となり（第
４図ト参照）、また信号DELは一致信号COMの立
下り時点で“１”信号となる。また楽音発生回路
４は最後に押下された「Ａ」キーに対応する楽音
信号を発生し、サウンドシステム５が「Ａ」キー
に対応する楽音を発音している。このような状態において「Ａ」キーが離された
とすると（第４図ニ参照）、カウンタ９のカウン
ト出力が「10」となつた時点でキーオン信号
KONが“１”信号とならず（第４図ホにおいて
符号ｂ参照）、この結果比較回路２４の一致信号
COMが“１”信号とならず、DFF２５の出力信
号DELも“１”信号とならない。この状態にお
いて、押鍵検出回路２から同期パルスSYP
（“１”信号）が出力されると、この“１”信号は
アンドゲート３０を通過し、信号COP（第４図
リ）としてアンドゲート３４の一方の入力端へ供
給される。この時、カウンタ１９のカウント出力
COUTは“０，０”であり、したがつて同カウ
ント出力COUTの２ビツトのナンドをとるナン
ドゲート３５の出力信号は“１”信号であり、ア
ンドゲート３４の一方の入力端に供給された信号
COPの“１”信号は同アンドゲート３４を通過
し、カウンタ１９のクロツク端子に供給され、こ
れによりカウンタ１９のカウント出力COUTが
“１，０”となる（第４図ヌ）。そして、この結果
記憶部６のデータセレクタ１８はシフトレジスタ
１７のQ₂出力端子に得られるデータ（すなわ
ち、「Ｇ」キーに対応するキーデータ）をキーデ
ータDATA２としてラツチ回路２０の入力端に
供給する（第４図ヘ）。また、同期パルスSYP
（“１”信号）がこの時同時にラツチ１６のロード
端子に供給されると、ラツチ１６が信号DEL
（“０”信号）を読込み、この結果信号GONとし
て“０”信号が出力され、楽音発生回路４が楽音
信号の発生を停止する（第４図ワ）。なお、同期
パルスSYPはインバータ２８の入力端およびアン
ドゲート３１の一方の入力端にも供給されるが、
この場合アンドゲート２７，３１に各々“０”信
号の信号DELが供給されているので、同期パル
スSYPがアンドゲート２７，３１の出力に影響を
及ぼすことはない。次に、カウンタ９（第２図）のカウント出力が
循環して進み、同カウント出力が「８」となると
（カウント出力「８」は「Ｇ」キーに対応するキ
ーデータDATA１である）、比較回路２４の両入
力端子Ａ，Ｂに供給されるデータが一致し、一致
信号COMとして“１”信号が出力される（第４
図トにおける符号Ｃ参照照）。そして、一致信号
COMの立下りの時点で信号DELが“１”信号と
なる。信号DELが“１”信号の状態において再
び同期パルスSYP（“１”信号）が出力される
と、アンドゲート３１の出力信号LAPが“１”
信号となり（第４図ル）、これによりラツチ回路
２０に「Ｇ」キーに対応するキーデータDATA
２が読込まれ（第４図オ）、またラツチ１６の出
力信号GONが“１”信号となり（第４図ワ）、こ
れにより楽音発生回路４が「Ｇ」キーに対応する
楽音信号の発生を開始し、またDFF２５の入力
端に“０”信号が供給され、これにより同期パル
スSYPの立下り時点でDFF２５がリセツトされ
る。しかして、以後鍵盤１の操作に変化があるま
で、サウンドシステム５が「Ｇ」キーに対応する
楽音を発生し続ける。このように、この電子オルガンにおいては最後
に押下されたキー（最も新しく押下されたキー）
が離されると、１つ前に押下されたキーに対応す
る楽音が発音される。また、１つ前に押下された
キーが離された場合はさらに１つ前に押下された
キー対応する楽音が発音される。そして、この実
施例においては記憶部６が４ステージのシフトレ
ジスタを用いて構成されているので、最後に押下
されたキーから３回前に押下されたキーに対応す
る楽音まで発音することができる。 (5) 複数のキーが同時に押下されている状態にお
いて、最後に押下されたキーおよび最後から２
番目に押下されたキーを同時に離した場合の動
作。項目(4)と全く同様な状態、すなわち「Ｃ」，
「Ｅ」，「Ｇ」，「Ａ」の順に押下されたキーが現在
同時に押下されている状態から、「Ｇ」キーおよ
び「Ａ」キーを同時に離した場合を例にとり説明
する。「Ｇ」，「Ａ」キーが同時に離されると（第４図
カ）、今まで楽音発生がなされていた「Ａ」キー
に対応するキーオン信号KONの“１”信号が出
力されなくなり（第４図ヨにおける符号ｄ参
照）、この結果信号COMが“１”信号とならず
（第３図レにおける符号ｅ参照）、信号DELも
“１”信号とならない。この状態において同期パ
ルスSYP（“１”信号）が出力されると、信号
COPが“１”信号となり、カウンタ１９のカウ
ント出力COUTが“１，０”となり（第４図
ネ）、これにより記憶部６のシフトレジスタ１７
のQ₂出力端子に得られる「Ｇ」キーに対応する
キーデータがキーデータDATA２としてラツチ
回路２０の入力端に供給される（第４図タ）。ま
た、ラツチ１６の出力信号GONが“０”信号と
なり（第４図ム）、これにより楽音信号の発生が
停止する。次いで、「Ｃ」〜「Ｂ」キーに対応するキーデ
ータDATA１が押鍵検出回路２から順次出力さ
れるが、この間比較回路２４の入力端子Ｂに供給
されるデータは「Ｇ」キーに対応するキーデータ
DATA２であり、一方比較回路２４の入力端子
Ａに「Ｇ」キーに対応するキーデータDATA１
が供給される時はキーオン信号KONが“０”信
号であるので、（「Ｇ」キーは離されているか
ら）、一致信号COMは“１”信号とならず、した
がつて信号DELも“１”信号とならない。この
結果、次の同期パルスSYP（“１”信号）が出力
されると、信号COPが“１”信号となり、カウ
ンタ１９のカウント出力COUTが“０，１”と
なり、これにより記憶部６のシフトレジスタ１７
のQ₃出力端子に得られる「Ｅ」キーに対応する
キーデータがキーデータDATA２としてラツチ
回路２０の入力端に供給され（第４図タ）、また
ラツチ１６は信号DELの“０”信号を読込み、
これによりラツチ１６の出力信号GONが“０”
信号を続ける（第４図ム）。次いで、カウンタ９のカウント出力が循環し、
カウント出力が「５」となると（カウント出力
「５」は「Ｅ」キーに対応するキーデータであ
る）、「Ｅ」キーが現在押下されていることからキ
ーオン信号KON（“１”信号）が出力される（第
４図ヨにおける符号ｆ）。この時、比較回路２４
の入力端子Ｂには「Ｅ」キーに対応するキーデー
タDATA２が供給されており、したがつて同比
較回路２４の両入力端子Ａ，Ｂに供給されるデー
タが一致し、一致信号COMとして“１”信号が
出力され（第４図レにおける符号ｇ）、また同一
致信号COMの立下り時点で信号DELが“１”信
号となる（第４図ソ）。この結果、次の同期パル
スSYP（“１”信号）が出力されると、アンドゲ
ート３１からラツチパルスLAP（“１”信号）が
出力され（第４図ナ）、これによりラツチ回路２
０に「Ｅ」キーに対応するキーデータDATA２
が読込まれ（第４図ラ）、またラツチ１６に
“１”信号が読込まれ、ラツチ１６の出力信号
GONが“１”信号となり（第４図ム）、これによ
り楽音発生回路４が「Ｅ」キーに対応する楽音信
号を発生し、またDFF２５の入力端に“０”信
号が供給され、同期パルスSYPの立下り時点で
DFF２５がリセツトされる（信号DELが“０”
信号となる）。このように、この電子オルガンにおいては最後
に押下されたキーおよび最後から２番目に押下さ
れたキーが同時に離された場合は、最後から３番
目に押下されたキーに対応する楽音信号が楽音発
生回路４において発生し、同楽音信号に対応する
楽音がサウンドシステム５から発音される。以上詳細に説明したように、この発明によれば
優先回路内に記憶部を設け、この記憶部に押下さ
れた鍵盤キーに対応するキーデータを順次記憶し
ておき、この記憶されたキーデータを適宜読出す
ことにより楽音を発生するようにしたので、例え
ば正しいキーを押下した後誤つて他のキーを押下
した場合、上記正しいキーを一旦離し再度この正
しいキーを押下し直おさなくても、誤つて押下し
たキーを離すだけで正しいキーに対応した楽音を
発生することができる。また、そのための構成も
簡単かつ小規模で済む。そして、これにより電子
楽器の練習者はより能率よく練習することが可能
となる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロツク
図、第２図は第１図における押鍵検出回路２の構
成を示すブロツク図、第３図、第４図は共に第１
図に示す実施例の動作を説明するためのタイミン
グチヤートである。１……鍵盤、２……押鍵検出回路、３……優先
回路、４……楽音発生回路、６……記憶部、１４
……ニユーキー検出回路、１７……シフトレジス
タ、１８……データセレクタ、１９……カウン
タ、２１……シフトレジスタ、２２……アンドゲ
ート、２４……比較回路。

Claims

【特許請求の範囲】１ (a) 複数のキーデータを記憶可能な記憶手段
と、 (b) 鍵盤において新たに押下されたキーを検出す
るニユーキー検出手段を有し、この検出手段に
よつて検出されたキーに対応するキーデータを
キーの押下の順番に従つて予め設定された配列
で前記記憶手段に順次書き込む手段と、 (c) 前記ニユーキー検出手段で新たに押下された
キーが検出されたとき、前記記憶手段に書き込
まれたキーデータの配列順序において最も新し
く書き込まれたキーデータを前記記憶手段から
読み出し、優先選択したキーデータとして出力
する第１の制御手段と、 (d) 前記記憶手段から読み出されたキーデータに
対応するキーが離鍵されたか否かを検出するキ
ー状態検出手段と、 (e) 前記キー状態検出手段でキーの離鍵が検出さ
れたとき、前記記憶手段に書き込まれた各キー
データの配列順序において前記離鍵が検出され
たキーのキーデータより１つ前に書き込まれた
キーデータを前記記憶手段から読み出し、優先
選択したキーデータとして出力する第２の制御
手段と、を具備してなる電子楽器の優先回路。