JPS6226036B2 - - Google Patents
Info
- Publication number
- JPS6226036B2 JPS6226036B2 JP54077515A JP7751579A JPS6226036B2 JP S6226036 B2 JPS6226036 B2 JP S6226036B2 JP 54077515 A JP54077515 A JP 54077515A JP 7751579 A JP7751579 A JP 7751579A JP S6226036 B2 JPS6226036 B2 JP S6226036B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- key
- key code
- highest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008859 change Effects 0.000 claims description 6
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 71
- 230000003111 delayed effect Effects 0.000 description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000717 retained effect Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000033764 rhythmic process Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Description
この発明は電子楽器に関し、特に鍵盤部におけ
る押下鍵の最高音または最低音を検出して発音す
るようにした電子楽器に関するものである。 Ａ 従来技術とその欠点 電子楽器においては、通常鍵盤部の低音域（下
鍵盤）において伴奏演奏を行ない高音域（上鍵
盤）においてメロデイ演奏を行なうものである
が、この場合メロデイ演奏を強調するために、例
えば押下鍵うちの最高音を検出してこの最高音を
主楽音発生系とは別の特殊楽音発生系から主楽音
発生系の音色とは異なつた音色で発音させるよう
にした電子楽器がすでに提案されている（例えば
特願昭54−8870号；発明の名称：電子楽器）。と
ころで、上記電子楽器は、メロデイ演奏を連続的
に行なつている状態（メロデイ演奏音に対応する
鍵が常に１鍵以上押鍵されている状態）において
は、メロデイ演奏音のうちの最高音が特殊楽音発
生系から主楽音発生系の音色と異なつた音色で発
音されるので、メロデイ演奏音が強調されて特殊
効果が得られるという優れた効果を有する。しか
しながら、低音域における伴奏演奏中に高音域に
おけるメロデイ演奏が中断されると（メロデイ演
奏音に対応する鍵が押鍵されていない状態）、こ
のメロデイ演奏の中断期間において検出される最
高音は伴奏演奏音のうちの最高音となりこの伴奏
演奏音の最高音が特殊楽音発生系から発音されて
しまう。したがつて特殊楽音発生系から発音され
る楽音がメロデイ演奏の中断時に突然伴奏音に移
行して非常に不自然な発音となつてしまう不都合
が生じる。 Ｂ この発明の目的と概要説明 この発明は、上述した点に鑑みなされたもの
で、その目的とするところは、鍵盤部における押
下鍵のうちの最高音（または最低音）を検出して
発音するに際し、メロデイ演奏（または伴奏演
奏）の中断時において発音される最高音（または
最低音）の音高が大きく移行するのを防止するこ
とである。 このため、この発明においては、検出手段で検
出された最高音（または最低音）に相当する特定
鍵が変化したとき、その変化前の旧特定鍵と変化
後の新特定鍵の音高関係を判別する判別手段と、
この判別手段の判別結果に基づき楽音発生手段に
おける楽音の発生を禁止制御する禁止制御手段と
を備え、判別手段は、禁止制御手段が旧特定鍵に
対応する楽音の発生を禁止していないときは、旧
特定鍵の音高を基準にしてこの音高に対し新特定
鍵の音高が所定音程以上離れているか否かを判別
し、禁止制御手段が旧特定鍵に対応する楽音の発
生を禁止していたときは、新特定鍵の音高が旧特
定鍵の音高よりも低音側（または高音側）である
か否かを判別し、禁止制御手段は、判別手段の判
別結果が所定音程以上離れていることを示すとき
および低音側（または高音側）であることを示す
とき、楽音発生手段における新特定鍵に対応する
楽音の発生を禁止するように構成したものであ
る。 Ｃ この発明の実施例 (1) 構成説明 第１図はこの発明による電子楽器の一実施例を
示すブロツク図であつて、大別すると上鍵盤
（UK）１ａ、下鍵盤（LK）１ｂおよびペダル鍵
盤（PK）１ｃにおける押下鍵を各鍵盤別にそれ
ぞれ検出して押下鍵を表わすコード化した鍵情報
（以下キーコードKCと称す）UKC，LKC，PKC
を出力するUK押鍵検出回路２ａ、LK押鍵検出回
路２ｂ、PK押鍵検出回路２ｃと、PK押鍵検出回
路２ｃから出力されるキーコードPKCを選択さ
れたベースパターンに対応して適宜加工すること
によりウオーキングベース音を発生させるための
キーコードを出力するキーコード加工部３と、
UKおよびLK押鍵検出回路２ａ，２ｂから出力さ
れるキーコードUKC，LKCおよびキーコード加
工部３から出力されるキーコードPKCを入力
し、これらキーコードUKC，LKC，PKCを同時
発音可能な複数の発音チヤンネル（この実施例で
は18チヤンネル）のうち、いずれかの発音チヤン
ネルに割当てる動作を実行する発音割当て部４
と、発音割当て部４から各発音チヤンネルに割当
て処理されて出力されキーコードKC（UKC，
LKC，PKC）を入力し、各発音チヤンネル毎に
当該発音チヤンネルに割当てられたキーコード
KCに対応する音高の楽音信号を発生する上鍵
盤、下鍵盤およびペダル鍵盤用の第１楽音信号発
生部５と、発音割当て部４から出力される各発音
チヤンネルのキーコードKCを入力し、キーコー
ドKCの中で最も高い音高（最高音）を表わすキ
ーコードを最高音キーコードMKCとして出力す
る最高音検出部６と、最高音検出部６から出力さ
れる最高音キーコードMKCを入力し、この最高
音キーコードMKCに対応した音高の楽音信号を
第１楽音信号発生部５の音色と異なつた音色で発
生する第２楽音信号発生部７と、第１楽音信号発
生部５および第２楽音信号発生部７から発生され
る楽音信号をミキシングして図示しないサウンド
システムに供給するミキシング抵抗８と、UK，
LK，PK押鍵検出回路２ａ〜２ｃ、発音割当て部
４、第１楽音信号発生部５および最高音検出部６
等に対して各種タイミング信号を供給するタイミ
ング信号発生部９とから構成されている。 そして、この実施例においては上鍵盤１ａ、下
鍵盤１ｂおよびペダル鍵盤１ｃは第１表に示す音
域をそれぞれ担当する鍵によつて構成されてい
る。
る押下鍵の最高音または最低音を検出して発音す
るようにした電子楽器に関するものである。 Ａ 従来技術とその欠点 電子楽器においては、通常鍵盤部の低音域（下
鍵盤）において伴奏演奏を行ない高音域（上鍵
盤）においてメロデイ演奏を行なうものである
が、この場合メロデイ演奏を強調するために、例
えば押下鍵うちの最高音を検出してこの最高音を
主楽音発生系とは別の特殊楽音発生系から主楽音
発生系の音色とは異なつた音色で発音させるよう
にした電子楽器がすでに提案されている（例えば
特願昭54−8870号；発明の名称：電子楽器）。と
ころで、上記電子楽器は、メロデイ演奏を連続的
に行なつている状態（メロデイ演奏音に対応する
鍵が常に１鍵以上押鍵されている状態）において
は、メロデイ演奏音のうちの最高音が特殊楽音発
生系から主楽音発生系の音色と異なつた音色で発
音されるので、メロデイ演奏音が強調されて特殊
効果が得られるという優れた効果を有する。しか
しながら、低音域における伴奏演奏中に高音域に
おけるメロデイ演奏が中断されると（メロデイ演
奏音に対応する鍵が押鍵されていない状態）、こ
のメロデイ演奏の中断期間において検出される最
高音は伴奏演奏音のうちの最高音となりこの伴奏
演奏音の最高音が特殊楽音発生系から発音されて
しまう。したがつて特殊楽音発生系から発音され
る楽音がメロデイ演奏の中断時に突然伴奏音に移
行して非常に不自然な発音となつてしまう不都合
が生じる。 Ｂ この発明の目的と概要説明 この発明は、上述した点に鑑みなされたもの
で、その目的とするところは、鍵盤部における押
下鍵のうちの最高音（または最低音）を検出して
発音するに際し、メロデイ演奏（または伴奏演
奏）の中断時において発音される最高音（または
最低音）の音高が大きく移行するのを防止するこ
とである。 このため、この発明においては、検出手段で検
出された最高音（または最低音）に相当する特定
鍵が変化したとき、その変化前の旧特定鍵と変化
後の新特定鍵の音高関係を判別する判別手段と、
この判別手段の判別結果に基づき楽音発生手段に
おける楽音の発生を禁止制御する禁止制御手段と
を備え、判別手段は、禁止制御手段が旧特定鍵に
対応する楽音の発生を禁止していないときは、旧
特定鍵の音高を基準にしてこの音高に対し新特定
鍵の音高が所定音程以上離れているか否かを判別
し、禁止制御手段が旧特定鍵に対応する楽音の発
生を禁止していたときは、新特定鍵の音高が旧特
定鍵の音高よりも低音側（または高音側）である
か否かを判別し、禁止制御手段は、判別手段の判
別結果が所定音程以上離れていることを示すとき
および低音側（または高音側）であることを示す
とき、楽音発生手段における新特定鍵に対応する
楽音の発生を禁止するように構成したものであ
る。 Ｃ この発明の実施例 (1) 構成説明 第１図はこの発明による電子楽器の一実施例を
示すブロツク図であつて、大別すると上鍵盤
（UK）１ａ、下鍵盤（LK）１ｂおよびペダル鍵
盤（PK）１ｃにおける押下鍵を各鍵盤別にそれ
ぞれ検出して押下鍵を表わすコード化した鍵情報
（以下キーコードKCと称す）UKC，LKC，PKC
を出力するUK押鍵検出回路２ａ、LK押鍵検出回
路２ｂ、PK押鍵検出回路２ｃと、PK押鍵検出回
路２ｃから出力されるキーコードPKCを選択さ
れたベースパターンに対応して適宜加工すること
によりウオーキングベース音を発生させるための
キーコードを出力するキーコード加工部３と、
UKおよびLK押鍵検出回路２ａ，２ｂから出力さ
れるキーコードUKC，LKCおよびキーコード加
工部３から出力されるキーコードPKCを入力
し、これらキーコードUKC，LKC，PKCを同時
発音可能な複数の発音チヤンネル（この実施例で
は18チヤンネル）のうち、いずれかの発音チヤン
ネルに割当てる動作を実行する発音割当て部４
と、発音割当て部４から各発音チヤンネルに割当
て処理されて出力されキーコードKC（UKC，
LKC，PKC）を入力し、各発音チヤンネル毎に
当該発音チヤンネルに割当てられたキーコード
KCに対応する音高の楽音信号を発生する上鍵
盤、下鍵盤およびペダル鍵盤用の第１楽音信号発
生部５と、発音割当て部４から出力される各発音
チヤンネルのキーコードKCを入力し、キーコー
ドKCの中で最も高い音高（最高音）を表わすキ
ーコードを最高音キーコードMKCとして出力す
る最高音検出部６と、最高音検出部６から出力さ
れる最高音キーコードMKCを入力し、この最高
音キーコードMKCに対応した音高の楽音信号を
第１楽音信号発生部５の音色と異なつた音色で発
生する第２楽音信号発生部７と、第１楽音信号発
生部５および第２楽音信号発生部７から発生され
る楽音信号をミキシングして図示しないサウンド
システムに供給するミキシング抵抗８と、UK，
LK，PK押鍵検出回路２ａ〜２ｃ、発音割当て部
４、第１楽音信号発生部５および最高音検出部６
等に対して各種タイミング信号を供給するタイミ
ング信号発生部９とから構成されている。 そして、この実施例においては上鍵盤１ａ、下
鍵盤１ｂおよびペダル鍵盤１ｃは第１表に示す音
域をそれぞれ担当する鍵によつて構成されてい
る。
【表】
また、PK押鍵検出回路２ｃは高音優先の単音
選択機能を有しており、ペダル鍵盤１ｃにおいて
同時に複数の鍵が押鍵された場合には各押下鍵の
うちで最も音高の高い鍵に対応したキーコード
PKCのみを出力するように構成されている。UK
押鍵検出回路２ａ、LK押鍵検出回路２ｂはそれ
ぞれ上鍵盤１ａ、下鍵盤１ｂで押鍵されている鍵
に対応したキーコードUKC，LKCを出力するも
ので、同時に複数の鍵が押鍵された場合には各押
下鍵に対応する複数のキーコードUKC，LKCを
時分割的に出力するように構成されている。この
場合、各押鍵検出回路２ａ〜２ｃから出力される
各キーコードUKC，LKC，PKCはそれぞれ押下
鍵のオクターブ音域を表わすブロツクコードBC
と押下鍵の音名（ノート）を表わすノートコード
NCとによつて構成される。キーコードUKC，
LKC，PKCのブロツクコードBCは３ビツトの信
号B8〜B1からなり、その内容とオクターブ音域
との関係の一例を第２表に示す。また、ノートコ
ードNCは４ビツトの信号N4〜N1からなり、その
内容と音名との関係の一例を第３表に示す。
選択機能を有しており、ペダル鍵盤１ｃにおいて
同時に複数の鍵が押鍵された場合には各押下鍵の
うちで最も音高の高い鍵に対応したキーコード
PKCのみを出力するように構成されている。UK
押鍵検出回路２ａ、LK押鍵検出回路２ｂはそれ
ぞれ上鍵盤１ａ、下鍵盤１ｂで押鍵されている鍵
に対応したキーコードUKC，LKCを出力するも
ので、同時に複数の鍵が押鍵された場合には各押
下鍵に対応する複数のキーコードUKC，LKCを
時分割的に出力するように構成されている。この
場合、各押鍵検出回路２ａ〜２ｃから出力される
各キーコードUKC，LKC，PKCはそれぞれ押下
鍵のオクターブ音域を表わすブロツクコードBC
と押下鍵の音名（ノート）を表わすノートコード
NCとによつて構成される。キーコードUKC，
LKC，PKCのブロツクコードBCは３ビツトの信
号B8〜B1からなり、その内容とオクターブ音域
との関係の一例を第２表に示す。また、ノートコ
ードNCは４ビツトの信号N4〜N1からなり、その
内容と音名との関係の一例を第３表に示す。
【表】
【表】
ここで、Ｃ音のノートコードN4〜N1は
“1100”（10進数の12）であるが、楽音発生のため
に実際にＣ音のノートコードN4〜N1が利用され
るときには“1111”（10進数の15）に変換される
ようになつている。Ｃ音のノートコードN4〜N1
を最初から“1111”としなかつた理由は、後述す
るようにデータ多重回路４ｂから“1111”という
内容の同期データが発生されるようになつてお
り、これとの区別を行なうためである。 キーコード加工部３はリズムパターン発生回路
３ａから発生されるベースパターンデータ（デイ
ジタル数値データであり所望のリズムに対応して
変化する）とPK押鍵検出回路２ｃから出力され
るキーコードPKCとをキーコード加工回路３ｂ
で加減算等の演算を行なうことにより、ペダル鍵
盤１ｃで単一の鍵を押鍵するのみでウオーキング
ベース音を発生させるためのキーコードPKCを
出力する。 発音割当て部４は発音割当て回路４ａとデータ
多重回路４ｂとによつて構成されている。発音割
当て回路４ａはUK，LK押鍵検出回路２ａ，２ｂ
およびキーコード加工部３ｂから出力される各キ
ーコードUKC，LKC，PKCを発音チヤンネルに
割当てる処理を行なうもので、各発音チヤンネル
に割当てたキーコードKC（UKC，LKC，PKC）
およびこの割当てたキーコードKCに対応する鍵
の状態を表わすキーオン信号KONを各発音チヤ
ンネル毎に第３図ａに示すクロツク信号φ１にし
たがつて時分割的に出力する。なお、キーオン信
号KONは押鍵中は“１”で、離鍵されると
“０”になる信号である。 この実施例では、鍵盤別に予め発音チヤンネル
が定められており、発音割当て回路４ａは予め定
められた発音チヤンネルのいずれかに当該鍵盤の
キーコード（UKC，LKC，PKC）を割当てる。
各鍵盤のキーコードUKC，LKC，PKCがそれぞ
れ割当てられる発音チヤンネルの一例を第４表に
示す。
“1100”（10進数の12）であるが、楽音発生のため
に実際にＣ音のノートコードN4〜N1が利用され
るときには“1111”（10進数の15）に変換される
ようになつている。Ｃ音のノートコードN4〜N1
を最初から“1111”としなかつた理由は、後述す
るようにデータ多重回路４ｂから“1111”という
内容の同期データが発生されるようになつてお
り、これとの区別を行なうためである。 キーコード加工部３はリズムパターン発生回路
３ａから発生されるベースパターンデータ（デイ
ジタル数値データであり所望のリズムに対応して
変化する）とPK押鍵検出回路２ｃから出力され
るキーコードPKCとをキーコード加工回路３ｂ
で加減算等の演算を行なうことにより、ペダル鍵
盤１ｃで単一の鍵を押鍵するのみでウオーキング
ベース音を発生させるためのキーコードPKCを
出力する。 発音割当て部４は発音割当て回路４ａとデータ
多重回路４ｂとによつて構成されている。発音割
当て回路４ａはUK，LK押鍵検出回路２ａ，２ｂ
およびキーコード加工部３ｂから出力される各キ
ーコードUKC，LKC，PKCを発音チヤンネルに
割当てる処理を行なうもので、各発音チヤンネル
に割当てたキーコードKC（UKC，LKC，PKC）
およびこの割当てたキーコードKCに対応する鍵
の状態を表わすキーオン信号KONを各発音チヤ
ンネル毎に第３図ａに示すクロツク信号φ１にし
たがつて時分割的に出力する。なお、キーオン信
号KONは押鍵中は“１”で、離鍵されると
“０”になる信号である。 この実施例では、鍵盤別に予め発音チヤンネル
が定められており、発音割当て回路４ａは予め定
められた発音チヤンネルのいずれかに当該鍵盤の
キーコード（UKC，LKC，PKC）を割当てる。
各鍵盤のキーコードUKC，LKC，PKCがそれぞ
れ割当てられる発音チヤンネルの一例を第４表に
示す。
【表】
なお、第12、第15、第18発音チヤンネルは自動
アルペジヨ音等の特殊演奏用のチヤンネルであつ
て、キーコードUKC，LKC，PKCは割当てられ
ず、アルペジヨ音用のキーコードが割当てられる
ようになつている。しかしこの点はこの発明の要
旨ではないので説明を省略する。 データ多重回路４ｂは発音割当て回路４ａから
出力される各発音チヤンネルのキーコードKCお
よびキーオン信号KONを各発音チヤンネル毎に
それらのビツト数よりも少ないビツト数のデータ
MD（MD1〜MD4）に多重化して出力する。デー
タ多重回路４ｂは第１〜第18の各発音チヤンネル
のキーコードKCおよびキーオン信号KONを第１
〜第18の各多重チヤンネル時間においてそれぞれ
多重化して出力する。 この場合、各多重チヤンネル時間は第５表に示
すように、クロツク信号φ１（第３図ａ）の１周
期を単位ステートとする第１〜第３ステートによ
つて構成されている。従つて、各多重チヤンネル
時間はクロツク信号φ１の３周期分の時間幅を有
することになる。 そして、第１多重チヤンネル時間の第１ステー
トにおいては、第１楽音信号発生部５および最高
音検出部６においてこの多重化されたデータMD
を復調する際に使用する同期データ“1111”を発
生する。また、各多重チヤンネル時間の第２ステ
ートにおいては、キーコードKCのブロツクコー
ドB1〜B8およびキーオン信号KONをビツトMD1
〜MD4で伝送する。更に各多重チヤンネル時間の
第３ステートにおいてはキーコードKCのノート
コードN1〜N4をビツトMD1〜MD4で伝送する。 なお、第５表の「鍵盤」の欄に示されている
「UK」は上鍵盤、「LK」は下鍵盤、「PK」はペタ
ル鍵盤のキーコード（UKC，LKC，PKC）がそ
れぞれ専用に割当てられるチヤンネルであること
を示す。 以上が発音割当て部４の概略構成であるが、こ
の発音割当て部４における発音割当て回路４ａ
は、各発音チヤンネルに割当て処理されたキーコ
ードKCおよびキーオン信号KONを保持し続ける
ように構成されており、該キーコードKCに対応
する鍵が
アルペジヨ音等の特殊演奏用のチヤンネルであつ
て、キーコードUKC，LKC，PKCは割当てられ
ず、アルペジヨ音用のキーコードが割当てられる
ようになつている。しかしこの点はこの発明の要
旨ではないので説明を省略する。 データ多重回路４ｂは発音割当て回路４ａから
出力される各発音チヤンネルのキーコードKCお
よびキーオン信号KONを各発音チヤンネル毎に
それらのビツト数よりも少ないビツト数のデータ
MD（MD1〜MD4）に多重化して出力する。デー
タ多重回路４ｂは第１〜第18の各発音チヤンネル
のキーコードKCおよびキーオン信号KONを第１
〜第18の各多重チヤンネル時間においてそれぞれ
多重化して出力する。 この場合、各多重チヤンネル時間は第５表に示
すように、クロツク信号φ１（第３図ａ）の１周
期を単位ステートとする第１〜第３ステートによ
つて構成されている。従つて、各多重チヤンネル
時間はクロツク信号φ１の３周期分の時間幅を有
することになる。 そして、第１多重チヤンネル時間の第１ステー
トにおいては、第１楽音信号発生部５および最高
音検出部６においてこの多重化されたデータMD
を復調する際に使用する同期データ“1111”を発
生する。また、各多重チヤンネル時間の第２ステ
ートにおいては、キーコードKCのブロツクコー
ドB1〜B8およびキーオン信号KONをビツトMD1
〜MD4で伝送する。更に各多重チヤンネル時間の
第３ステートにおいてはキーコードKCのノート
コードN1〜N4をビツトMD1〜MD4で伝送する。 なお、第５表の「鍵盤」の欄に示されている
「UK」は上鍵盤、「LK」は下鍵盤、「PK」はペタ
ル鍵盤のキーコード（UKC，LKC，PKC）がそ
れぞれ専用に割当てられるチヤンネルであること
を示す。 以上が発音割当て部４の概略構成であるが、こ
の発音割当て部４における発音割当て回路４ａ
は、各発音チヤンネルに割当て処理されたキーコ
ードKCおよびキーオン信号KONを保持し続ける
ように構成されており、該キーコードKCに対応
する鍵が
【表】
【表】
【表】
離鍵されるとキーオン信号KONの保持のみが解
除されてキーコードKCのみが離鍵後も出力し続
けられるように構成されている。このように、キ
ーコードKCを離鍵後においても出力するのは、
離鍵後における楽音の減衰発音のためにキーコー
ドKCが必要となるからである。そして、次に該
発音チヤンネルに新たなキーコードKCおよびキ
ーオン信号KONが割当て処理されると、該発音
チヤンネルに先に割当てられて保持されているキ
ーコードKCの保持が解除され、新たに割当て処
理されたキーコードKCおよびキーオン信号KON
が保持されて出力し続けられる。従つて、データ
多重回路４ｂからは、割当て回路４ａから出力さ
れる上記キーコードKCおよびキーオン信号KON
が第５表に示したように順次多重化されて出力さ
れることになり、一度割当て処理された発音チヤ
ンネルに対しては離鍵後においてもキーオン信号
KON以外は該発音チヤンネルに対する次の割当
て処理が行なわれるまでキーコードKC（ブロツ
クコードBC、ノートコードNC）が出力し続けら
れる。 第１楽音信号発生部５は、発音割当て部４から
送られてくる多重データMD（MD1〜MD4）を復
調して各発音チヤンネル毎にキーコードKCおよ
びキーオン信号KONを並列化して取り出し、各
発音チヤンネルにおいて当該チヤンネルのキーコ
ードKCおよびキーオン信号KONにもとずいて対
応した音高の楽音信号を発生させ、この発生楽音
信号をミキシング抵抗８を介して図示しないサウ
ンドシステムに供給することにより上鍵盤、下鍵
盤およびペダル鍵盤における押下鍵に対応した楽
音を発生させる。 最高音検出部６はデータ復調回路６ａ、最高音
検出回路６ｂ、キーコードメモリ６ｃおよびキー
オン検出回路６ｄとから構成されている。データ
復調回路６ａは発音割当て部４から多重データ
MDとして出力される信号を復調して各発音チヤ
ンネル毎にキーコードKCおよびキーオン信号
KONを並列化して取り出すとともに、第３表に
示すように発音割当て部４から“1100”として送
られてくるＣ音のノートコードN4〜N1をＣ音の
本来のノートコードN4〜N1である“1111”に変
換する。また、このデータ復調回路６ａは、発音
割当て部４から出出力される多重データMDに含
まれている前述した同期データ“1111”を検出し
て同期信号SYとしてタイミング信号発生部９に
供給することにより、タイミング信号発生部９の
動作を同期させている。 最高音検出回路６ｂは、データ復調回路６ａか
ら出力される各発音チヤンネルのキーコードKC
の中から鍵盤選択スイツチ群６ｅの出力によつて
指定される鍵盤に関するものを選択し、この選択
されたキーコードKCの内で最も音高の高い鍵に
対応するキーコードKCを最高音キーコードMKC
として取り出す動作を行なう。そして、この最高
音検出回路６ｂは発音制御スイツチ６ｆにより制
御されて通常モードまたは発音制御モードのいず
れかで動作し、発音制御スイツチ６ｆがオフの場
合には通常モードとなつて最高音キーコード
MKCをそのまま無条件で出力し、また、発音制
御スイツチ６ｆがオンの場合には発音制御モード
となつて新たな最高音キーコードMKCが先の最
高音キーコードMKCに対して予め定められてい
る所定音程範囲内にある場合に限つてその新たな
最高音キーコードMKCを送出し、所定音程範囲
外の場合にはその新たな最高音キーコードMKC
を送出しない動作を行なう。 鍵盤選択スイツチ群６ｅはUK選択スイツチ
UCSとLK選択スイツチLCSとから構成されてお
り、UK選択スイツチUCSのみをオンすると各発
音チヤンネルに割当てられたキーコードKCのう
ちの上鍵盤１ａに関するキーコードKCの中から
最高音キーコードMKCが選択され、LK選択スイ
ツチLCSのみをオンすると下鍵盤１ｂに関するキ
ーコードKCの中から最高音キーコードMKCが選
択され、UK，LK選択スイツチUCS，LCSの両
方をオンした場合には上鍵盤１ａおよび下鍵盤１
ｂに関するキーコードKCの中から最高音キーコ
ードMKCが選択される。 キーコードメモリ６ｃは最高音検出回路６ｂか
ら出力される最高音キーコードMKCを一時記憶
した後に第２楽音信号発生部７に供給する。キー
オン検出回路６ｄはキーコードメモリ６ｃの記憶
状態にもとずいて最高音キーオン信号MKONを
形成して第２楽音信号発生部７に出力するもの
で、このキーオン検出回路６ｄはキーコードメモ
リ６ｃの入力最高音キーコードMKCと記憶最高
音キーコードMKCとを比較し、両者が一致して
いるときに最高音キーオン信号MKON（“１”）
を出力し、不一致のときには最高音キーオン信号
MKONを出力しない（MKON＝“０”）。 第２楽音信号発生部７は、キーコード・音高電
圧変換回路７ａと、電圧制御型可変発振器（以下
VCOと称す）７ｂと、電圧制御型可変フイルタ
（以下VCFと称す）７ｃと、電圧制御型可変増幅
器（以下VCAと称す）７ｄと、VCF７ｃおよび
VCA７ｄを制御するエンベロープ制御波形発生
回路（以下EGと称す）７ｅ，７ｆとによつて構
成されている。 キーコード・音高電圧変換回路７ａは、最高音
検出部６のキーコードメモリ６ｃはから出力され
るデイジタルデータの最高音キーコードMKCを
対応するアナログ値の音高電圧KVに変換して
VCO７ｂに出力する。VCO７ｂは音高電圧KVに
対応した周波数の音源信号を発生してVCF７ｃ
に供給する。 一方、EG７ｅ，７ｆはキーオン検出回路６ｄ
から出力される最高音キーオン信号MKONによ
つて動作し、アタツク、サステイン、デイケイ等
からなるエンベロープ制御波形EW1，EW2を発
生してVCF７ｃ，VCA７ｄに出力する。この結
果、VCO７ｂから出力された音源信号は、VCF
７ｃにおいてエンベロープ制御波形EW1にした
がつて音色が付与され、またVCA７ｄにおいて
エンベロープ制御波形EW2にしたがつて振幅エ
ンベロープが付与される。このようにして音色お
よび振幅エンベロープが付与された楽音信号は、
ミキシング抵抗８を介して図示しないサウンドシ
ステムから楽音として発音される。 タイミング信号発生部９は、前述した最高音検
出部６から出力される同期信号SYに同期して動
作し、各押鍵検出回路２ａ〜２ｃ、発音割当て部
４、第１楽音信号発生部５、最高音検出部６等の
動作を制御する各種タイミング信号を発生するも
ので、この電子楽器における動作の基準となる部
分である。 以上がこの実施例における電子楽器の概要説明
であるが、以下においては各部の詳細回路を示し
てその動作を説明する。なお、UK，LKおよび
PK押鍵検出回路２ａ〜２ｃは例えば特開昭52−
23324号：発明の名称「キーコーダ」に開示され
たものを採用することができ、またキーコード加
工部３は例えば特開昭53−26114号：発明の名称
「電子楽器」に開示されたものを採用することが
でき、更にまた発音割当て部４および第１楽音信
号発生部５は例えば特開昭54−34812号：発明の
名称「電子楽器」に開示されたものを採用するこ
とができるので、以下の詳細説明ではこれらの部
分についてはその詳細説明を省略する。 タイミング信号発生部９（その１） 第２図は第１図に示すタイミング信号発生部９
の要部を示す具体的な回路図であり、この電子楽
器における動作の基準となる各種タイミング信号
を発生する部分である。従つて、まず最初にタイ
ミング信号発生部９を説明する。このタイミング
信号発生部９は、互いに直列接続されて第３図
ａ，ｂに示す互いに逆位相の２相クロツク信号φ
１，φ２によつて動作する遅延フリツプフロツプ
９０１，９０２を有し、遅延フリツプフロツプ９
０１は前述した最高音検出部６のデータ復調回路
６ａにおいて、第５表に示す多重データMDの第
１多重チヤンネル時間の第１ステートに“1111”
として送られてくる同期データを検出して出力さ
れる同期信号SY（第３図ｃ）をオアゲート９０
３を介して入力する。また遅延フリツプフロツプ
９０１，９０２の出力信号は、ノアゲート９０４
に入力され、両出力信号がともに“０”になつた
とき信号“１”がオアゲート９０３を介して遅延
フリツプフロツプ９０１に入力され、これにより
２ビツト構成の循環型シフトレジスタを構成す
る。従つて、第３図ｃに示すようにクロツク信号
φ２に同期しかつクロツク信号φ２の１周期に相
当するパルス幅をもつ同期信号SYがオアゲート
９０３を介して遅延フリツプフロツプ９０１に入
力されると、遅延フリツプフロツプ９０１はクロ
ツク信号φ１のタイミングでこの同期信号SYを
取込み、クロツク信号φ２のタイミングで出力
し、この結果第３図ｄに示すように同期信号SY
を１ビツトタイム（クロツク信号φ１，φ２の１
周期）遅延した信号が得られる。この遅延フリツ
プフロツプ９０１の出力信号（第３図ｄ）は、遅
延フリツプフロツプ９０２に入力され、同様に１
ビツトタイム遅延されて第３図ｅに示すように出
力される。そして、遅延フリツプフロツプ９０
１，９０２の出力信号が“０”になると、ノアゲ
ート９０４の出力信号が第３図ｆに示すように
“１”となり、このノアゲート９０４の出力信号
（“１”）がオアゲート９０３を介して再び遅延フ
リツプフロツプ９０１にクロツク信号φ１のタイ
ミングで取込まれて上述した場合と同様の動作を
続ける。従つて、遅延フリツプフロツプ９０２か
らは、同期信号SYに同期してクロツク信号φ１
を３分周した信号（第３図ｅ）が出力されること
になり、この信号がデータ多重回路４ｂから出力
される第５表に示す多重データMDの各多重チヤ
ンネル時間における第３ステートのタイミングを
示すタイミング信号3Y3として出力される。従つ
て、このタイミング信号3Y3で多重データMDを
ラツチすることにより、各発音チヤンネルに割当
てられたキーコードKCのノートコードN1〜N4が
取出せることになる。次に、アンドゲート９０５
はタイミング信号3Y3（第３図ｅ）と遅延フリツ
プフロツプ９０１の出力信号（第３図ｄ）をイン
バータ９０６で反転した信号と、クロツク信号φ
１のタイミングでオンとなる電界効果型のトラン
ジスタ９０７を介して供給される遅延フリツプフ
ロツプ９０１の出力信号とを入力している。この
場合、トランジスタ９０７は出力ラインが入力イ
ンピーダンスの高いアンドゲート９０５に接続さ
れているために、クロツク信号φ１のタイミング
における入力条件（遅延フリツプフロツプ９０１
の出力）を次のクロツク信号φ１が供給されるま
で出力ラインの浮遊容量で保持し続ける。従つ
て、アンドゲート９０５からは第３図ｇに示すよ
うに、第３図ｅに示すタイミング信号3Y3の立上
りからクロツク信号φ１の半周期分だけ出力信号
が“１”となるタイミング信号3Y3S（タイミン
グ信号3Y3の立上りを微分した状態の信号）が出
力される。また、ノアゲート９０４の出力信号
（第３図ｆ）は、クロツク信号φ１でオンとなる
電界効果型トランジスタ９０８を介して出力され
ている。この場合、トランジスタ９０８の出力ラ
インは、入力インピーダンスの高い負荷（ロジツ
ク回路）に接続されているために、クロツク信号
φ１のタイミングにおける入力条件（ノアゲート
９０４の出力）を次のクロツク信号φ１が供給さ
れるまで出力ラインの浮遊容量で保持し続ける。
従つて、トランジスタ９０８からは、第３図ｈに
示すように、タイミング信号3Y3（第３図ｅ）を
クロツク信号φ１の1.5周期だけ遅らさせたタイ
ミング信号1.5Y3が出力されることになる。 なお、このタイミング信号発生部９において
は、上述したタイミング信号3Y3，3Y3S，1.5Y3
の外に更にタイミング信号t1-15，t1，t17，
UKT，LKT，OT等を発生するための回路が設
けられているが、これらについては後述する。 データ復調回路６ａ 第５図は第１図に示すデータ復調回路６ａの具
体的な実施例を示す回路図であつて、第１図に示
す発音割当て部４からクロツク信号φ１に同期し
て出力される第５表に示した４ビツト構成の多重
データMD（MD1〜MD4）は、クロツク信号φ
１，φ２（第３図ａ，ｂ）によつて駆動される遅
延フリツプフロツプ６００ａ〜６００ｄに入力さ
れ、１ビツトタイム遅延されて出力される。各遅
延フリツプフロツプ６００ａ〜６００ｄから出力
される遅延された多重データMDの各ビツト信号
MD1〜MD4はアンドゲート６０１に入力されて同
期データ“1111”が検出され、このアンドゲート
６０１の出力“１”が多重データMDのスタート
部分を示す同期信号SYとして第２図のタイミン
グ信号発生部９に供給される。また、各遅延フリ
ツプフロツプ６００ａ〜６００ｄから出力される
多重データMDの各ビツト信号MD1〜MD4はラツ
チ回路６０３の入力端子IN1〜IN4に入力されると
ともに、クロツク信号φ１，φ２によつて駆動さ
れる遅延フリツプフロツプ６０２ａ〜６０２ｄに
入力される。遅延フリツプフロツプ６０２ａ〜６
０２ｄは入力された各ビツト信号MD1〜MD4を１
ビツトタイム遅延してラツチ回路６０３の入力端
子IN5〜IN8に加える。 ラツチ回路６０３のストロープ端子Ｓにはタイ
ミング信号3Y3S（第３図ｇ）が入力されてお
り、タイミング信号3Y3Sが発生したときその各
入力端子IN1〜IN8に入力されている信号をラツチ
する。この場合、タイミング信号3Y3Sは、タイ
ミング信号発生部９（第２図）の説明において詳
記したように、第５表に示す各多重チヤンネル時
間の第３ステートのタイミングを表わすタイミン
グ信号3Y3（第３図ｅ）の立上りを微分した状態
の信号である。従つて、このタイミング信号
3Y3Sの発生時においては、遅延フリツプフロツ
プ６００ａ〜６００ｄから第５表に示す各多重チ
ヤンネル時間の第３ステートにおけるビツト信号
MD1〜MD4、すなわちノートコードN1〜N4が出
力されており、また遅延フリツプフロツプ６０２
ａ〜６０２ｄからは遅延フリツプフロツプ６００
ａ〜６００ｄの出力を１ビツトタイム遅延した各
多重チヤンネル時間の第２ステートにおけるビツ
ト信号MD1〜MD4、すなわちブロツクコードB1〜
B3およびキーオン信号KONが出力されている。
この結果、ラツチ回路６０３をタイミング信号
3Y3Sによりラツチするとその出力端子OUT1〜
OUT8からはノートコードN1〜N4、ブロツクコー
ドB1〜B3、キーオン信号KONがそれぞれ出力さ
れる。このようにラツチ回路６０３からはタイミ
ング信号3Y3Sの発生毎に各発音チヤンネルのノ
ートコードN1〜N4、ブロツクコードB1〜B3およ
びキーオン信号KONが順次並列的に取り出され
るものである。ここで、ラツチ回路６０３から１
つの発音チヤンネルに関するキーコードKCおよ
びキーオン信号KONが送出されている期間を単
にチヤンネル時間と称し、このチヤンネル時間と
発音チヤンネル（すなわちラツチ回路６０３の出
力）および多重チヤンネル時間との関係を示すと
第６表のようになる。
除されてキーコードKCのみが離鍵後も出力し続
けられるように構成されている。このように、キ
ーコードKCを離鍵後においても出力するのは、
離鍵後における楽音の減衰発音のためにキーコー
ドKCが必要となるからである。そして、次に該
発音チヤンネルに新たなキーコードKCおよびキ
ーオン信号KONが割当て処理されると、該発音
チヤンネルに先に割当てられて保持されているキ
ーコードKCの保持が解除され、新たに割当て処
理されたキーコードKCおよびキーオン信号KON
が保持されて出力し続けられる。従つて、データ
多重回路４ｂからは、割当て回路４ａから出力さ
れる上記キーコードKCおよびキーオン信号KON
が第５表に示したように順次多重化されて出力さ
れることになり、一度割当て処理された発音チヤ
ンネルに対しては離鍵後においてもキーオン信号
KON以外は該発音チヤンネルに対する次の割当
て処理が行なわれるまでキーコードKC（ブロツ
クコードBC、ノートコードNC）が出力し続けら
れる。 第１楽音信号発生部５は、発音割当て部４から
送られてくる多重データMD（MD1〜MD4）を復
調して各発音チヤンネル毎にキーコードKCおよ
びキーオン信号KONを並列化して取り出し、各
発音チヤンネルにおいて当該チヤンネルのキーコ
ードKCおよびキーオン信号KONにもとずいて対
応した音高の楽音信号を発生させ、この発生楽音
信号をミキシング抵抗８を介して図示しないサウ
ンドシステムに供給することにより上鍵盤、下鍵
盤およびペダル鍵盤における押下鍵に対応した楽
音を発生させる。 最高音検出部６はデータ復調回路６ａ、最高音
検出回路６ｂ、キーコードメモリ６ｃおよびキー
オン検出回路６ｄとから構成されている。データ
復調回路６ａは発音割当て部４から多重データ
MDとして出力される信号を復調して各発音チヤ
ンネル毎にキーコードKCおよびキーオン信号
KONを並列化して取り出すとともに、第３表に
示すように発音割当て部４から“1100”として送
られてくるＣ音のノートコードN4〜N1をＣ音の
本来のノートコードN4〜N1である“1111”に変
換する。また、このデータ復調回路６ａは、発音
割当て部４から出出力される多重データMDに含
まれている前述した同期データ“1111”を検出し
て同期信号SYとしてタイミング信号発生部９に
供給することにより、タイミング信号発生部９の
動作を同期させている。 最高音検出回路６ｂは、データ復調回路６ａか
ら出力される各発音チヤンネルのキーコードKC
の中から鍵盤選択スイツチ群６ｅの出力によつて
指定される鍵盤に関するものを選択し、この選択
されたキーコードKCの内で最も音高の高い鍵に
対応するキーコードKCを最高音キーコードMKC
として取り出す動作を行なう。そして、この最高
音検出回路６ｂは発音制御スイツチ６ｆにより制
御されて通常モードまたは発音制御モードのいず
れかで動作し、発音制御スイツチ６ｆがオフの場
合には通常モードとなつて最高音キーコード
MKCをそのまま無条件で出力し、また、発音制
御スイツチ６ｆがオンの場合には発音制御モード
となつて新たな最高音キーコードMKCが先の最
高音キーコードMKCに対して予め定められてい
る所定音程範囲内にある場合に限つてその新たな
最高音キーコードMKCを送出し、所定音程範囲
外の場合にはその新たな最高音キーコードMKC
を送出しない動作を行なう。 鍵盤選択スイツチ群６ｅはUK選択スイツチ
UCSとLK選択スイツチLCSとから構成されてお
り、UK選択スイツチUCSのみをオンすると各発
音チヤンネルに割当てられたキーコードKCのう
ちの上鍵盤１ａに関するキーコードKCの中から
最高音キーコードMKCが選択され、LK選択スイ
ツチLCSのみをオンすると下鍵盤１ｂに関するキ
ーコードKCの中から最高音キーコードMKCが選
択され、UK，LK選択スイツチUCS，LCSの両
方をオンした場合には上鍵盤１ａおよび下鍵盤１
ｂに関するキーコードKCの中から最高音キーコ
ードMKCが選択される。 キーコードメモリ６ｃは最高音検出回路６ｂか
ら出力される最高音キーコードMKCを一時記憶
した後に第２楽音信号発生部７に供給する。キー
オン検出回路６ｄはキーコードメモリ６ｃの記憶
状態にもとずいて最高音キーオン信号MKONを
形成して第２楽音信号発生部７に出力するもの
で、このキーオン検出回路６ｄはキーコードメモ
リ６ｃの入力最高音キーコードMKCと記憶最高
音キーコードMKCとを比較し、両者が一致して
いるときに最高音キーオン信号MKON（“１”）
を出力し、不一致のときには最高音キーオン信号
MKONを出力しない（MKON＝“０”）。 第２楽音信号発生部７は、キーコード・音高電
圧変換回路７ａと、電圧制御型可変発振器（以下
VCOと称す）７ｂと、電圧制御型可変フイルタ
（以下VCFと称す）７ｃと、電圧制御型可変増幅
器（以下VCAと称す）７ｄと、VCF７ｃおよび
VCA７ｄを制御するエンベロープ制御波形発生
回路（以下EGと称す）７ｅ，７ｆとによつて構
成されている。 キーコード・音高電圧変換回路７ａは、最高音
検出部６のキーコードメモリ６ｃはから出力され
るデイジタルデータの最高音キーコードMKCを
対応するアナログ値の音高電圧KVに変換して
VCO７ｂに出力する。VCO７ｂは音高電圧KVに
対応した周波数の音源信号を発生してVCF７ｃ
に供給する。 一方、EG７ｅ，７ｆはキーオン検出回路６ｄ
から出力される最高音キーオン信号MKONによ
つて動作し、アタツク、サステイン、デイケイ等
からなるエンベロープ制御波形EW1，EW2を発
生してVCF７ｃ，VCA７ｄに出力する。この結
果、VCO７ｂから出力された音源信号は、VCF
７ｃにおいてエンベロープ制御波形EW1にした
がつて音色が付与され、またVCA７ｄにおいて
エンベロープ制御波形EW2にしたがつて振幅エ
ンベロープが付与される。このようにして音色お
よび振幅エンベロープが付与された楽音信号は、
ミキシング抵抗８を介して図示しないサウンドシ
ステムから楽音として発音される。 タイミング信号発生部９は、前述した最高音検
出部６から出力される同期信号SYに同期して動
作し、各押鍵検出回路２ａ〜２ｃ、発音割当て部
４、第１楽音信号発生部５、最高音検出部６等の
動作を制御する各種タイミング信号を発生するも
ので、この電子楽器における動作の基準となる部
分である。 以上がこの実施例における電子楽器の概要説明
であるが、以下においては各部の詳細回路を示し
てその動作を説明する。なお、UK，LKおよび
PK押鍵検出回路２ａ〜２ｃは例えば特開昭52−
23324号：発明の名称「キーコーダ」に開示され
たものを採用することができ、またキーコード加
工部３は例えば特開昭53−26114号：発明の名称
「電子楽器」に開示されたものを採用することが
でき、更にまた発音割当て部４および第１楽音信
号発生部５は例えば特開昭54−34812号：発明の
名称「電子楽器」に開示されたものを採用するこ
とができるので、以下の詳細説明ではこれらの部
分についてはその詳細説明を省略する。 タイミング信号発生部９（その１） 第２図は第１図に示すタイミング信号発生部９
の要部を示す具体的な回路図であり、この電子楽
器における動作の基準となる各種タイミング信号
を発生する部分である。従つて、まず最初にタイ
ミング信号発生部９を説明する。このタイミング
信号発生部９は、互いに直列接続されて第３図
ａ，ｂに示す互いに逆位相の２相クロツク信号φ
１，φ２によつて動作する遅延フリツプフロツプ
９０１，９０２を有し、遅延フリツプフロツプ９
０１は前述した最高音検出部６のデータ復調回路
６ａにおいて、第５表に示す多重データMDの第
１多重チヤンネル時間の第１ステートに“1111”
として送られてくる同期データを検出して出力さ
れる同期信号SY（第３図ｃ）をオアゲート９０
３を介して入力する。また遅延フリツプフロツプ
９０１，９０２の出力信号は、ノアゲート９０４
に入力され、両出力信号がともに“０”になつた
とき信号“１”がオアゲート９０３を介して遅延
フリツプフロツプ９０１に入力され、これにより
２ビツト構成の循環型シフトレジスタを構成す
る。従つて、第３図ｃに示すようにクロツク信号
φ２に同期しかつクロツク信号φ２の１周期に相
当するパルス幅をもつ同期信号SYがオアゲート
９０３を介して遅延フリツプフロツプ９０１に入
力されると、遅延フリツプフロツプ９０１はクロ
ツク信号φ１のタイミングでこの同期信号SYを
取込み、クロツク信号φ２のタイミングで出力
し、この結果第３図ｄに示すように同期信号SY
を１ビツトタイム（クロツク信号φ１，φ２の１
周期）遅延した信号が得られる。この遅延フリツ
プフロツプ９０１の出力信号（第３図ｄ）は、遅
延フリツプフロツプ９０２に入力され、同様に１
ビツトタイム遅延されて第３図ｅに示すように出
力される。そして、遅延フリツプフロツプ９０
１，９０２の出力信号が“０”になると、ノアゲ
ート９０４の出力信号が第３図ｆに示すように
“１”となり、このノアゲート９０４の出力信号
（“１”）がオアゲート９０３を介して再び遅延フ
リツプフロツプ９０１にクロツク信号φ１のタイ
ミングで取込まれて上述した場合と同様の動作を
続ける。従つて、遅延フリツプフロツプ９０２か
らは、同期信号SYに同期してクロツク信号φ１
を３分周した信号（第３図ｅ）が出力されること
になり、この信号がデータ多重回路４ｂから出力
される第５表に示す多重データMDの各多重チヤ
ンネル時間における第３ステートのタイミングを
示すタイミング信号3Y3として出力される。従つ
て、このタイミング信号3Y3で多重データMDを
ラツチすることにより、各発音チヤンネルに割当
てられたキーコードKCのノートコードN1〜N4が
取出せることになる。次に、アンドゲート９０５
はタイミング信号3Y3（第３図ｅ）と遅延フリツ
プフロツプ９０１の出力信号（第３図ｄ）をイン
バータ９０６で反転した信号と、クロツク信号φ
１のタイミングでオンとなる電界効果型のトラン
ジスタ９０７を介して供給される遅延フリツプフ
ロツプ９０１の出力信号とを入力している。この
場合、トランジスタ９０７は出力ラインが入力イ
ンピーダンスの高いアンドゲート９０５に接続さ
れているために、クロツク信号φ１のタイミング
における入力条件（遅延フリツプフロツプ９０１
の出力）を次のクロツク信号φ１が供給されるま
で出力ラインの浮遊容量で保持し続ける。従つ
て、アンドゲート９０５からは第３図ｇに示すよ
うに、第３図ｅに示すタイミング信号3Y3の立上
りからクロツク信号φ１の半周期分だけ出力信号
が“１”となるタイミング信号3Y3S（タイミン
グ信号3Y3の立上りを微分した状態の信号）が出
力される。また、ノアゲート９０４の出力信号
（第３図ｆ）は、クロツク信号φ１でオンとなる
電界効果型トランジスタ９０８を介して出力され
ている。この場合、トランジスタ９０８の出力ラ
インは、入力インピーダンスの高い負荷（ロジツ
ク回路）に接続されているために、クロツク信号
φ１のタイミングにおける入力条件（ノアゲート
９０４の出力）を次のクロツク信号φ１が供給さ
れるまで出力ラインの浮遊容量で保持し続ける。
従つて、トランジスタ９０８からは、第３図ｈに
示すように、タイミング信号3Y3（第３図ｅ）を
クロツク信号φ１の1.5周期だけ遅らさせたタイ
ミング信号1.5Y3が出力されることになる。 なお、このタイミング信号発生部９において
は、上述したタイミング信号3Y3，3Y3S，1.5Y3
の外に更にタイミング信号t1-15，t1，t17，
UKT，LKT，OT等を発生するための回路が設
けられているが、これらについては後述する。 データ復調回路６ａ 第５図は第１図に示すデータ復調回路６ａの具
体的な実施例を示す回路図であつて、第１図に示
す発音割当て部４からクロツク信号φ１に同期し
て出力される第５表に示した４ビツト構成の多重
データMD（MD1〜MD4）は、クロツク信号φ
１，φ２（第３図ａ，ｂ）によつて駆動される遅
延フリツプフロツプ６００ａ〜６００ｄに入力さ
れ、１ビツトタイム遅延されて出力される。各遅
延フリツプフロツプ６００ａ〜６００ｄから出力
される遅延された多重データMDの各ビツト信号
MD1〜MD4はアンドゲート６０１に入力されて同
期データ“1111”が検出され、このアンドゲート
６０１の出力“１”が多重データMDのスタート
部分を示す同期信号SYとして第２図のタイミン
グ信号発生部９に供給される。また、各遅延フリ
ツプフロツプ６００ａ〜６００ｄから出力される
多重データMDの各ビツト信号MD1〜MD4はラツ
チ回路６０３の入力端子IN1〜IN4に入力されると
ともに、クロツク信号φ１，φ２によつて駆動さ
れる遅延フリツプフロツプ６０２ａ〜６０２ｄに
入力される。遅延フリツプフロツプ６０２ａ〜６
０２ｄは入力された各ビツト信号MD1〜MD4を１
ビツトタイム遅延してラツチ回路６０３の入力端
子IN5〜IN8に加える。 ラツチ回路６０３のストロープ端子Ｓにはタイ
ミング信号3Y3S（第３図ｇ）が入力されてお
り、タイミング信号3Y3Sが発生したときその各
入力端子IN1〜IN8に入力されている信号をラツチ
する。この場合、タイミング信号3Y3Sは、タイ
ミング信号発生部９（第２図）の説明において詳
記したように、第５表に示す各多重チヤンネル時
間の第３ステートのタイミングを表わすタイミン
グ信号3Y3（第３図ｅ）の立上りを微分した状態
の信号である。従つて、このタイミング信号
3Y3Sの発生時においては、遅延フリツプフロツ
プ６００ａ〜６００ｄから第５表に示す各多重チ
ヤンネル時間の第３ステートにおけるビツト信号
MD1〜MD4、すなわちノートコードN1〜N4が出
力されており、また遅延フリツプフロツプ６０２
ａ〜６０２ｄからは遅延フリツプフロツプ６００
ａ〜６００ｄの出力を１ビツトタイム遅延した各
多重チヤンネル時間の第２ステートにおけるビツ
ト信号MD1〜MD4、すなわちブロツクコードB1〜
B3およびキーオン信号KONが出力されている。
この結果、ラツチ回路６０３をタイミング信号
3Y3Sによりラツチするとその出力端子OUT1〜
OUT8からはノートコードN1〜N4、ブロツクコー
ドB1〜B3、キーオン信号KONがそれぞれ出力さ
れる。このようにラツチ回路６０３からはタイミ
ング信号3Y3Sの発生毎に各発音チヤンネルのノ
ートコードN1〜N4、ブロツクコードB1〜B3およ
びキーオン信号KONが順次並列的に取り出され
るものである。ここで、ラツチ回路６０３から１
つの発音チヤンネルに関するキーコードKCおよ
びキーオン信号KONが送出されている期間を単
にチヤンネル時間と称し、このチヤンネル時間と
発音チヤンネル（すなわちラツチ回路６０３の出
力）および多重チヤンネル時間との関係を示すと
第６表のようになる。
【表】
一方、ラツチ回路６０３の出力側には、ノート
コードN1〜N4のビツト信号N1，N2を反転するイ
ンバータ６０４，６０５が設けられており、アン
ドゲート６０６はインバータ６０４，６０５の出
力（1，2）とラツチ回路６０３から出力され
るノートコードN1〜N4のビツト信号N3，N4との
アンド条件を求めることによつて第３表に示す音
名ＣのノートコードN4〜N1（“1100”）を検出し
てＣノート検出信号CKを出力する。アンドゲー
ト６０６からＣノート検出信号CKが出力される
と、このＣノート検出信号CKを入力するオアゲ
ート６０７，６０８の出力が信号“１”となつて
第３表に示すＣ音のノートコードN4〜N1が
“1100”から本来の“1111”にコード変換され
る。 タイミング信号発生部（その２） 第２図に戻つてタイミング信号発生部９の残り
の部分について説明する。上述したデータ復調回
路６ａから発生される同期信号SYは、クロツク
信号φ１，φ２で動作する遅延フリツプフロツプ
９０９において、１ビツトタイム遅延された後
に、オアゲート９１０を介して前述した発音チヤ
ンネル数と等しい18ステージのシフトレジスタ９
１１に供給される。この場合、シフトレジスタ９
１１は、前記タイミング信号1.5Y3（第３図ｈ）
によつて入力信号を取込み、タイミング信号3Y3
（第３図ｅ）によつてシフト動作を行なつてい
る。この場合、シフトレジスタ９１１の取込みタ
イミングであるタイミング信号1.5Y3とその入力
信号とのタイミングを一致させるために、同期信
号SYを遅延フリツプフロツプ９０９において１
ビツトタイム遅延し、この遅延した同期信号
SY′をオアゲート９１０を介してシフトレジスタ
９１１に入力するようにしている。シフトレジス
タ９１１はタイミング信号1.5Y3によつて同期信
号SY′（信号“１”）を取込み、タイミング信号
3Y3（第３図ｅ）によつて取込まれた信号“１”
（SY′）を順次シフトする。すなわち、シフトレ
ジスタ９１１の第１ステージからは、同期信号
SYの発生後、最初のタイミング信号3Y3の発生
時点（第１多重チヤンネル時間の第３ステート）
から２回目のタイミング信号3Y3の発生直前（第
２多重チヤンネル時間の第２ステート）まで信号
“１”が出力されるものであり、２回目のタイミ
ング信号3Y3の発生により上記信号“１”は第２
ステージにシフトされ、第２ステージからは２回
目のタイミング信号3Y3の発生時点から３回目の
タイミング信号3Y3の発生直前まで信号“１”が
出力される。 以上同様にタイミング信号3Y3の発生により信
号“１”がシフトレジスタ９１１の第２ステージ
から第18ステージに向けて順次シフトする。従つ
て、このシフトレジスタ９１１の各ステージの出
力は第６表で示した第１〜第18チヤンネル時間を
表わしていることになる。そして、この信号
“１”がシフトレジスタ９１１の第18ステージま
でシフトされると、シフトレジスタ９１１の第１
〜17ステージ出力を入力としているノアゲート９
１２の出力が信号“１”となり、この信号“１”
がオアゲート９１０を介してシフトレジスタ９１
１の入力端に供給されて循環型のシフトレジスタ
となる。この場合、シフトレジスタ９１１に取込
まれた信号“１”が順次シフトされて第10ステー
ジ出力が信号“１”になると、フリツプフロツプ
９１３がセツトされてその出力Ｑが信号“１”と
なり、更にシフトされて第18ステージ出力が信号
“１”になるとノアゲート９１２の出力が信号
“１”になりフリツプフロツプ９１３がリセツト
されてその出力Ｑは信号“０”となる。また、シ
フトレジスタ９１１に取込まれた信号“１”が第
18ステージにシフトされた時にノアゲート９１２
から出力される信号“１”は、遅延フリツプフロ
ツプ９１４において１ビツトタイム遅延された後
にフリツプフロツプ９１５をセツトしてその出力
Ｑを信号“１”にする。そして、シフトレジスタ
９１１の第９ステージの出力が信号“１”になる
と、フリツプフロツプ９１５はリセツトされてそ
の出力Ｑは信号“０”となる。従つて、フリツプ
フロツプ９１３の出力Ｑは、第４図ａにクロツク
信号φAとして示すように、シフトレジスタ９１
１の第10〜第17ステージの出力のいずれかが
“１”の期間において信号“１”となる。またフ
リツプフロツプ９１５の出力Ｑは、第４図ｂにク
ロツク信号φBとして示すように、シフトレジス
タ９１１の第１〜第８ステージの出力のいずれか
が“１”の期間において信号“１”となる。アン
ドゲート９１６は遅延フリツプフロツプ９１４の
出力信号とタイミング信号1.5Y3のタイミングで
オンとなる電界効果型のトランジスタ９１７を介
して供給されるノアゲート９１２の出力とを入力
している。この場合、トランジスタ９１７はその
出力ラインが高入力インピーダンスのアンドゲー
ト９１６に接続されているために、タイミング信
号1.5Y3の発生時における入力条件（つまりノア
ゲート９１２の出力）を次のタイミング信号
1.5Y3の発生時まで出力ラインの浮遊容量で保持
し続けることになり、アンドゲート９１６から出
力される信号は、第４図ｃにタイミング信号TIS
として示すように、シフトレジスタ９１１の第１
ステージ出力発生期間の前半期において“１”と
なつて第１チヤンネル時間の立上り部分を示す信
号となる。また、シフトレジスタ９１１の第１ス
テージ出力は第４図ｄに示すように第６表の第１
多重チヤンネル時間（ペタル鍵盤用の発音チヤン
ネルに対応）を示すタイミング信号t1として出力
され、シフトレジスタ９１１の第２〜第８ステー
ジ出力は、オアゲート９１８から第４図ｅに示す
ように第６表の第２〜第８チヤンネル時間（上鍵
盤用の発音チヤンネルに対応）を示すタイミング
信号UKTとして出力され、シフトレジスタ９１
１の第９〜第15ステージ出力はオアゲート９１９
を介して第４図ｆに示すように、第６表の第９〜
第15チヤンネル時間（下鍵盤用の発音チヤンネル
に対応）を示すタイミング信号LKTとして出力
される。 一方、電源投入時に発生されるイニシアルクリ
ア信号ICによつてリセツトされる２進５ビツト
構成のカウンタ９２１は、フリツプフロツプ９１
３，９１５から出力されるクロツク信号φA，φB
を順次カウントアツプしている。従つて、カウン
タ９２１はシフトレジスタ９１１の１周期毎に、
すなわち第６表に示した第１〜第18チヤンネル時
間が１循する毎に１カウントアツプしていること
になる。また、カウンタ９２１の出力側には、カ
ウンタ９２１のカウント値が10進数で「31」に達
する毎にタイミング信号３１Ｔを出力するアンド
ゲート９２２が設けられている。そして、このア
ンドゲート９２２から出力されるタイミング信号
３１Ｔは、クロツク信号φA，φBで駆動される遅
延フリツプフロツプ９２３において、カウンタ９
２１の１カウント時間分（シフトレジスタ９１１
の１周期に相当する時間）遅延されてタイミング
信号OTとして出力される。 次に、この発明を特徴づける最高音検出回路６
ｂについて詳細に説明する。 最高音検出回路６ｂ 第６図は第１図に示す最高音検出回路６ｂの具
体例を示す回路図であつて、鍵盤選択スイツチ群
６ｅのUK選択スイツチUCS，LK選択スイツチ
LCSの各出力信号は、それぞれ遅延フリツプフロ
ツプ６１０ａ，６１０ｂにタイミング信号1.5Y3
（第３図ｈ）のタイミングで取込まれ、タイミン
グ信号3Y3（第３図ｅ）によつて出力される。こ
れは、各選択スイツチUCS，LCSによつて発生
されるチヤツタリングの影響を後続の回路に与え
ないようにするために行なわれているものであ
る。そして、遅延フリツプフロツプ６１０ａの出
力信号は、アンドゲート６１１において第２図の
タイミング信号発生部９から出力されるタイミン
グ信号UKT（第４図ｅ）とのアンド条件が求め
られ、アンドゲート６１１からはUK選択スイツ
チUCSのオン時に上鍵盤用の発音チヤンネルに
関するデータ（キーコードUKCおよびキーオン
信号KON）がラツチ回路６０３（第５図）から
送出される期間（第６表の第２〜第８チヤンネル
時間）を示すタイミング信号UKTの発生期間に
おいてのみ信号“１”となるUK選択信号UTが
出力される。また、遅延フリツプフロツプ６１０
ｂの出力信号は、アンドゲート６１２においてタ
イミング信号LKT（第４図ｆ）とのアンド条件
が求められ、アンドゲート６１２からはLK選択
スイツチLCSのオン時に下鍵盤用の発音チヤンネ
ルに関するデータ（キーコードLKCおよびキー
オン信号KON）がラツチ回路６０３から送出さ
れている期間（第９〜第15チヤンネル時間）を示
すタイミング信号LKTの発生期間においてのみ
信号“１”となるLK選択信号LTが出力される。
アンドゲート６１１および６１２から出力される
UK選択信号UTおよびLK選択信号LTはオアゲー
ト６１３を介してULK選択信号ULTとして出力
される。 一方、データ復調回路６ａ（第５図）から出力
されるキーコードKC（ブロツクコードB3〜B1、
ノートコードN4〜N1）は、オアゲート６１３から
出力されるULK選択信号ULTによつてオンとな
るゲート回路６２０を介してメモリ６２１および
第１比較器６２２のＡ入力端にそれぞれ加えられ
る。 従つて、ゲート回路６２０は第６表に示したご
とく時分割的に送られてくる各発音チヤンネルの
キーコードKCのうちUKおよびLK選択スイツチ
UCS，LCSによつて選択された鍵盤のキーコー
ドKCのみを取り出してメモリ６２１および第１
比較器６２２に供給していることになる。メモリ
６２１は後述するアンドゲート６２３から出力さ
れる信号“１”を書込み信号Ｗとして入力キーコ
ードKCを書込み、アンドゲート６２３の出力信
号とタイミング信号t1（第４図ｄ）とイニシアル
クリア信号ICとを入力するノアゲート６２４か
ら出力される信号“１”を保持信号Ｍとしてい
る。この場合、メモリ６２１としては例えば第７
図に示すように、キーコードKCのノートコード
N1〜N4およびブロツクコードB1〜B3をそれぞれ
入力するレジスタ６２５ａ〜６２５ｇを有する。
そして、各レジスタ６２５ａ〜６２５ｇは書込み
信号Ｗによつて入力信号を取り込むアンドゲート
６２６と、アンドゲート６２６の出力信号を遅延
フリツプフロツプ６２７に供給するオアゲート６
２８と、遅延フリツプフロツプ６２７の出力信号
を保持信号Ｍによつてオアゲート６２８を介して
遅延フリツプフロツプ６２７に帰還することによ
つて入力信号を記憶して出力し続けるために設け
られたアンドゲート６２９とによつて構成されて
いる。そして、遅延フリツプフロツプ６２７は、
タイミング信号1.5Y3（第３図ｈ）によつて入力
信号の取り込みを行ない、タイミング信号3Y3
（第３図ｅ）によつて送出を行なつているため
に、各レジスタ６２５ａ〜６２５ｇからは各チヤ
ンネル時間（第６表）に同期して出力が送出され
ることになる。 第１比較器６２２はゲート回路６２０の出力
（キーコードKC）をＡ入力端に入力するととも
に、メモリ６２１の出力をＢ入力端に入力し、Ａ
＞Ｂの場合のみ出力端Z1からアンドゲート６２３
に信号“１”を供給する。従つて、第１比較器６
２２は、ULK選択信号ULTの発生期間（第２〜
第15チヤンネル時間）においてゲート回路６２０
の出力キーコードKCとメモリ６２１の出力キー
コードKCとを比較していることになる。 尚、以後の説明では、便宜上UK選択スイツチ
UCSおよびLK選択スイツチLCSがともにオンさ
れていてULK選択信号ULTが第２〜第15チヤン
ネル時間において“１”となるものとする。この
場合、メモリ６２１はイニシアルクリア信号IC
によつてリセツトされ、更にタイミング信号t1に
よつて第１チヤンネル時間において周期的にリセ
ツトされるために、まずゲート回路６２０から第
２チヤンネル時間において最初のキーコードKC
が出力されると、第１比較器６２２はＡ＞Ｂの条
件が成立して出力端Z1から信号“１”をアンドゲ
ート６２３に出力する。アンドゲート６２３は第
１比較器６２２から供給される信号“１”とキー
オン信号KONとのアンド条件を求め、上記第２
チヤンネル時間のキーコードKCに関する鍵が押
鍵中であることを条件にその出力信号“１”を書
込み信号Ｗとしてメモリ６２１に供給する。メモ
リ６２１は書込み信号Ｗが“１”となつたことに
より、ゲート回路６２０から出力されている上記
キーコードKCを書込んで保持する。次の第３チ
ヤンネル時間になると、メモリ６２１からは上述
の第２チヤンネル時間において書込んだキーコー
ドKCが出力されて第１比較器６２２のＢ入力端
に加えられる。第１比較器６２２はこの時ゲート
回路６２０から出力されているキーコードKCと
メモリ６２１から出力される上記キーコードKC
とを比較し、Ａ＞Ｂの条件が成立すれば前述した
と同様に書込み信号Ｗが発生してメモリ６２１に
ゲート回路６２０の出力キーコードKCを書込
む。Ａ＞Ｂの条件が成立しなければ第１メモリ６
２１の出力キーコードKC（第２チヤンネル時間
に書込んだキーコード）がそのまま記憶保持され
る。このような動作が第２〜第15チヤンネル時間
の各チヤンネル時間において実行されることによ
り、第15チヤンネル時間の終了時点においてはメ
モリ６２１に鍵盤選択スイツチ群６ｅによつて指
定された鍵盤の押下鍵に対応するキーコードKC
のうち、音高の最も高いもの（最大値）が保持さ
れていることになる。そして、この最高音に関す
るキーコードKCは次の第１チヤンネル時間に同
期してタイミング信号t1（第４図ｄ）が発生され
るまで保持され、タイミング信号t1の発生に伴な
つてクリアされる。 ここで、メモリ６２１、比較器６２２、アンド
ゲート６２３等により検出手段が構成される。 一方、メモリ６２１から出力される最高音に関
するキーコードKCは、第１チヤンネル時間の立
上りに同期して発生されるタイミング信号TIS
（第４図ｃ）によりラツチ回路６３０に最高音キ
ーコードMKCとしてラツチされる。この場合、
ラツチ回路６３０にラツチされる最高音キーコー
ドMKCはタイミング信号TISの発生タイミング
で周期的に書き換えられる。このようにしてラツ
チ回路６３０にラツチされて出力される最高音キ
ーコードMKCは、クロツク信号φA，φB（第４
図ａ，ｂ）で駆動される遅延回路６３１に入力さ
れ、第１〜第18チヤンネル時間の１サイクル分
（１周期分）遅延された後、後述する発音制御回
路６４０によつて制御されるゲート回路６３２を
介してキーコードメモリ６ｃに供給される。 発音制御回路６４０はラツチ回路６３０から出
力される最高音キーコードMKCに対応する楽音
を発音すべきかどうかの制御（すなわちゲート回
路６３２をオンすべきかどうかの制御）を行なう
もので、この制御は発音制御回路６４０の遅延フ
リツプフロツプ６４１から出力される発音制御信
号によつて行なわれる。この発音制御信号
はインバータ６４２により反転された後オアゲー
ト６４３を介してアンドゲート６４４に加えられ
る。アンドゲート６４４にはタイミング信号OT
が入力されており、アンドゲート６４４はこのタ
イミングにおいてのみ動作可能となる。従つて発
音制御信号が信号“０”であればアンドゲー
ト６４４には信号“１”が入力され、タイミング
信号OTの発生タイミングでアンドゲート６４４
から信号“１”が出力されてゲート回路６３２に
加わりゲート回路６３２をオンさせる。これによ
つて上記最高音キーコードMKCが遅延回路６３
１、ゲート回路６３２を介してキーコードメモリ
６ｃ（第１図）に供給され後述するように該最高
音キーコードMKCに対応する楽音信号が第２楽
音信号発生部７から発生される。また、発音制御
信号SEが信号“１”であればアンドゲート６４
４には信号“０”が入力されるためアンドゲート
６４４は不動作となつてゲート回路６３２はオン
しない（オフされる）。従つて、この場合には最
高音キーコードMKCはキーコードメモリ６ｃに
供給されず対応する楽音信号は発生されない。す
なわち発音は禁止される。なお、オアゲート６４
３には発音制御スイツチ６ｆの出力信号が入力さ
れており、このスイツチ６ｆがオフの場合（通常
モード）には信号“１”が常時オアゲート６４３
から出力されて、最高音キーコードMKCは無条
件にキーコードメモリ６ｃに供給される。従つ
て、この場合には最高音キーコードMKCに対応
する楽音信号が発生される。発音制御スイツチ６
ｆがオンの場合（発音制御モード）にはその出力
信号は信号“０”となり、この場合には上述した
ように発音制御信号によつて制御される。以
下、この発音制御信号の形成について説明す
る。 発音制御回路６４０の第２比較器６４５はラツ
チ回路６３０から出力される最高音キーコード
MKCをＡ入力端に入力し、また遅延回路６３１
から出力される遅延した最高音キーコードMKC
をＢ入力端に入力して両者の比較を行ない、両者
が一致しないとき（Ａ≠Ｂのとき）その出力端Ｚ
から信号“１”を出力する（換言すればＡ＝Ｂの
条件が成立したときのみ出力端Ｚから信号“０”
を出力する）。この第２比較器６４５の比較出力
信号はノアゲート６４６に加えられる。ノアゲー
ト６４６には更にラツチ回路６３０から出力され
る最高音キーコードMKCのビツト信号N3〜N1を
入力するノアゲート６４７の出力信号およびイニ
シヤルクリア信号ICが加えられている。従つて
このノアゲート６４６からは、ラツチ回路６３０
から出力される最高音キーコードMKCが遅延回
路６３１から出力される１サイクル前の先回の最
高音キーコードMKCと同一であるとき、すなわ
ちラツチ回路６３０にラツチされた最高音キーコ
ードMKCは今までと同じで変化していない場合
に限つて信号“１”の一致信号EQが出力され
る。なお、ノアゲート６４６にノアゲート６４７
の出力信号も入力するようにしたのはラツチ回路
６３０から何らかの最高音キーコードMKCが出
力されていることを条件に一致信号EQを発生さ
せるためであり、ラツチ回路６３０および遅延回
路６３１の出力がともに零の状態において一致信
号EQが発生するのを禁止するためである。 また、加算器６４８はラツチ回路６３０から出
力される最高音キーコードMKCを入力端Ａに入
力し、入力端Ｂに所定の加算値データＫを入力し
てその加算を行ない加算結果（「MKC＋Ｋ」）を
出力端Ｓから出力する。この場合、加算値データ
Ｋは、インバータ６４２から出力される前述した
発音制御信号SEによつて制御されるアンドゲー
ト６４９の出力により“0000000”または
“0000100”のいずれかに設定される。すなわち、
加算値データＫは発音制御信号SEが信号“１”
のときは“0000100”（10進数の「４」）に設定さ
れ、一方発音制御信号SEが信号“０”のときは
“0000000”（10進数の「０」）に設定される。従つ
てこの加算器６４８においては、ラツチ回路６３
０から出力される最高音キーコードMKCに対
し、発音制御信号SEが信号“１”のとき（１サ
イクル前の先回の最高音キーコードMKCの発音
を許可しているとき）には10進数の「４」を加算
し、一方発音制御信号SEが信号“０”のとき
（１サイクル前の先回の最高音キーコードMKCの
発音を禁止しているとき）には何も加算しない。
なお、最高音キーコードMKCに対して加算値デ
ータＫとしての“0000100”を加算するのは最高
音キーMKCに対して300セント上のキーコードを
形成するためである。すなわち、前述した第２表
および第３表からわかるようにあるキーコード
KCに対し“0000100”（10進数の「４」）を加算す
ると、その結果得られるキーコードKCは元のキ
ーコードKCに対し常に３鍵分、すなわち300セン
ト音高が高い鍵を表わすものとなる。このように
して最高音キーコードMKCに対し10進数の
「４」を加算することにより最高音キーコード
MKCよりも300セント（３鍵分）音高の高いキー
コードが形成されるわけであるが、これは後述す
るように新たな最高音キーコードMKCが１サイ
クル前の先回の最高音キーコードMKCに対して
所定音程範囲内（この実施例では200セント以内
であるとしている）にあるかどうかを検出するた
めである。なお、各鍵（各音高）間は100セント
ずつ離れている。加算器６４８の加算出力は第３
比較器６５０のＡ入力端に入力される。第３比較
器６５０はＢ入力端に遅延回路６３１から出力さ
れる１サイクル前の先回の最高音キーコード
MKCを入力しており、これにより両入力の比較
を行なつてＡ＞Ｂの条件が成立した場合のみ出力
端Ｚから信号“１”を出力する。なお、ここで以
下の説明では、便宜上発音制御信号SEが信号
“１”で加算値データＫが“0000100”に設定され
たものとして説明する。 従つて、この場合において第３比較器６５０か
ら信号“１”が出力される条件は、ラツチ回路６
３０から出力される新たな最高音キーコード
MKCが遅延回路６３１から出力される１サイク
ル前の先回の最高音キーコードMKCに対し低音
側に300セント以上離れていない場合、すなわち
200セント以内の場合である（勿論両者が同じ場
合も含む）。この第３比較器６５０の比較出力信
号はノアゲート６５１に入力される。このため、
ノアゲート６５１からは、新たな最高音キーコー
ドMKCが１サイクル前の先回の最高音キーコー
ドMKCに対して低音側に300セント以上離れてい
るときに信号“１”が出力され、300セント以上
離れていないとき（200セント以内であるとき）
に信号“０”が出力される。なお、ノアゲート６
５１には加算器６４８のキヤリイアウト端子C0
から出力されるキヤリイ信号も入力しているが、
これは加算器６４８における最高音キーコード
MKCと加算値データＫ（“0000100”）との加算に
際しその加算結果がオーバフローすると第３比較
器６５０において上述した本来の正しい比較動作
が実行できなくなるため、加算器６４８がオーバ
フローしてキヤリイ信号が出力された場合にはノ
アゲート６５１の出力を無条件で信号“０”とす
るためである。 ノアゲート６５１の出力信号は、ノアゲート６
４６から出力される一致信号EQがインバータ６
５２を介して加えられるアンドゲート６５３に入
力される。アンドゲート６５３はラツチ回路６３
０から出力される新たな最高音キーコードMKC
が変化したこと（一致信号EQが信号“０”であ
る）およびこの変化した新たな最高音キーコード
MKCが１サイクル前の先回の最高音キーコード
MKCに対して低音側に300セント以上離れている
こと（ノアゲート６５１の出力信号が“１”）を
条件に信号“１”を出力し、オアゲート６５４を
介してクロツク信号φA，φB（第４図ａ，ｂ）に
よつて駆動される遅延フリツプフロツプ６４１に
加える。なお、一致信号EQが信号“０”になる
とアンドゲート６５５は不動作となつて遅延フリ
ツプフロツプ６４１にはその出力である発音制御
信号SEは加えられず、上述したアンドゲート６
５３の出力信号のみが加えられる。従つて、遅延
フリツプフロツプ６４１には、ラツチ回路６３０
から出力される新たな最高音キーコードMKCが
先回の最高音キーコードMKCに対して低音側に
300セント以上離れているときに信号“１”が、
また200セント以内にあるときに信号“０”が読
込まれる。遅延フリツプフロツプ６４１に読込ま
れた信号は前述した遅延回路６３１と同じように
第１〜第18チヤンネル時間が１循する１サイクル
時間遅延された後、ラツチ回路６３０から出力さ
れる新たな最高音キーコードMKCに対する前述
した発音制御信号として出力される。このよ
うにして発音制御信号が形成されるわけてあ
るがこの発音制御信号は、ノアゲート６４６
から出力される一致信号EQが加えられるアンド
ゲート６５５を介して遅延フリツプフロツプ６４
１に帰還されて自己保持される。この記憶保持は
一致信号EQが信号“０”となつたとき、すなわ
ちラツチ回路６３０から出力される新たな最高音
キーコードMKCが再び変わつたとき、またはラ
ツチ回路６３０から最高音キーコードMKCが何
ら出力されなくなつたとき（鍵盤選択スイツチ群
６ｅで選択された鍵盤における押下鍵が全て離鍵
されたとき）にクリアされる。 従つて、遅延フリツプフロツプ６４１から出力
されている１サイクル前の先回の最高音キーコー
ドMKCに対する発音制御信号が信号“０”で
該最高音キーコードMKCがキーコードメモリ６
ｃに供給されている（該最高音キーコードMKC
に対応する楽音が発音されている）状態において
ラツチ回路６３０に最高音キーコードMKCが新
たにラツチされると、この最高音キーコード
MKCが先回の最高音キーコードMKCと同じであ
れば（一致信号EQが信号“１”であれば）、発音
制御信号はそのままの状態を維持し、一方最
高音キーコードMKCが変化すると（一致信号EQ
が信号“０”になると）この変化した新たな最高
音キーコードMKCに対する発音制御信号の形
成が行なわれる。新たな最高音キーコードMKC
が先回の最高音キーコードMKCに対して300セン
ト以上離れていなければ（200セント以内であれ
ば）ノアゲート６５１の出力信号は信号“０”と
なるので発音制御信号も信号“０”となつて
ゲート回路６３２がオンし、該新たな最高音キー
コードMKCはキーコードメモリ６ｃに供給され
発音可能となる。また、新たな最高音キーコード
MKCが先回の最高音キーコードMKCに対して低
音側に300セント以上離れていればノアゲート６
５１の出力信号が信号“１”となるので発音制御
信号も信号“１”となつてゲート回路６３２
はオフし、該新たな最高音キーコードMKCはキ
ーコードメモリ６ｃには供給されず発音が禁止さ
れる。 このように発音制御信号が信号“１”とな
つて発音が禁止されている状態においてラツチ回
路６３０に再び新たな最高音キーコードMKCが
ラツチされた場合につき次に説明する。発音制御
信号が信号“１”になると前述したようにア
ンドゲート６４９が不動作となつて加算器６４８
に加わる加算値データＫは“0000000”（10進数の
「０」）になり、加算器６４８からはラツチ回路６
３０から出力される新たな最高音キーコード
MKCがそのまま出力される。従つて、この場合
には第３比較器６５０はラツチ回路６３０から出
力される新たな最高音キーコードMKCが遅延回
路６３１から出力される１サイクル前の先回の最
高音キーコードMKC（発音は禁止されている）
よりも音高が高い場合に限つて信号“１”を出力
する。この結果発音制御信号は新たな最高音
キーコードMKCが先回の最高音キーコードMKC
よりも音高が高いときに信号“０”となり、新た
な最高音キーコードMKCが先回の最高音キーコ
ードMKCと同じものであるとき、またはそれよ
り音高の低いときには信号“１”となる。これに
より新たな最高音キーコードMKCは先回の最高
音キーコードMKCより音高が高い場合のみキー
コードメモリ６ｃに供給される。このように、先
回の最高音キーコードMKCに対し発音が禁止さ
れた場合には、新たな最高音キーコードMKCが
先回の最高音キーコードMKCに対して低音側に
300セント以上離れているかどうかを調べるかわ
りに新たな最高音キーコードMKCが先回の最高
音キーコードMKCより音高が高いかどうかを調
べるようにすることにより、音高が低いために発
音が禁止された最高音よりも更に音高の低い最高
音が発音されてしまう不自然さを防止することが
可能となる。 以上において、第２比較器６４５、第３比較器
６５０、加算器６４８、アンドゲート６４９等に
より判別手段が構成され、遅延フリツプフロツプ
６４１、アンドゲート６５５、ゲート回路６３２
等により禁止制御手段が構成される。 以上が最高音検出回路６ｂの構成および動作説
明であるが、次の第７表にこの回路６ｂにおける
各部の信号内容を鍵操作状態との関係のもとにそ
の一例を示す。なお、第７表においては説明を簡
単にするために押下鍵の属する鍵盤名（上鍵盤
UKまたは下鍵盤LK）を省略して記載している。
また第７表においてT1′，T2′，T3′，T4′，T5′，
T6′，T7′，T8′はそれぞれT1，T2，T3，T4，
T5，T6，T7，T8よりもクロツク信号φA（φB）
の１周期分だけ経過したタイミングを表わしてい
る。 尚、この第６図に示す最高音検出回路６ｂにお
いて、遅延回路６３１はラツチ回路６３０から出
力される最高音キーコードMKCに対し１サイク
ル前の先回の最高音キーコードMKCを得るため
のものであるため、遅延回路６３１は一時記憶回
路とみなすことができるもので、遅延回路６３１
に代えて他の構成の一時記憶回路を用いるように
してもよい。また実施例においてはゲート回路６
３２に遅延回路６３１から出力される遅延された
最高音キーコードMKCを入力するようにした
が、ラツチ回路６３０から出力される最高音キー
コードMKCを直接入力するようにしてもよい。 キーコードメモリ６ｃ、キーオン検出回路６
ｄ
コードN1〜N4のビツト信号N1，N2を反転するイ
ンバータ６０４，６０５が設けられており、アン
ドゲート６０６はインバータ６０４，６０５の出
力（1，2）とラツチ回路６０３から出力され
るノートコードN1〜N4のビツト信号N3，N4との
アンド条件を求めることによつて第３表に示す音
名ＣのノートコードN4〜N1（“1100”）を検出し
てＣノート検出信号CKを出力する。アンドゲー
ト６０６からＣノート検出信号CKが出力される
と、このＣノート検出信号CKを入力するオアゲ
ート６０７，６０８の出力が信号“１”となつて
第３表に示すＣ音のノートコードN4〜N1が
“1100”から本来の“1111”にコード変換され
る。 タイミング信号発生部（その２） 第２図に戻つてタイミング信号発生部９の残り
の部分について説明する。上述したデータ復調回
路６ａから発生される同期信号SYは、クロツク
信号φ１，φ２で動作する遅延フリツプフロツプ
９０９において、１ビツトタイム遅延された後
に、オアゲート９１０を介して前述した発音チヤ
ンネル数と等しい18ステージのシフトレジスタ９
１１に供給される。この場合、シフトレジスタ９
１１は、前記タイミング信号1.5Y3（第３図ｈ）
によつて入力信号を取込み、タイミング信号3Y3
（第３図ｅ）によつてシフト動作を行なつてい
る。この場合、シフトレジスタ９１１の取込みタ
イミングであるタイミング信号1.5Y3とその入力
信号とのタイミングを一致させるために、同期信
号SYを遅延フリツプフロツプ９０９において１
ビツトタイム遅延し、この遅延した同期信号
SY′をオアゲート９１０を介してシフトレジスタ
９１１に入力するようにしている。シフトレジス
タ９１１はタイミング信号1.5Y3によつて同期信
号SY′（信号“１”）を取込み、タイミング信号
3Y3（第３図ｅ）によつて取込まれた信号“１”
（SY′）を順次シフトする。すなわち、シフトレ
ジスタ９１１の第１ステージからは、同期信号
SYの発生後、最初のタイミング信号3Y3の発生
時点（第１多重チヤンネル時間の第３ステート）
から２回目のタイミング信号3Y3の発生直前（第
２多重チヤンネル時間の第２ステート）まで信号
“１”が出力されるものであり、２回目のタイミ
ング信号3Y3の発生により上記信号“１”は第２
ステージにシフトされ、第２ステージからは２回
目のタイミング信号3Y3の発生時点から３回目の
タイミング信号3Y3の発生直前まで信号“１”が
出力される。 以上同様にタイミング信号3Y3の発生により信
号“１”がシフトレジスタ９１１の第２ステージ
から第18ステージに向けて順次シフトする。従つ
て、このシフトレジスタ９１１の各ステージの出
力は第６表で示した第１〜第18チヤンネル時間を
表わしていることになる。そして、この信号
“１”がシフトレジスタ９１１の第18ステージま
でシフトされると、シフトレジスタ９１１の第１
〜17ステージ出力を入力としているノアゲート９
１２の出力が信号“１”となり、この信号“１”
がオアゲート９１０を介してシフトレジスタ９１
１の入力端に供給されて循環型のシフトレジスタ
となる。この場合、シフトレジスタ９１１に取込
まれた信号“１”が順次シフトされて第10ステー
ジ出力が信号“１”になると、フリツプフロツプ
９１３がセツトされてその出力Ｑが信号“１”と
なり、更にシフトされて第18ステージ出力が信号
“１”になるとノアゲート９１２の出力が信号
“１”になりフリツプフロツプ９１３がリセツト
されてその出力Ｑは信号“０”となる。また、シ
フトレジスタ９１１に取込まれた信号“１”が第
18ステージにシフトされた時にノアゲート９１２
から出力される信号“１”は、遅延フリツプフロ
ツプ９１４において１ビツトタイム遅延された後
にフリツプフロツプ９１５をセツトしてその出力
Ｑを信号“１”にする。そして、シフトレジスタ
９１１の第９ステージの出力が信号“１”になる
と、フリツプフロツプ９１５はリセツトされてそ
の出力Ｑは信号“０”となる。従つて、フリツプ
フロツプ９１３の出力Ｑは、第４図ａにクロツク
信号φAとして示すように、シフトレジスタ９１
１の第10〜第17ステージの出力のいずれかが
“１”の期間において信号“１”となる。またフ
リツプフロツプ９１５の出力Ｑは、第４図ｂにク
ロツク信号φBとして示すように、シフトレジス
タ９１１の第１〜第８ステージの出力のいずれか
が“１”の期間において信号“１”となる。アン
ドゲート９１６は遅延フリツプフロツプ９１４の
出力信号とタイミング信号1.5Y3のタイミングで
オンとなる電界効果型のトランジスタ９１７を介
して供給されるノアゲート９１２の出力とを入力
している。この場合、トランジスタ９１７はその
出力ラインが高入力インピーダンスのアンドゲー
ト９１６に接続されているために、タイミング信
号1.5Y3の発生時における入力条件（つまりノア
ゲート９１２の出力）を次のタイミング信号
1.5Y3の発生時まで出力ラインの浮遊容量で保持
し続けることになり、アンドゲート９１６から出
力される信号は、第４図ｃにタイミング信号TIS
として示すように、シフトレジスタ９１１の第１
ステージ出力発生期間の前半期において“１”と
なつて第１チヤンネル時間の立上り部分を示す信
号となる。また、シフトレジスタ９１１の第１ス
テージ出力は第４図ｄに示すように第６表の第１
多重チヤンネル時間（ペタル鍵盤用の発音チヤン
ネルに対応）を示すタイミング信号t1として出力
され、シフトレジスタ９１１の第２〜第８ステー
ジ出力は、オアゲート９１８から第４図ｅに示す
ように第６表の第２〜第８チヤンネル時間（上鍵
盤用の発音チヤンネルに対応）を示すタイミング
信号UKTとして出力され、シフトレジスタ９１
１の第９〜第15ステージ出力はオアゲート９１９
を介して第４図ｆに示すように、第６表の第９〜
第15チヤンネル時間（下鍵盤用の発音チヤンネル
に対応）を示すタイミング信号LKTとして出力
される。 一方、電源投入時に発生されるイニシアルクリ
ア信号ICによつてリセツトされる２進５ビツト
構成のカウンタ９２１は、フリツプフロツプ９１
３，９１５から出力されるクロツク信号φA，φB
を順次カウントアツプしている。従つて、カウン
タ９２１はシフトレジスタ９１１の１周期毎に、
すなわち第６表に示した第１〜第18チヤンネル時
間が１循する毎に１カウントアツプしていること
になる。また、カウンタ９２１の出力側には、カ
ウンタ９２１のカウント値が10進数で「31」に達
する毎にタイミング信号３１Ｔを出力するアンド
ゲート９２２が設けられている。そして、このア
ンドゲート９２２から出力されるタイミング信号
３１Ｔは、クロツク信号φA，φBで駆動される遅
延フリツプフロツプ９２３において、カウンタ９
２１の１カウント時間分（シフトレジスタ９１１
の１周期に相当する時間）遅延されてタイミング
信号OTとして出力される。 次に、この発明を特徴づける最高音検出回路６
ｂについて詳細に説明する。 最高音検出回路６ｂ 第６図は第１図に示す最高音検出回路６ｂの具
体例を示す回路図であつて、鍵盤選択スイツチ群
６ｅのUK選択スイツチUCS，LK選択スイツチ
LCSの各出力信号は、それぞれ遅延フリツプフロ
ツプ６１０ａ，６１０ｂにタイミング信号1.5Y3
（第３図ｈ）のタイミングで取込まれ、タイミン
グ信号3Y3（第３図ｅ）によつて出力される。こ
れは、各選択スイツチUCS，LCSによつて発生
されるチヤツタリングの影響を後続の回路に与え
ないようにするために行なわれているものであ
る。そして、遅延フリツプフロツプ６１０ａの出
力信号は、アンドゲート６１１において第２図の
タイミング信号発生部９から出力されるタイミン
グ信号UKT（第４図ｅ）とのアンド条件が求め
られ、アンドゲート６１１からはUK選択スイツ
チUCSのオン時に上鍵盤用の発音チヤンネルに
関するデータ（キーコードUKCおよびキーオン
信号KON）がラツチ回路６０３（第５図）から
送出される期間（第６表の第２〜第８チヤンネル
時間）を示すタイミング信号UKTの発生期間に
おいてのみ信号“１”となるUK選択信号UTが
出力される。また、遅延フリツプフロツプ６１０
ｂの出力信号は、アンドゲート６１２においてタ
イミング信号LKT（第４図ｆ）とのアンド条件
が求められ、アンドゲート６１２からはLK選択
スイツチLCSのオン時に下鍵盤用の発音チヤンネ
ルに関するデータ（キーコードLKCおよびキー
オン信号KON）がラツチ回路６０３から送出さ
れている期間（第９〜第15チヤンネル時間）を示
すタイミング信号LKTの発生期間においてのみ
信号“１”となるLK選択信号LTが出力される。
アンドゲート６１１および６１２から出力される
UK選択信号UTおよびLK選択信号LTはオアゲー
ト６１３を介してULK選択信号ULTとして出力
される。 一方、データ復調回路６ａ（第５図）から出力
されるキーコードKC（ブロツクコードB3〜B1、
ノートコードN4〜N1）は、オアゲート６１３から
出力されるULK選択信号ULTによつてオンとな
るゲート回路６２０を介してメモリ６２１および
第１比較器６２２のＡ入力端にそれぞれ加えられ
る。 従つて、ゲート回路６２０は第６表に示したご
とく時分割的に送られてくる各発音チヤンネルの
キーコードKCのうちUKおよびLK選択スイツチ
UCS，LCSによつて選択された鍵盤のキーコー
ドKCのみを取り出してメモリ６２１および第１
比較器６２２に供給していることになる。メモリ
６２１は後述するアンドゲート６２３から出力さ
れる信号“１”を書込み信号Ｗとして入力キーコ
ードKCを書込み、アンドゲート６２３の出力信
号とタイミング信号t1（第４図ｄ）とイニシアル
クリア信号ICとを入力するノアゲート６２４か
ら出力される信号“１”を保持信号Ｍとしてい
る。この場合、メモリ６２１としては例えば第７
図に示すように、キーコードKCのノートコード
N1〜N4およびブロツクコードB1〜B3をそれぞれ
入力するレジスタ６２５ａ〜６２５ｇを有する。
そして、各レジスタ６２５ａ〜６２５ｇは書込み
信号Ｗによつて入力信号を取り込むアンドゲート
６２６と、アンドゲート６２６の出力信号を遅延
フリツプフロツプ６２７に供給するオアゲート６
２８と、遅延フリツプフロツプ６２７の出力信号
を保持信号Ｍによつてオアゲート６２８を介して
遅延フリツプフロツプ６２７に帰還することによ
つて入力信号を記憶して出力し続けるために設け
られたアンドゲート６２９とによつて構成されて
いる。そして、遅延フリツプフロツプ６２７は、
タイミング信号1.5Y3（第３図ｈ）によつて入力
信号の取り込みを行ない、タイミング信号3Y3
（第３図ｅ）によつて送出を行なつているため
に、各レジスタ６２５ａ〜６２５ｇからは各チヤ
ンネル時間（第６表）に同期して出力が送出され
ることになる。 第１比較器６２２はゲート回路６２０の出力
（キーコードKC）をＡ入力端に入力するととも
に、メモリ６２１の出力をＢ入力端に入力し、Ａ
＞Ｂの場合のみ出力端Z1からアンドゲート６２３
に信号“１”を供給する。従つて、第１比較器６
２２は、ULK選択信号ULTの発生期間（第２〜
第15チヤンネル時間）においてゲート回路６２０
の出力キーコードKCとメモリ６２１の出力キー
コードKCとを比較していることになる。 尚、以後の説明では、便宜上UK選択スイツチ
UCSおよびLK選択スイツチLCSがともにオンさ
れていてULK選択信号ULTが第２〜第15チヤン
ネル時間において“１”となるものとする。この
場合、メモリ６２１はイニシアルクリア信号IC
によつてリセツトされ、更にタイミング信号t1に
よつて第１チヤンネル時間において周期的にリセ
ツトされるために、まずゲート回路６２０から第
２チヤンネル時間において最初のキーコードKC
が出力されると、第１比較器６２２はＡ＞Ｂの条
件が成立して出力端Z1から信号“１”をアンドゲ
ート６２３に出力する。アンドゲート６２３は第
１比較器６２２から供給される信号“１”とキー
オン信号KONとのアンド条件を求め、上記第２
チヤンネル時間のキーコードKCに関する鍵が押
鍵中であることを条件にその出力信号“１”を書
込み信号Ｗとしてメモリ６２１に供給する。メモ
リ６２１は書込み信号Ｗが“１”となつたことに
より、ゲート回路６２０から出力されている上記
キーコードKCを書込んで保持する。次の第３チ
ヤンネル時間になると、メモリ６２１からは上述
の第２チヤンネル時間において書込んだキーコー
ドKCが出力されて第１比較器６２２のＢ入力端
に加えられる。第１比較器６２２はこの時ゲート
回路６２０から出力されているキーコードKCと
メモリ６２１から出力される上記キーコードKC
とを比較し、Ａ＞Ｂの条件が成立すれば前述した
と同様に書込み信号Ｗが発生してメモリ６２１に
ゲート回路６２０の出力キーコードKCを書込
む。Ａ＞Ｂの条件が成立しなければ第１メモリ６
２１の出力キーコードKC（第２チヤンネル時間
に書込んだキーコード）がそのまま記憶保持され
る。このような動作が第２〜第15チヤンネル時間
の各チヤンネル時間において実行されることによ
り、第15チヤンネル時間の終了時点においてはメ
モリ６２１に鍵盤選択スイツチ群６ｅによつて指
定された鍵盤の押下鍵に対応するキーコードKC
のうち、音高の最も高いもの（最大値）が保持さ
れていることになる。そして、この最高音に関す
るキーコードKCは次の第１チヤンネル時間に同
期してタイミング信号t1（第４図ｄ）が発生され
るまで保持され、タイミング信号t1の発生に伴な
つてクリアされる。 ここで、メモリ６２１、比較器６２２、アンド
ゲート６２３等により検出手段が構成される。 一方、メモリ６２１から出力される最高音に関
するキーコードKCは、第１チヤンネル時間の立
上りに同期して発生されるタイミング信号TIS
（第４図ｃ）によりラツチ回路６３０に最高音キ
ーコードMKCとしてラツチされる。この場合、
ラツチ回路６３０にラツチされる最高音キーコー
ドMKCはタイミング信号TISの発生タイミング
で周期的に書き換えられる。このようにしてラツ
チ回路６３０にラツチされて出力される最高音キ
ーコードMKCは、クロツク信号φA，φB（第４
図ａ，ｂ）で駆動される遅延回路６３１に入力さ
れ、第１〜第18チヤンネル時間の１サイクル分
（１周期分）遅延された後、後述する発音制御回
路６４０によつて制御されるゲート回路６３２を
介してキーコードメモリ６ｃに供給される。 発音制御回路６４０はラツチ回路６３０から出
力される最高音キーコードMKCに対応する楽音
を発音すべきかどうかの制御（すなわちゲート回
路６３２をオンすべきかどうかの制御）を行なう
もので、この制御は発音制御回路６４０の遅延フ
リツプフロツプ６４１から出力される発音制御信
号によつて行なわれる。この発音制御信号
はインバータ６４２により反転された後オアゲー
ト６４３を介してアンドゲート６４４に加えられ
る。アンドゲート６４４にはタイミング信号OT
が入力されており、アンドゲート６４４はこのタ
イミングにおいてのみ動作可能となる。従つて発
音制御信号が信号“０”であればアンドゲー
ト６４４には信号“１”が入力され、タイミング
信号OTの発生タイミングでアンドゲート６４４
から信号“１”が出力されてゲート回路６３２に
加わりゲート回路６３２をオンさせる。これによ
つて上記最高音キーコードMKCが遅延回路６３
１、ゲート回路６３２を介してキーコードメモリ
６ｃ（第１図）に供給され後述するように該最高
音キーコードMKCに対応する楽音信号が第２楽
音信号発生部７から発生される。また、発音制御
信号SEが信号“１”であればアンドゲート６４
４には信号“０”が入力されるためアンドゲート
６４４は不動作となつてゲート回路６３２はオン
しない（オフされる）。従つて、この場合には最
高音キーコードMKCはキーコードメモリ６ｃに
供給されず対応する楽音信号は発生されない。す
なわち発音は禁止される。なお、オアゲート６４
３には発音制御スイツチ６ｆの出力信号が入力さ
れており、このスイツチ６ｆがオフの場合（通常
モード）には信号“１”が常時オアゲート６４３
から出力されて、最高音キーコードMKCは無条
件にキーコードメモリ６ｃに供給される。従つ
て、この場合には最高音キーコードMKCに対応
する楽音信号が発生される。発音制御スイツチ６
ｆがオンの場合（発音制御モード）にはその出力
信号は信号“０”となり、この場合には上述した
ように発音制御信号によつて制御される。以
下、この発音制御信号の形成について説明す
る。 発音制御回路６４０の第２比較器６４５はラツ
チ回路６３０から出力される最高音キーコード
MKCをＡ入力端に入力し、また遅延回路６３１
から出力される遅延した最高音キーコードMKC
をＢ入力端に入力して両者の比較を行ない、両者
が一致しないとき（Ａ≠Ｂのとき）その出力端Ｚ
から信号“１”を出力する（換言すればＡ＝Ｂの
条件が成立したときのみ出力端Ｚから信号“０”
を出力する）。この第２比較器６４５の比較出力
信号はノアゲート６４６に加えられる。ノアゲー
ト６４６には更にラツチ回路６３０から出力され
る最高音キーコードMKCのビツト信号N3〜N1を
入力するノアゲート６４７の出力信号およびイニ
シヤルクリア信号ICが加えられている。従つて
このノアゲート６４６からは、ラツチ回路６３０
から出力される最高音キーコードMKCが遅延回
路６３１から出力される１サイクル前の先回の最
高音キーコードMKCと同一であるとき、すなわ
ちラツチ回路６３０にラツチされた最高音キーコ
ードMKCは今までと同じで変化していない場合
に限つて信号“１”の一致信号EQが出力され
る。なお、ノアゲート６４６にノアゲート６４７
の出力信号も入力するようにしたのはラツチ回路
６３０から何らかの最高音キーコードMKCが出
力されていることを条件に一致信号EQを発生さ
せるためであり、ラツチ回路６３０および遅延回
路６３１の出力がともに零の状態において一致信
号EQが発生するのを禁止するためである。 また、加算器６４８はラツチ回路６３０から出
力される最高音キーコードMKCを入力端Ａに入
力し、入力端Ｂに所定の加算値データＫを入力し
てその加算を行ない加算結果（「MKC＋Ｋ」）を
出力端Ｓから出力する。この場合、加算値データ
Ｋは、インバータ６４２から出力される前述した
発音制御信号SEによつて制御されるアンドゲー
ト６４９の出力により“0000000”または
“0000100”のいずれかに設定される。すなわち、
加算値データＫは発音制御信号SEが信号“１”
のときは“0000100”（10進数の「４」）に設定さ
れ、一方発音制御信号SEが信号“０”のときは
“0000000”（10進数の「０」）に設定される。従つ
てこの加算器６４８においては、ラツチ回路６３
０から出力される最高音キーコードMKCに対
し、発音制御信号SEが信号“１”のとき（１サ
イクル前の先回の最高音キーコードMKCの発音
を許可しているとき）には10進数の「４」を加算
し、一方発音制御信号SEが信号“０”のとき
（１サイクル前の先回の最高音キーコードMKCの
発音を禁止しているとき）には何も加算しない。
なお、最高音キーコードMKCに対して加算値デ
ータＫとしての“0000100”を加算するのは最高
音キーMKCに対して300セント上のキーコードを
形成するためである。すなわち、前述した第２表
および第３表からわかるようにあるキーコード
KCに対し“0000100”（10進数の「４」）を加算す
ると、その結果得られるキーコードKCは元のキ
ーコードKCに対し常に３鍵分、すなわち300セン
ト音高が高い鍵を表わすものとなる。このように
して最高音キーコードMKCに対し10進数の
「４」を加算することにより最高音キーコード
MKCよりも300セント（３鍵分）音高の高いキー
コードが形成されるわけであるが、これは後述す
るように新たな最高音キーコードMKCが１サイ
クル前の先回の最高音キーコードMKCに対して
所定音程範囲内（この実施例では200セント以内
であるとしている）にあるかどうかを検出するた
めである。なお、各鍵（各音高）間は100セント
ずつ離れている。加算器６４８の加算出力は第３
比較器６５０のＡ入力端に入力される。第３比較
器６５０はＢ入力端に遅延回路６３１から出力さ
れる１サイクル前の先回の最高音キーコード
MKCを入力しており、これにより両入力の比較
を行なつてＡ＞Ｂの条件が成立した場合のみ出力
端Ｚから信号“１”を出力する。なお、ここで以
下の説明では、便宜上発音制御信号SEが信号
“１”で加算値データＫが“0000100”に設定され
たものとして説明する。 従つて、この場合において第３比較器６５０か
ら信号“１”が出力される条件は、ラツチ回路６
３０から出力される新たな最高音キーコード
MKCが遅延回路６３１から出力される１サイク
ル前の先回の最高音キーコードMKCに対し低音
側に300セント以上離れていない場合、すなわち
200セント以内の場合である（勿論両者が同じ場
合も含む）。この第３比較器６５０の比較出力信
号はノアゲート６５１に入力される。このため、
ノアゲート６５１からは、新たな最高音キーコー
ドMKCが１サイクル前の先回の最高音キーコー
ドMKCに対して低音側に300セント以上離れてい
るときに信号“１”が出力され、300セント以上
離れていないとき（200セント以内であるとき）
に信号“０”が出力される。なお、ノアゲート６
５１には加算器６４８のキヤリイアウト端子C0
から出力されるキヤリイ信号も入力しているが、
これは加算器６４８における最高音キーコード
MKCと加算値データＫ（“0000100”）との加算に
際しその加算結果がオーバフローすると第３比較
器６５０において上述した本来の正しい比較動作
が実行できなくなるため、加算器６４８がオーバ
フローしてキヤリイ信号が出力された場合にはノ
アゲート６５１の出力を無条件で信号“０”とす
るためである。 ノアゲート６５１の出力信号は、ノアゲート６
４６から出力される一致信号EQがインバータ６
５２を介して加えられるアンドゲート６５３に入
力される。アンドゲート６５３はラツチ回路６３
０から出力される新たな最高音キーコードMKC
が変化したこと（一致信号EQが信号“０”であ
る）およびこの変化した新たな最高音キーコード
MKCが１サイクル前の先回の最高音キーコード
MKCに対して低音側に300セント以上離れている
こと（ノアゲート６５１の出力信号が“１”）を
条件に信号“１”を出力し、オアゲート６５４を
介してクロツク信号φA，φB（第４図ａ，ｂ）に
よつて駆動される遅延フリツプフロツプ６４１に
加える。なお、一致信号EQが信号“０”になる
とアンドゲート６５５は不動作となつて遅延フリ
ツプフロツプ６４１にはその出力である発音制御
信号SEは加えられず、上述したアンドゲート６
５３の出力信号のみが加えられる。従つて、遅延
フリツプフロツプ６４１には、ラツチ回路６３０
から出力される新たな最高音キーコードMKCが
先回の最高音キーコードMKCに対して低音側に
300セント以上離れているときに信号“１”が、
また200セント以内にあるときに信号“０”が読
込まれる。遅延フリツプフロツプ６４１に読込ま
れた信号は前述した遅延回路６３１と同じように
第１〜第18チヤンネル時間が１循する１サイクル
時間遅延された後、ラツチ回路６３０から出力さ
れる新たな最高音キーコードMKCに対する前述
した発音制御信号として出力される。このよ
うにして発音制御信号が形成されるわけてあ
るがこの発音制御信号は、ノアゲート６４６
から出力される一致信号EQが加えられるアンド
ゲート６５５を介して遅延フリツプフロツプ６４
１に帰還されて自己保持される。この記憶保持は
一致信号EQが信号“０”となつたとき、すなわ
ちラツチ回路６３０から出力される新たな最高音
キーコードMKCが再び変わつたとき、またはラ
ツチ回路６３０から最高音キーコードMKCが何
ら出力されなくなつたとき（鍵盤選択スイツチ群
６ｅで選択された鍵盤における押下鍵が全て離鍵
されたとき）にクリアされる。 従つて、遅延フリツプフロツプ６４１から出力
されている１サイクル前の先回の最高音キーコー
ドMKCに対する発音制御信号が信号“０”で
該最高音キーコードMKCがキーコードメモリ６
ｃに供給されている（該最高音キーコードMKC
に対応する楽音が発音されている）状態において
ラツチ回路６３０に最高音キーコードMKCが新
たにラツチされると、この最高音キーコード
MKCが先回の最高音キーコードMKCと同じであ
れば（一致信号EQが信号“１”であれば）、発音
制御信号はそのままの状態を維持し、一方最
高音キーコードMKCが変化すると（一致信号EQ
が信号“０”になると）この変化した新たな最高
音キーコードMKCに対する発音制御信号の形
成が行なわれる。新たな最高音キーコードMKC
が先回の最高音キーコードMKCに対して300セン
ト以上離れていなければ（200セント以内であれ
ば）ノアゲート６５１の出力信号は信号“０”と
なるので発音制御信号も信号“０”となつて
ゲート回路６３２がオンし、該新たな最高音キー
コードMKCはキーコードメモリ６ｃに供給され
発音可能となる。また、新たな最高音キーコード
MKCが先回の最高音キーコードMKCに対して低
音側に300セント以上離れていればノアゲート６
５１の出力信号が信号“１”となるので発音制御
信号も信号“１”となつてゲート回路６３２
はオフし、該新たな最高音キーコードMKCはキ
ーコードメモリ６ｃには供給されず発音が禁止さ
れる。 このように発音制御信号が信号“１”とな
つて発音が禁止されている状態においてラツチ回
路６３０に再び新たな最高音キーコードMKCが
ラツチされた場合につき次に説明する。発音制御
信号が信号“１”になると前述したようにア
ンドゲート６４９が不動作となつて加算器６４８
に加わる加算値データＫは“0000000”（10進数の
「０」）になり、加算器６４８からはラツチ回路６
３０から出力される新たな最高音キーコード
MKCがそのまま出力される。従つて、この場合
には第３比較器６５０はラツチ回路６３０から出
力される新たな最高音キーコードMKCが遅延回
路６３１から出力される１サイクル前の先回の最
高音キーコードMKC（発音は禁止されている）
よりも音高が高い場合に限つて信号“１”を出力
する。この結果発音制御信号は新たな最高音
キーコードMKCが先回の最高音キーコードMKC
よりも音高が高いときに信号“０”となり、新た
な最高音キーコードMKCが先回の最高音キーコ
ードMKCと同じものであるとき、またはそれよ
り音高の低いときには信号“１”となる。これに
より新たな最高音キーコードMKCは先回の最高
音キーコードMKCより音高が高い場合のみキー
コードメモリ６ｃに供給される。このように、先
回の最高音キーコードMKCに対し発音が禁止さ
れた場合には、新たな最高音キーコードMKCが
先回の最高音キーコードMKCに対して低音側に
300セント以上離れているかどうかを調べるかわ
りに新たな最高音キーコードMKCが先回の最高
音キーコードMKCより音高が高いかどうかを調
べるようにすることにより、音高が低いために発
音が禁止された最高音よりも更に音高の低い最高
音が発音されてしまう不自然さを防止することが
可能となる。 以上において、第２比較器６４５、第３比較器
６５０、加算器６４８、アンドゲート６４９等に
より判別手段が構成され、遅延フリツプフロツプ
６４１、アンドゲート６５５、ゲート回路６３２
等により禁止制御手段が構成される。 以上が最高音検出回路６ｂの構成および動作説
明であるが、次の第７表にこの回路６ｂにおける
各部の信号内容を鍵操作状態との関係のもとにそ
の一例を示す。なお、第７表においては説明を簡
単にするために押下鍵の属する鍵盤名（上鍵盤
UKまたは下鍵盤LK）を省略して記載している。
また第７表においてT1′，T2′，T3′，T4′，T5′，
T6′，T7′，T8′はそれぞれT1，T2，T3，T4，
T5，T6，T7，T8よりもクロツク信号φA（φB）
の１周期分だけ経過したタイミングを表わしてい
る。 尚、この第６図に示す最高音検出回路６ｂにお
いて、遅延回路６３１はラツチ回路６３０から出
力される最高音キーコードMKCに対し１サイク
ル前の先回の最高音キーコードMKCを得るため
のものであるため、遅延回路６３１は一時記憶回
路とみなすことができるもので、遅延回路６３１
に代えて他の構成の一時記憶回路を用いるように
してもよい。また実施例においてはゲート回路６
３２に遅延回路６３１から出力される遅延された
最高音キーコードMKCを入力するようにした
が、ラツチ回路６３０から出力される最高音キー
コードMKCを直接入力するようにしてもよい。 キーコードメモリ６ｃ、キーオン検出回路６
ｄ
【表】
第８図は第１図に示したキーコードメモリ６ｃ
とキーオン検出回路６ｄの具体例を示す回路図で
ある。キーコードメモリ６ｃは最高音検出回路６
ｂ（第６図）から出力される最高音キーコード
MKCのノートコードN1〜N4およびブロツクコー
ドB1〜B3をそれぞれ入力して記憶するメモリ回
路６７０ａ〜６７０ｇを有する。そして、この各
メモリ回路６７０ａ〜６７０ｇ（回路６７０ａ，
６７０ｇのみについてその詳細を図示する。）は
入力信号を取込むアンドゲート６７１と、アンド
ゲート６７１を介して入力された信号をオアゲー
ト６７２を介してクロツク信号φA（第４図ａ）
で取込み、クロツク信号φB（第４図ｂ）で出力
する遅延フリツプフロツプ６７３と、遅延フリツ
プフロツプ６７３の出力をオアゲート６７２を介
して遅延フリツプフロツプ６７３の入力側に帰還
するアンドゲート６７４とからなる１ステージの
循環型レジスタによつて構成されている。また、
各メモリ回路６７０ａ〜６７０ｇには入力信号と
遅延フリツプフロツプ６７３の出力信号とを比較
して両者の不一致を検出する排他オアゲート６７
５が設けられている。以上がキーコードメモリ６
ｃの構成である。 次に、キーオン検出回路６ｄは、キーコードメ
モリ６ｃに入力される最高音キーコードMKCの
各ビツト信号N1〜N4およびB1〜B3を入力し、い
ずれかのビツトに信号“１”が存在している場合
を最高音キーコードMKCの到来として信号
“１”を出力するオアゲート６７７と、各メモリ
回路６７０ａ〜６７０ｇの各排他オアゲート６７
５の出力とオアゲート６７７の出力を反転するイ
ンバータ６７８の出力とを入力とするノアゲート
６７９と、タイミング信号OTの発生毎にノアゲ
ート６７９の出力を取込み、タイミング信号OT
の発生毎に順次シフトする３ステージのシフトレ
ジスタ６８０と電源ＶDDとアース間に抵抗６８１
を介して接続され、かつシフトレジスタ６８０の
第１ステージ出力S1をゲート入力として最高音キ
ーオン信号MKONを出力するトランジスタ６８
２と、シフトレジスタ６８０の第３ステージの出
力信号S3をインバータ６８３で反転した信号とオ
アゲート６７７の出力信号とを入力とし、その出
力信号“１”を各メモリ回路６７０ａ〜６７０ｇ
のアンドゲート６７１に取込み信号として供給す
るアンドゲート６８４と、アンドゲート６８４の
出力信号とイニシアルクリア信号ICを入力と
し、その出力信号“１”を各メモリ回路６７０ａ
〜６７０ｇのアンドゲート６７４に保持用の信号
として出力するノアゲート６８５とによつて構成
されている。また、前記シフトレジスタ６８０は
レジスタ６８０ａ〜６８０ｃが直列に接続されて
構成されており、各レジスタ６８０ａ〜６８０ｃ
はタイミング信号OTによつて信号を取込むアン
ドゲート６８６と、アンドゲート６８６によつて
取込まれた信号をオアゲート６８７を介してクロ
ツク信号φA（第４図ａ）で取込み、クロツク信
号φB（第４図ｂ）で出力する遅延フリツプフロ
ツプ６８８と、タイミング信号OTとイニシアル
クリア信号ICとを入力とするノアゲート６８９
の出力信号“１”によつて遅延フリツプフロツプ
６８８の出力をオアゲート６８７を介して遅延フ
リツプフロツプ６８８の入力側に帰還するアンド
ゲート６９０とから構成されている。 このように構成されたキーコードメモリ６ｃお
よびキーオン検出回路６ｄにおいて、最高音検出
回路６ｂから最高音キーコードMKCが出力され
ない状態においては、最高音キーコードMKCの
到来を検出するオアゲート６７７の出力が信号
“０”となり、これに伴なつてインバータ６７８
の出力が信号“１”となる。この結果、ノアゲー
ト６７９の出力が信号“０”となるために、シフ
トレジスタ６８０はこの信号“０”をタイミング
信号OTの発生毎に順次シフトしていることにな
り、これに伴なつてシフトレジスタ６８０の第３
ステージの出力信号S3を反転するインバータ６８
３は信号“１”を出力し続けている。この状態に
おいて、例えば第９図に示す時点TAにおいて最
高音検出回路６ｂから前述したようにタイミング
信号OTのタイミングで最高音キーコードMKCが
出力されると、キーオン検出回路６ｄのオアゲー
ト６７７から信号“１”が出力される。一方、キ
ーコードメモリ６ｃの各メモリ回路６７０ａ〜６
７０ｇの排他オアゲート６７５は、入力された最
高音キーコードMKCと遅延フリツプフロツプ６
７３から出力される信号とを比較し、これによつ
て同一内容の最高音キーコードMKCが所定時間
以上連続して供給されているかを検出する。 この場合においては、最高音キーコードMKC
の最初の到来であるために、各メモリ回路６７０
ａ〜６７０ｇの排他オアゲート６７５のいずれか
はその出力が信号“１”となる。この結果、ノア
ゲート６７９の出力は信号“０”状態を続けてい
る。 一方、オアゲート６７７から信号“１”が出力
されると、インバータ６８３の出力が前述したよ
うに信号“１”となつているために、アンドゲー
ト６８４はオアゲート６７７の出力が信号“１”
になるのと同時に取込み信号としての信号“１”
をキーコードメモリ６ｃの各メモリ回路６７０ａ
〜６７０ｇを構成するアンドゲート６７１に供給
する。各アンドゲート６７１は取込み信号の供給
に伴なつて、最高音検出回路６ｂから出力される
最高音キーコードMKCの各ビツト信号N1〜N4お
よびB1〜B3をそれぞれ取込み、オアゲート６７
２を介して遅延フリツプフロツプ６７３に供給す
る。この場合、アンドゲート６８４が信号“１”
の取込み信号を出力している期間においては、ノ
アゲート６８５の出力信号が信号“０”となり、
これに伴なつて各メモリ回路６７０ａ〜６７０ｇ
のアンドゲート６７４は不動作となつて遅延フリ
ツプフロツプ６７３の出力がその入力側に帰還す
るのを阻止しているため、入力最高音キーコード
MKCの各ビツト信号N1〜N4，B1〜B3がそれぞれ
メモリ回路６７０ａ〜６７０ｇの遅延フリツプフ
ロツプ６７３に確実に取込まれることになる。そ
して、タイミング信号OTの期間においてのみ最
高音検出回路６ｂから出力される最高音キーコー
ドMKCがタイミング信号OTの期間以後において
消滅すると、オアゲート６７７の出力信号が
“０”となり、これに伴なつてアンドゲート６８
４から出力されていた取込み信号が“０”とな
る。アンドゲート６８４の出力信号が“０”にな
ると、ノアゲート６８５から出力される保持信号
が“１”となる。これによつて上述したタイミン
グ信号OTの発生時にアンドゲート６７１を介し
て遅延フリツプフロツプ６７３に取込まれた入力
信号（最高音キーコードMKC）がそのまま記憶
保持される。この場合、各メモリ回路６７０ａ〜
６７０ｇに記憶保持された最高音キーコード
MKCは、第９図ｂに示すように後述する第２楽
音信号発生部７のキーコード・音高電圧変換回路
７ａ（第１図）において対応する値の音高電圧
KVに変換される。しかし、この時点において
は、後述するようにキーオン検出回路６ｄからは
キーオン信号MKONは出力されていないために
発音は何ら行なわれない。 次に、第９図の時点TBにおいてタイミング信
号OTが発生すると、これに伴なつて最高音検出
回路６ｂから最高音キーコードMKCが再び出力
される。すると、オアゲート６７７が信号“１”
を出力する。これにより、インバータ６７８の出
力信号は“０”となる。また各メモリ回路６７０
ａ〜６７０ｇの排他オアゲート６７５は、新たに
供給された最高音キーコードMKCと記憶保持さ
れている遅延フリツプフロツプ６７３から出力さ
れている先回の最高音キーコードMKCとを各ビ
ツト毎に比較し、両者が一致している場合には信
号“０”を出力する。各メモリ回路６７０ａ〜６
７０ｇの排他オアゲート６７５の出力信号がすべ
て“０”になると、ノアゲート６７９の出力信号
は“１”となる。従つて、このノアゲート６７９
の出力信号“１”は、最高音検出回路６ｂから供
給される最高音キーコードMKCがタイミング信
号OTの次の周期（すなわち第９図の時点TB）に
於いても同一内容のものであることを示すものと
なる。また、オアゲート６７７の出力信号が
“１”になると、アンドゲート６８４の出力信号
が“１”となつて取込み信号が出力される。この
取込み信号が出力されると、前述した場合と同様
に各メモリ回路６７０ａ〜６７０ｇは、入力され
る最高音キーコードMKCの各ビツト信号N1〜
N4，B1〜B3を取込んで記憶保持する。 一方、ノアゲート６７９の出力信号が“１”に
なると、タイミング信号OTによつてシフトレジ
スタ６８０の第１ステージを構成するレジスタ６
８０ａのアンドゲート６８６がこの信号“１”を
取込んでオアゲート６８７を介して遅延フリツプ
フロツプ６８８に供給する。この遅延フリツプフ
ロツプ６８８は、タイミング信号φAによつてア
ンドゲート６８６の出力信号を取込み、クロツク
信号φBによつて第９図ｃに示すように“１”の
出力信号S1を送出する。この場合、タイミング信
号OTの終了後においては、次のタイミング信号
OTが発生する（第９図の時点TC）までノアゲ
ート６８９から出力される信号“１”によつてレ
ジスタ６８０ａのアンドゲート６９０が動作して
遅延フリツプフロツプ６８８の出力信号S1が記憶
保持される。シフトレジスタ６８０の第２ステー
ジを構成するレジスタ６８０ｂは、第１ステージ
のレジスタ６８０ａの出力信号S1を次のタイミン
グ信号OTのタイミング（第９図の時点TC）で
取込んで保持するためにその出力信号S2は第１ス
テージ出力S1の発生時（第９図ｃ）からタイミン
グ信号OTの１周期に相当する時間τだけ遅れて
第９図ｄに示すように発生する。また、シフトレ
ジスタ６８０の第３ステージを構成するレジスタ
６８０ｃは、更に次のタイミング信号OTのタイ
ミング（第９図の時点TD）で第２ステージの出
力信号S2を取込んで保持するために、その出力信
号S3は第２ステージ出力S2の発生時（第９図ｄ）
からタイミング信号OTの１周期に相当する時間
τだけ遅れて第９図ｅに示すように発生する。そ
して、第１ステージを構成するレジスタ６８０ａ
の出力信号S1は、トランジスタ６８２のゲートに
供給されてトランジスタ６８２をオンさせ、これ
に伴なつて第９図ｆに示すように最高音キーオン
信号MKONが信号“１”となる。このキーオン
信号MKONは第１図に示す第２楽音信号発生部
７のEG７ｅ，EG７ｆに供給されてエンベロープ
制御波形EW1，EW2の発生動作を開始させ、こ
れによつて最高音キーコードMKCに対応する楽
音信号を発生させる。 なお、この実施例において、キーオン検出回路
６ｄが、最高音検出回路６ｂからタイミング信号
OTの発生毎にキーコードメモリ６ｃに供給され
る最高音キーコードMKCがタイミング信号OTの
１周期以上にわたつて同一内容であることを検出
して最高音キーオン信号MKON（“１”）を出力
するようにしたのは、キーコードメモリ６ｃに入
力された信号が雑音信号等の不要信号ではなく正
規の最高音キーコードMKCであることを確認す
るためである。これにより誤つて最高音キーオン
信号MKONが発生されるのを防止できる。 次に、全ての鍵が離鍵され、第９図に示す時点
TE以後におけるタイミング信号OTのタイミン
グで最高音検出回路６ｂから最高音キーコード
MKCが全く出力されなくなつた場合を説明す
る。第９図の時点TEにおいてキーコードメモリ
６ｃには最高音キーコードMKCが入力されない
のでオアゲート６７７の出力信号は“０”となつ
たままである。したがつて、各メモリ回路６７０
ａ〜６７０ｇの記憶はそのまま保持される。これ
によりキーコードメモリ６ｃから出力される記憶
最高音キーコードMKCは鍵がすべて離鍵されて
も何ら変更されずに元のままであり、キーコー
ド・音高電圧変換回路７ａから出力される音高電
圧KVもそのままである。 一方、時点TEにおいて上述したようにオアゲ
ート６７７の出力信号が“０”となつているた
め、インバータ６７８の出力信号は“１”であ
り、ノアゲート６７９の出力信号は“０”であ
る。このため、タイミング信号OTが発生しても
シフトレジスタ６８０の第１ステージのレジスタ
６８０ａには信号“１”は入力されず、またレジ
スタ６８０ａはタイミング信号OTの発生時にそ
の記憶がクリアされる（保持用アンドゲート６９
０が不動作となる）ので、レジスタ６８０ａの出
力信号S1は第９図ｃに示すようにこの時点TE直
後に“０”となる。これによりトランジスタ６８
２はオフしてキーオン信号MKONが信号“０”
となつて第２楽音信号発生部７における楽音信号
の発生はデイケイ動作に移行する。 次に第１０図に示すように、時点TFにおいて
最高音検出回路６ｂからタイミング信号OTのタ
イミングで出力される最高音キーコードMKCが
他の音高を表わす内容に変化すると、前述したと
同様にキーコードメモリ６ｃに記憶保持されてい
る先回の最高音キーコードMKCと新たな最高音
キーコードMKCとが比較される。この場合、両
者は不一致であるのでノアゲート６７９から信号
“０”が出力される。このノアゲート６７９の出
力信号“０”は、シフトレジスタ６８０に取込ま
れて第１ステージの出力信号S1は第１０図ｃに示
すように時点TF直後に“０”となる。この結
果、トランジスタ６８２の出力側から送出される
キーオン信号MKONは信号“０”となり、これ
に伴なつて第２楽音信号発生部７のEG７ｅ，EG
７ｆがデイケイのためのエンベロープ制御波形
EW1，EW2を送出して発生楽音信号の振幅を
徐々に小さくする。この場合、新たな最高音キー
コードMKCの到来時においてはシフトレジスタ
６８０の第３ステージの出力信号S3が第１０図ｅ
に示すように“１”であるために、インバータ６
８３の出力信号は“０”となつてアンドゲート６
８４から取込み信号が送出されるのを阻止してい
るために、キーコードメモリ６ｃには先の最高音
キーコードMKCが保持し続けられている。 一方、シフトレジスタ６８０の第１ステージの
出力信号S1（“０”第１０図ｃ）は次のタイミン
グ信号OTのタイミング（時点TG）で第２ステ
ージのレジスタ６８０ｂにシフトされてその出力
信号S2は第１０図ｄに示すように時点TG直後に
“０”になる。また、第２ステージのレジスタ６
８０ｂの出力信号S2は、更に次のタイミング信号
OTのタイミング（時点TH）において、第３ス
テージのレジスタ６８０ｃにシフトされてその出
力信号S3は第１０図ｅに示すように時点TH直後
に“０”となる。このようにして、最高音検出回
路６ｂから出力される最高音キーコードMKCが
変更されると、タイミング信号OTの３周期目に
シフトレジスタ６８０の出力信号S3が第１０図ｅ
に示すように“０”となる。この結果、インバー
タ６８３の出力信号が“１”となつて次のタイミ
ング信号OTのタイミング（時点TI）でアンドゲ
ート６８４から取込み信号を送出させる。従つ
て、キーコードメモリ６ｃには最高音発音キーコ
ードMKCの変更時からタイミング信号OTの４周
期目（時点TI）において始めて変更された新た
な最高音キーコードMKCが記憶保持され、これ
に対応してキーコード・音高電圧変換回路７ａか
ら出力される音高電圧KVも第１０図ｂに示すよ
うに時点TI直後で変化する。また新たな最高音
キーコードMKCがキーコードメモリ６ｃに記憶
保持されると、次のタイミング信号OTのタイミ
ング（時点TJ）において最高音検出回路６ｂか
ら記憶されている新たな最高音キーコードMKC
と同一内容の最高音キーコードMKCが出力され
ると、この時点においてノアゲート６７９の出力
信号が“１”となり、この信号“１”が時点TJ
のタイミング信号OTの発生に同期してシフトレ
ジスタ６８０に取込まれ、その第１ステージの出
力信号S1は第１０図ｃに示すように時点TJの直
後に“１”となる。これによりトランジスタ６８
２からキーオン信号MKON（“０”）が出力され
る。従つて最高音検出回路６ｂから出力される最
高音キーコードMKCが変更された場合には、キ
ーオン信号MKONが瞬時に信号“０”となり、
タイミング信号OTの５周期目からキーオン信号
MKONが再び信号“１”となり、変更された新
たな最高音キーコードMKCに対応した音高の楽
音信号が第２楽音信号発生部７から発生されるこ
とになる。なお、最高音検出回路６ｂから出力さ
れる最高音キーコードMKCが変更された場合に
キーオン信号MKON（“１”）の発生をタイミン
グ信号OTの４周期（時点TFからTJ）にわたつ
て阻止する理由は、第２楽音信号発生部７におい
て、変更後の最高音キーコードMKCに対応した
楽音信号の発生に際して、始め（アタツク部分）
からエンベロープを付与するためにEG７ｅ，EG
７ｆをリセツトする必要があり、このEG７ｅ，
EG７ｆのリセツト期間としてタイミング信号OT
の４周期間が必要となるためである。 なお、上述した実施例においては、最高音キー
コードMKCに対応する楽音の発音を禁止するた
めに、最高音検出回路６ｂ（第６図）内にゲート
回路６３２を設け最高音キーコードMKCが最高
音検出回路６ｂから出力されないようにしたが、
これ以外の方法、例えば発音制御回路６４０にお
ける発音制御信号（SE）によりキーコードメ
モリ６ｃ、キーオン信検出回路６ｄ、あるいは第
２楽音信号発生部７の動作を制御して発音を禁止
するようにしてもよい。 また、上述した実施例においては、押下鍵の最
高音を発音する第２楽音信号発生部７を特別に設
けた場合について説明したが、最高音発音用とし
てソロ演奏用のソロ楽音発生系を利用するように
しても良い。この場合には、ソロ鍵盤の押下鍵検
出回路から出力されるソロ鍵盤の押下鍵を表わす
キーコードとそのキーオン信号および前述の最高
音検出部６から出力されるキーコードとキーオン
信号のいずれかを選択してソロ楽音発生部に供給
する選択手段を設ければ良い。 また、この発明による電子楽器は複数段の鍵盤
を有するものに限定されるものではなく、１段鍵
盤にも適用されるものであり、また発音の移行量
を制限する発音禁止条件は300セント（３鍵分）
に関係なく、任意に設定できるものである。ま
た、最高音検出回路６ｂの代りに最低音検出回路
を用いて押下鍵の内の最低音を検出するととも
に、この最低音に対応する楽音の発音制御を行な
うようにしてもよい。この場合には、第６図の構
成において、比較器６２２，６５０の比較出力の
条件を「Ａ＜Ｂ」に変更するとともに、加算器６
４８を減算器に変更する等の処理を適宜行なえば
よい。 Ｄ この発明による効果 以上説明したようにこの発明による電子楽器
は、押下鍵の内の最高音（または最低音）に相当
する特定鍵を検出して発音させるについて、旧特
定鍵に対応する楽音の発生が禁止されていないと
きは、旧特定鍵の音高を基準にしてこの音高に対
し新特定鍵の音高が所定音程以上離れている場合
に新特定鍵に対応する楽音の発生を禁止するよう
に構成し、旧特定鍵に対応する楽音の発生が禁止
されていたときは、新特定鍵の音高が旧特定鍵の
音高よりも低音側（または高音側）である場合に
新特定鍵に対応する楽音の発生を禁止するように
構成したものであるために、発生楽音の音高が大
きく移行して、例えばメロデイ音の発音の間に伴
奏音の発音が入るような、または伴奏音の発音の
間にメロデイ音の発音が入るような不自然な演奏
状態となるのを防止することができる。また、旧
特定鍵の発音が禁止されている場合、この旧特定
鍵より音高の低い新特定鍵の発音を防ぐことがで
きる等優れた効果がある。
とキーオン検出回路６ｄの具体例を示す回路図で
ある。キーコードメモリ６ｃは最高音検出回路６
ｂ（第６図）から出力される最高音キーコード
MKCのノートコードN1〜N4およびブロツクコー
ドB1〜B3をそれぞれ入力して記憶するメモリ回
路６７０ａ〜６７０ｇを有する。そして、この各
メモリ回路６７０ａ〜６７０ｇ（回路６７０ａ，
６７０ｇのみについてその詳細を図示する。）は
入力信号を取込むアンドゲート６７１と、アンド
ゲート６７１を介して入力された信号をオアゲー
ト６７２を介してクロツク信号φA（第４図ａ）
で取込み、クロツク信号φB（第４図ｂ）で出力
する遅延フリツプフロツプ６７３と、遅延フリツ
プフロツプ６７３の出力をオアゲート６７２を介
して遅延フリツプフロツプ６７３の入力側に帰還
するアンドゲート６７４とからなる１ステージの
循環型レジスタによつて構成されている。また、
各メモリ回路６７０ａ〜６７０ｇには入力信号と
遅延フリツプフロツプ６７３の出力信号とを比較
して両者の不一致を検出する排他オアゲート６７
５が設けられている。以上がキーコードメモリ６
ｃの構成である。 次に、キーオン検出回路６ｄは、キーコードメ
モリ６ｃに入力される最高音キーコードMKCの
各ビツト信号N1〜N4およびB1〜B3を入力し、い
ずれかのビツトに信号“１”が存在している場合
を最高音キーコードMKCの到来として信号
“１”を出力するオアゲート６７７と、各メモリ
回路６７０ａ〜６７０ｇの各排他オアゲート６７
５の出力とオアゲート６７７の出力を反転するイ
ンバータ６７８の出力とを入力とするノアゲート
６７９と、タイミング信号OTの発生毎にノアゲ
ート６７９の出力を取込み、タイミング信号OT
の発生毎に順次シフトする３ステージのシフトレ
ジスタ６８０と電源ＶDDとアース間に抵抗６８１
を介して接続され、かつシフトレジスタ６８０の
第１ステージ出力S1をゲート入力として最高音キ
ーオン信号MKONを出力するトランジスタ６８
２と、シフトレジスタ６８０の第３ステージの出
力信号S3をインバータ６８３で反転した信号とオ
アゲート６７７の出力信号とを入力とし、その出
力信号“１”を各メモリ回路６７０ａ〜６７０ｇ
のアンドゲート６７１に取込み信号として供給す
るアンドゲート６８４と、アンドゲート６８４の
出力信号とイニシアルクリア信号ICを入力と
し、その出力信号“１”を各メモリ回路６７０ａ
〜６７０ｇのアンドゲート６７４に保持用の信号
として出力するノアゲート６８５とによつて構成
されている。また、前記シフトレジスタ６８０は
レジスタ６８０ａ〜６８０ｃが直列に接続されて
構成されており、各レジスタ６８０ａ〜６８０ｃ
はタイミング信号OTによつて信号を取込むアン
ドゲート６８６と、アンドゲート６８６によつて
取込まれた信号をオアゲート６８７を介してクロ
ツク信号φA（第４図ａ）で取込み、クロツク信
号φB（第４図ｂ）で出力する遅延フリツプフロ
ツプ６８８と、タイミング信号OTとイニシアル
クリア信号ICとを入力とするノアゲート６８９
の出力信号“１”によつて遅延フリツプフロツプ
６８８の出力をオアゲート６８７を介して遅延フ
リツプフロツプ６８８の入力側に帰還するアンド
ゲート６９０とから構成されている。 このように構成されたキーコードメモリ６ｃお
よびキーオン検出回路６ｄにおいて、最高音検出
回路６ｂから最高音キーコードMKCが出力され
ない状態においては、最高音キーコードMKCの
到来を検出するオアゲート６７７の出力が信号
“０”となり、これに伴なつてインバータ６７８
の出力が信号“１”となる。この結果、ノアゲー
ト６７９の出力が信号“０”となるために、シフ
トレジスタ６８０はこの信号“０”をタイミング
信号OTの発生毎に順次シフトしていることにな
り、これに伴なつてシフトレジスタ６８０の第３
ステージの出力信号S3を反転するインバータ６８
３は信号“１”を出力し続けている。この状態に
おいて、例えば第９図に示す時点TAにおいて最
高音検出回路６ｂから前述したようにタイミング
信号OTのタイミングで最高音キーコードMKCが
出力されると、キーオン検出回路６ｄのオアゲー
ト６７７から信号“１”が出力される。一方、キ
ーコードメモリ６ｃの各メモリ回路６７０ａ〜６
７０ｇの排他オアゲート６７５は、入力された最
高音キーコードMKCと遅延フリツプフロツプ６
７３から出力される信号とを比較し、これによつ
て同一内容の最高音キーコードMKCが所定時間
以上連続して供給されているかを検出する。 この場合においては、最高音キーコードMKC
の最初の到来であるために、各メモリ回路６７０
ａ〜６７０ｇの排他オアゲート６７５のいずれか
はその出力が信号“１”となる。この結果、ノア
ゲート６７９の出力は信号“０”状態を続けてい
る。 一方、オアゲート６７７から信号“１”が出力
されると、インバータ６８３の出力が前述したよ
うに信号“１”となつているために、アンドゲー
ト６８４はオアゲート６７７の出力が信号“１”
になるのと同時に取込み信号としての信号“１”
をキーコードメモリ６ｃの各メモリ回路６７０ａ
〜６７０ｇを構成するアンドゲート６７１に供給
する。各アンドゲート６７１は取込み信号の供給
に伴なつて、最高音検出回路６ｂから出力される
最高音キーコードMKCの各ビツト信号N1〜N4お
よびB1〜B3をそれぞれ取込み、オアゲート６７
２を介して遅延フリツプフロツプ６７３に供給す
る。この場合、アンドゲート６８４が信号“１”
の取込み信号を出力している期間においては、ノ
アゲート６８５の出力信号が信号“０”となり、
これに伴なつて各メモリ回路６７０ａ〜６７０ｇ
のアンドゲート６７４は不動作となつて遅延フリ
ツプフロツプ６７３の出力がその入力側に帰還す
るのを阻止しているため、入力最高音キーコード
MKCの各ビツト信号N1〜N4，B1〜B3がそれぞれ
メモリ回路６７０ａ〜６７０ｇの遅延フリツプフ
ロツプ６７３に確実に取込まれることになる。そ
して、タイミング信号OTの期間においてのみ最
高音検出回路６ｂから出力される最高音キーコー
ドMKCがタイミング信号OTの期間以後において
消滅すると、オアゲート６７７の出力信号が
“０”となり、これに伴なつてアンドゲート６８
４から出力されていた取込み信号が“０”とな
る。アンドゲート６８４の出力信号が“０”にな
ると、ノアゲート６８５から出力される保持信号
が“１”となる。これによつて上述したタイミン
グ信号OTの発生時にアンドゲート６７１を介し
て遅延フリツプフロツプ６７３に取込まれた入力
信号（最高音キーコードMKC）がそのまま記憶
保持される。この場合、各メモリ回路６７０ａ〜
６７０ｇに記憶保持された最高音キーコード
MKCは、第９図ｂに示すように後述する第２楽
音信号発生部７のキーコード・音高電圧変換回路
７ａ（第１図）において対応する値の音高電圧
KVに変換される。しかし、この時点において
は、後述するようにキーオン検出回路６ｄからは
キーオン信号MKONは出力されていないために
発音は何ら行なわれない。 次に、第９図の時点TBにおいてタイミング信
号OTが発生すると、これに伴なつて最高音検出
回路６ｂから最高音キーコードMKCが再び出力
される。すると、オアゲート６７７が信号“１”
を出力する。これにより、インバータ６７８の出
力信号は“０”となる。また各メモリ回路６７０
ａ〜６７０ｇの排他オアゲート６７５は、新たに
供給された最高音キーコードMKCと記憶保持さ
れている遅延フリツプフロツプ６７３から出力さ
れている先回の最高音キーコードMKCとを各ビ
ツト毎に比較し、両者が一致している場合には信
号“０”を出力する。各メモリ回路６７０ａ〜６
７０ｇの排他オアゲート６７５の出力信号がすべ
て“０”になると、ノアゲート６７９の出力信号
は“１”となる。従つて、このノアゲート６７９
の出力信号“１”は、最高音検出回路６ｂから供
給される最高音キーコードMKCがタイミング信
号OTの次の周期（すなわち第９図の時点TB）に
於いても同一内容のものであることを示すものと
なる。また、オアゲート６７７の出力信号が
“１”になると、アンドゲート６８４の出力信号
が“１”となつて取込み信号が出力される。この
取込み信号が出力されると、前述した場合と同様
に各メモリ回路６７０ａ〜６７０ｇは、入力され
る最高音キーコードMKCの各ビツト信号N1〜
N4，B1〜B3を取込んで記憶保持する。 一方、ノアゲート６７９の出力信号が“１”に
なると、タイミング信号OTによつてシフトレジ
スタ６８０の第１ステージを構成するレジスタ６
８０ａのアンドゲート６８６がこの信号“１”を
取込んでオアゲート６８７を介して遅延フリツプ
フロツプ６８８に供給する。この遅延フリツプフ
ロツプ６８８は、タイミング信号φAによつてア
ンドゲート６８６の出力信号を取込み、クロツク
信号φBによつて第９図ｃに示すように“１”の
出力信号S1を送出する。この場合、タイミング信
号OTの終了後においては、次のタイミング信号
OTが発生する（第９図の時点TC）までノアゲ
ート６８９から出力される信号“１”によつてレ
ジスタ６８０ａのアンドゲート６９０が動作して
遅延フリツプフロツプ６８８の出力信号S1が記憶
保持される。シフトレジスタ６８０の第２ステー
ジを構成するレジスタ６８０ｂは、第１ステージ
のレジスタ６８０ａの出力信号S1を次のタイミン
グ信号OTのタイミング（第９図の時点TC）で
取込んで保持するためにその出力信号S2は第１ス
テージ出力S1の発生時（第９図ｃ）からタイミン
グ信号OTの１周期に相当する時間τだけ遅れて
第９図ｄに示すように発生する。また、シフトレ
ジスタ６８０の第３ステージを構成するレジスタ
６８０ｃは、更に次のタイミング信号OTのタイ
ミング（第９図の時点TD）で第２ステージの出
力信号S2を取込んで保持するために、その出力信
号S3は第２ステージ出力S2の発生時（第９図ｄ）
からタイミング信号OTの１周期に相当する時間
τだけ遅れて第９図ｅに示すように発生する。そ
して、第１ステージを構成するレジスタ６８０ａ
の出力信号S1は、トランジスタ６８２のゲートに
供給されてトランジスタ６８２をオンさせ、これ
に伴なつて第９図ｆに示すように最高音キーオン
信号MKONが信号“１”となる。このキーオン
信号MKONは第１図に示す第２楽音信号発生部
７のEG７ｅ，EG７ｆに供給されてエンベロープ
制御波形EW1，EW2の発生動作を開始させ、こ
れによつて最高音キーコードMKCに対応する楽
音信号を発生させる。 なお、この実施例において、キーオン検出回路
６ｄが、最高音検出回路６ｂからタイミング信号
OTの発生毎にキーコードメモリ６ｃに供給され
る最高音キーコードMKCがタイミング信号OTの
１周期以上にわたつて同一内容であることを検出
して最高音キーオン信号MKON（“１”）を出力
するようにしたのは、キーコードメモリ６ｃに入
力された信号が雑音信号等の不要信号ではなく正
規の最高音キーコードMKCであることを確認す
るためである。これにより誤つて最高音キーオン
信号MKONが発生されるのを防止できる。 次に、全ての鍵が離鍵され、第９図に示す時点
TE以後におけるタイミング信号OTのタイミン
グで最高音検出回路６ｂから最高音キーコード
MKCが全く出力されなくなつた場合を説明す
る。第９図の時点TEにおいてキーコードメモリ
６ｃには最高音キーコードMKCが入力されない
のでオアゲート６７７の出力信号は“０”となつ
たままである。したがつて、各メモリ回路６７０
ａ〜６７０ｇの記憶はそのまま保持される。これ
によりキーコードメモリ６ｃから出力される記憶
最高音キーコードMKCは鍵がすべて離鍵されて
も何ら変更されずに元のままであり、キーコー
ド・音高電圧変換回路７ａから出力される音高電
圧KVもそのままである。 一方、時点TEにおいて上述したようにオアゲ
ート６７７の出力信号が“０”となつているた
め、インバータ６７８の出力信号は“１”であ
り、ノアゲート６７９の出力信号は“０”であ
る。このため、タイミング信号OTが発生しても
シフトレジスタ６８０の第１ステージのレジスタ
６８０ａには信号“１”は入力されず、またレジ
スタ６８０ａはタイミング信号OTの発生時にそ
の記憶がクリアされる（保持用アンドゲート６９
０が不動作となる）ので、レジスタ６８０ａの出
力信号S1は第９図ｃに示すようにこの時点TE直
後に“０”となる。これによりトランジスタ６８
２はオフしてキーオン信号MKONが信号“０”
となつて第２楽音信号発生部７における楽音信号
の発生はデイケイ動作に移行する。 次に第１０図に示すように、時点TFにおいて
最高音検出回路６ｂからタイミング信号OTのタ
イミングで出力される最高音キーコードMKCが
他の音高を表わす内容に変化すると、前述したと
同様にキーコードメモリ６ｃに記憶保持されてい
る先回の最高音キーコードMKCと新たな最高音
キーコードMKCとが比較される。この場合、両
者は不一致であるのでノアゲート６７９から信号
“０”が出力される。このノアゲート６７９の出
力信号“０”は、シフトレジスタ６８０に取込ま
れて第１ステージの出力信号S1は第１０図ｃに示
すように時点TF直後に“０”となる。この結
果、トランジスタ６８２の出力側から送出される
キーオン信号MKONは信号“０”となり、これ
に伴なつて第２楽音信号発生部７のEG７ｅ，EG
７ｆがデイケイのためのエンベロープ制御波形
EW1，EW2を送出して発生楽音信号の振幅を
徐々に小さくする。この場合、新たな最高音キー
コードMKCの到来時においてはシフトレジスタ
６８０の第３ステージの出力信号S3が第１０図ｅ
に示すように“１”であるために、インバータ６
８３の出力信号は“０”となつてアンドゲート６
８４から取込み信号が送出されるのを阻止してい
るために、キーコードメモリ６ｃには先の最高音
キーコードMKCが保持し続けられている。 一方、シフトレジスタ６８０の第１ステージの
出力信号S1（“０”第１０図ｃ）は次のタイミン
グ信号OTのタイミング（時点TG）で第２ステ
ージのレジスタ６８０ｂにシフトされてその出力
信号S2は第１０図ｄに示すように時点TG直後に
“０”になる。また、第２ステージのレジスタ６
８０ｂの出力信号S2は、更に次のタイミング信号
OTのタイミング（時点TH）において、第３ス
テージのレジスタ６８０ｃにシフトされてその出
力信号S3は第１０図ｅに示すように時点TH直後
に“０”となる。このようにして、最高音検出回
路６ｂから出力される最高音キーコードMKCが
変更されると、タイミング信号OTの３周期目に
シフトレジスタ６８０の出力信号S3が第１０図ｅ
に示すように“０”となる。この結果、インバー
タ６８３の出力信号が“１”となつて次のタイミ
ング信号OTのタイミング（時点TI）でアンドゲ
ート６８４から取込み信号を送出させる。従つ
て、キーコードメモリ６ｃには最高音発音キーコ
ードMKCの変更時からタイミング信号OTの４周
期目（時点TI）において始めて変更された新た
な最高音キーコードMKCが記憶保持され、これ
に対応してキーコード・音高電圧変換回路７ａか
ら出力される音高電圧KVも第１０図ｂに示すよ
うに時点TI直後で変化する。また新たな最高音
キーコードMKCがキーコードメモリ６ｃに記憶
保持されると、次のタイミング信号OTのタイミ
ング（時点TJ）において最高音検出回路６ｂか
ら記憶されている新たな最高音キーコードMKC
と同一内容の最高音キーコードMKCが出力され
ると、この時点においてノアゲート６７９の出力
信号が“１”となり、この信号“１”が時点TJ
のタイミング信号OTの発生に同期してシフトレ
ジスタ６８０に取込まれ、その第１ステージの出
力信号S1は第１０図ｃに示すように時点TJの直
後に“１”となる。これによりトランジスタ６８
２からキーオン信号MKON（“０”）が出力され
る。従つて最高音検出回路６ｂから出力される最
高音キーコードMKCが変更された場合には、キ
ーオン信号MKONが瞬時に信号“０”となり、
タイミング信号OTの５周期目からキーオン信号
MKONが再び信号“１”となり、変更された新
たな最高音キーコードMKCに対応した音高の楽
音信号が第２楽音信号発生部７から発生されるこ
とになる。なお、最高音検出回路６ｂから出力さ
れる最高音キーコードMKCが変更された場合に
キーオン信号MKON（“１”）の発生をタイミン
グ信号OTの４周期（時点TFからTJ）にわたつ
て阻止する理由は、第２楽音信号発生部７におい
て、変更後の最高音キーコードMKCに対応した
楽音信号の発生に際して、始め（アタツク部分）
からエンベロープを付与するためにEG７ｅ，EG
７ｆをリセツトする必要があり、このEG７ｅ，
EG７ｆのリセツト期間としてタイミング信号OT
の４周期間が必要となるためである。 なお、上述した実施例においては、最高音キー
コードMKCに対応する楽音の発音を禁止するた
めに、最高音検出回路６ｂ（第６図）内にゲート
回路６３２を設け最高音キーコードMKCが最高
音検出回路６ｂから出力されないようにしたが、
これ以外の方法、例えば発音制御回路６４０にお
ける発音制御信号（SE）によりキーコードメ
モリ６ｃ、キーオン信検出回路６ｄ、あるいは第
２楽音信号発生部７の動作を制御して発音を禁止
するようにしてもよい。 また、上述した実施例においては、押下鍵の最
高音を発音する第２楽音信号発生部７を特別に設
けた場合について説明したが、最高音発音用とし
てソロ演奏用のソロ楽音発生系を利用するように
しても良い。この場合には、ソロ鍵盤の押下鍵検
出回路から出力されるソロ鍵盤の押下鍵を表わす
キーコードとそのキーオン信号および前述の最高
音検出部６から出力されるキーコードとキーオン
信号のいずれかを選択してソロ楽音発生部に供給
する選択手段を設ければ良い。 また、この発明による電子楽器は複数段の鍵盤
を有するものに限定されるものではなく、１段鍵
盤にも適用されるものであり、また発音の移行量
を制限する発音禁止条件は300セント（３鍵分）
に関係なく、任意に設定できるものである。ま
た、最高音検出回路６ｂの代りに最低音検出回路
を用いて押下鍵の内の最低音を検出するととも
に、この最低音に対応する楽音の発音制御を行な
うようにしてもよい。この場合には、第６図の構
成において、比較器６２２，６５０の比較出力の
条件を「Ａ＜Ｂ」に変更するとともに、加算器６
４８を減算器に変更する等の処理を適宜行なえば
よい。 Ｄ この発明による効果 以上説明したようにこの発明による電子楽器
は、押下鍵の内の最高音（または最低音）に相当
する特定鍵を検出して発音させるについて、旧特
定鍵に対応する楽音の発生が禁止されていないと
きは、旧特定鍵の音高を基準にしてこの音高に対
し新特定鍵の音高が所定音程以上離れている場合
に新特定鍵に対応する楽音の発生を禁止するよう
に構成し、旧特定鍵に対応する楽音の発生が禁止
されていたときは、新特定鍵の音高が旧特定鍵の
音高よりも低音側（または高音側）である場合に
新特定鍵に対応する楽音の発生を禁止するように
構成したものであるために、発生楽音の音高が大
きく移行して、例えばメロデイ音の発音の間に伴
奏音の発音が入るような、または伴奏音の発音の
間にメロデイ音の発音が入るような不自然な演奏
状態となるのを防止することができる。また、旧
特定鍵の発音が禁止されている場合、この旧特定
鍵より音高の低い新特定鍵の発音を防ぐことがで
きる等優れた効果がある。
第１図はこの発明による電子楽器の一実施例を
示す全体構成図、第２図は第１図に示したタイミ
ング信号発生部の一例を示す詳細回路図、第３図
および第４図は第２図に示したタイミング信号発
生部の各部動作波形図、第５図は第１図に示した
データ復調回路の一例を示す詳細回路図、第６図
は第１図に示した最高音検出回路の一例を示す詳
細回路図、第７図は第６図のメモリの構成例を示
す回路図、第８図は第１図に示したキーコードメ
モリとキーオン検出回路の一例を示す詳細回路
図、第９図および第１０図は第８図に示したキー
コードメモリおよびキーオン検出回路の各部動作
波形図である。 １ａ……上鍵盤、１ｂ……下鍵盤、１ｃ……ペ
タル鍵盤、２ａ〜２ｃ……UK，LK，PK押鍵検
出回路、４……発音割当て部、４ａ……発音割当
て回路、４ｂ……データ多重回路、５……第１楽
音信号発生部、６……最高音検出部、６ａ……デ
ータ復調回路６ａ、６ｂ……最高音検出回路、６
ｃ……キーコードメモリ、６ｄ……キーオン検出
回路、７……第２楽音信号発生部。
示す全体構成図、第２図は第１図に示したタイミ
ング信号発生部の一例を示す詳細回路図、第３図
および第４図は第２図に示したタイミング信号発
生部の各部動作波形図、第５図は第１図に示した
データ復調回路の一例を示す詳細回路図、第６図
は第１図に示した最高音検出回路の一例を示す詳
細回路図、第７図は第６図のメモリの構成例を示
す回路図、第８図は第１図に示したキーコードメ
モリとキーオン検出回路の一例を示す詳細回路
図、第９図および第１０図は第８図に示したキー
コードメモリおよびキーオン検出回路の各部動作
波形図である。 １ａ……上鍵盤、１ｂ……下鍵盤、１ｃ……ペ
タル鍵盤、２ａ〜２ｃ……UK，LK，PK押鍵検
出回路、４……発音割当て部、４ａ……発音割当
て回路、４ｂ……データ多重回路、５……第１楽
音信号発生部、６……最高音検出部、６ａ……デ
ータ復調回路６ａ、６ｂ……最高音検出回路、６
ｃ……キーコードメモリ、６ｄ……キーオン検出
回路、７……第２楽音信号発生部。
Claims (1)
- 【特許請求の範囲】 １ ａ 各音高に対応して設けられた複数の鍵を
有する鍵盤部と、 ｂ 上記鍵盤部における押下鍵のうち最高音（ま
たは最低音）に相当する特定鍵を検出する検出
手段と、 ｃ 上記検出手段で検出された上記特定鍵に対応
する楽音を発生する楽音発生手段と、 ｄ 上記検出手段で検出された特定鍵が変化した
とき、その変化前の旧特定鍵と変化後の新特定
鍵の音高関係を判別する判別手段と、 ｅ 上記判別手段の判別結果に基づき上記楽音発
生手段における楽音の発生を禁止制御する禁止
制御手段と、 を備えた電子楽器であつて、 ｆ 上記判別手段は、上記禁止制御手段に基づ
き、 f1 該禁止制御手段が上記旧特定鍵に対応する
楽音の発生を禁止していないときは、上記旧
特定鍵の音高を基準にしてこの音高に対し上
記新特定鍵の音高が所定音程以上離れている
か否かを判別し、 f2 該禁止制御手段が上記旧特定鍵に対応する
楽音の発生を禁止していたときは、上記新特
定鍵の音高が上記旧特定鍵の音高よりも低音
側（または高音側）であるか否かを判別する ことを選択的に行なうものであり、 ｇ 上記禁止制御手段は、上記判別手段の判別結
果が上記所定音程以上離れていることを示すと
きおよび上記低音側（または高音側）であるこ
とを示すとき、上記楽音発生手段における上記
新特定鍵に対応する楽音の発生を禁止する ことを特徴とする電子楽器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7751579A JPS562000A (en) | 1979-06-21 | 1979-06-21 | Electronic musical instrument |
| US06/145,553 US4321850A (en) | 1979-05-05 | 1980-05-01 | Electronic musical instrument with highest priority key tone production |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7751579A JPS562000A (en) | 1979-06-21 | 1979-06-21 | Electronic musical instrument |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS562000A JPS562000A (en) | 1981-01-10 |
| JPS6226036B2 true JPS6226036B2 (ja) | 1987-06-05 |
Family
ID=13636094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7751579A Granted JPS562000A (en) | 1979-05-05 | 1979-06-21 | Electronic musical instrument |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS562000A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10377775B2 (en) | 2014-12-04 | 2019-08-13 | Shin-Etsu Chemical Co., Ltd. | Method for producing polyalkylene glycol derivative having amino group at end |
| US9708350B2 (en) | 2014-12-04 | 2017-07-18 | Shin-Etsu Chemical Co., Ltd. | Method for producing polyalkylene glycol derivative having amino group at end, polymerization initiator for use in the same, and alcohol compound as raw material for the polymerization initiator |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5454858A (en) * | 1977-10-04 | 1979-05-01 | Iseki Agricult Mach | Power transmitting apparatus of threshing machine |
-
1979
- 1979-06-21 JP JP7751579A patent/JPS562000A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5454858A (en) * | 1977-10-04 | 1979-05-01 | Iseki Agricult Mach | Power transmitting apparatus of threshing machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS562000A (en) | 1981-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4381689A (en) | Chord generating apparatus of an electronic musical instrument | |
| US4083283A (en) | Electronic musical instrument having legato effect | |
| US4186637A (en) | Tone generating system for electronic musical instrument | |
| US4232581A (en) | Automatic accompaniment apparatus | |
| JPS6226036B2 (ja) | ||
| JPS6242516B2 (ja) | ||
| US4103581A (en) | Constant speed portamento | |
| US4127048A (en) | Pedal tone generator having means for automatically producing tone patterns based on tonic note | |
| JPS5812595B2 (ja) | 電子楽器 | |
| US4321850A (en) | Electronic musical instrument with highest priority key tone production | |
| US4152966A (en) | Automatic chromatic glissando | |
| JPS6262358B2 (ja) | ||
| JPS6048760B2 (ja) | 電子楽器におけるノ−トクロック発生装置 | |
| GB2156136A (en) | Automatic rhythm generator for electronic musical instrument | |
| JPS6113239B2 (ja) | ||
| JPH0225513B2 (ja) | ||
| JPS631595B2 (ja) | ||
| JPS6220551B2 (ja) | ||
| US4312257A (en) | Automatic accompaniment apparatus | |
| JPH0579996B2 (ja) | ||
| JPS6231355B2 (ja) | ||
| JPS6248833B2 (ja) | ||
| US4386546A (en) | Phase locking system for an electronic organ | |
| JPS6255678B2 (ja) | ||
| JPS5821796A (ja) | 電子楽器 |