JPS6255678B2 - - Google Patents

Info

Publication number
JPS6255678B2
JPS6255678B2 JP55073636A JP7363680A JPS6255678B2 JP S6255678 B2 JPS6255678 B2 JP S6255678B2 JP 55073636 A JP55073636 A JP 55073636A JP 7363680 A JP7363680 A JP 7363680A JP S6255678 B2 JPS6255678 B2 JP S6255678B2
Authority
JP
Japan
Prior art keywords
key
circuit
signal
output
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55073636A
Other languages
English (en)
Other versions
JPS56106290A (en
Inventor
Hideo Suzuki
Makoto Kaneko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP7363680A priority Critical patent/JPS56106290A/ja
Priority to US06/228,905 priority patent/US4354413A/en
Publication of JPS56106290A publication Critical patent/JPS56106290A/ja
Publication of JPS6255678B2 publication Critical patent/JPS6255678B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】
この発明は電子楽器の自動伴奏装置に関し、特
に自動ベース演奏装置のように自動伴奏パターン
に従つて適宜の度数の音を発生するものに関す
る。 従来の自動ベース演奏装置において、自動ベー
スパターンデータによつて示された度数のベース
音情報を発生する方法として主に次の２つが考え
られていた。その１つは、伴奏和音の根音の音名
を示すデータにもとづいてリードオンリイメモリ
から各種度数（１度、３度、５度、７度等）に相
当する音名データ（音名を示すコード化信号）を
夫々読み出し、読み出された音名データの中から
ベースパターンデータが示す度数に対応する音名
データを選択する方法である。しかし、この方法
は、リードオンリイメモリを必要とするので回路
構成が蒿張るという欠点がある。もう１つは、伴
奏和音の根音を複数ビツトのコード化信号で表わ
すと共に、ベースパターンデータを所望の音程度
数に対応する増分値データで表わし、この増分値
データを根音コード化信号に加算（または減算）
することにより、該増分値データ分だけ根音から
隔つた音程をもつベース音のコード化信号を得る
方法である。この方法によれば、上述したような
リードオンリイメモリを必要としないが、複数ビ
ツトの加減算回路が必要であり、また、元々押鍵
データを複数ビツトのコード化信号に変換して処
理するタイプの電子楽器では応用が容易である
が、それ以外のタイプの電子楽器（例えば押鍵デ
ータを１ビツトの時分割多重化データとして処理
するタイプのもの）では応用が困難であつた。 この発明は上述の点に鑑みてなされたもので、
自動伴奏パターンによつて示された音程度数に相
当する音名データを求めることを従来よりも簡略
化された回路構成によつて実現すると共に、その
ような簡略化された回路構成を用いて音楽的によ
り一層高度な自動伴奏効果を実現することを目的
とする。 詳しくは、この発明の目的の１つは、根音が変
更された場合に、根音が変更されたことを印象づ
けるような自動伴奏効果を実現することである。
このために、この発明においては、各音名に割当
てられた時分割タイミングのうち、基準の度数に
相当する所望の音名のタイミングでパルスを出力
するパルス発生手段と、複数のステージを有し、
各ステージの間隔が音程に対応しており、前記パ
ルス発生手段から出力されたパルスを前記時分割
タイミングに同期して順次シフトするシフトレジ
スタと、発生すべき自動伴奏音に対応してその度
数を示すパターン信号を発生するものであり、こ
のパターン信号が示す度数は前記基準の度数に対
する音程差に対応するものであるパターン発生手
段と、前記パターン発生手段で発生されたパター
ン信号に応じて、前記シフトレジスタのステージ
のうち前記基準の度数に対する該パターン信号の
度数の音程差に対応するステージから出力パルス
を取り出すパルス取り出し手段と、根音が変更さ
れたことを検出し、この根音検出に応じて前記パ
ターン信号の内容に関わりなく前記シフトレジス
タの１度（根音）に対応するステージから出力パ
ルスを取り出すよう前記パルス取り出し手段を制
御する根音変更検出手段と、前記パルス取り出し
手段で取り出されたパルスに基づきそのパルス発
生タイミングに対応する音名の楽音信号を前記自
動伴奏音の楽音信号として発生する楽音発生手段
とを具えたことを特徴とするものである。この発
明によれば、基準の度数（例えば１度すなわち根
音）に相当する音名データにもとづいてパターン
信号が示す度数の音名データを求めるための回路
は、シフトレジスタとこのシフトレジスタの適宜
のステージから出力パルスを取り出すパルス取り
出し手段（取り出しのための回路は簡略なゲート
手段でよい）であるので、従来のものに比べて回
路構成が簡略化される。また、根音が変更された
場合は、パターン信号の内容に関わりなく前記シ
フトレジスタの１度（根音）に対応するステージ
から出力パルスを取り出すよう、前記パルス取り
出し手段が根音変更検出手段により制御される。
これにより、根音が変更された場合は、変更直後
の自動伴奏音発音タイミングで強制的に根音が発
音されることになり、根音が変更されたこと（和
音が変わつたこと）を印象づけることができる。 上記シフトレジスタに入力されるパルスは基準
の度数に相当する音名のタイミングで発生するも
のなので、このパルスのシフトにともなつて該シ
フトレジスタの各ステージから出力されるパルス
の音名タイミングは基準の度数に相当する音名か
ら半音づつ順次音程がずれた音名に対応する。す
なわち、このシフトレジスタの各ステージの位置
が音程度数に対応している。従つて、キーデータ
形成手段において、パターン信号が示す度数に対
応するステージから出力パルスを取り出すことに
より、該パターン信号によつて指示された度数に
相当する音名データ（該音名に割当てられている
タイミングで発生するパルス）を得ることができ
る。 この発明の好適な実施例では、前記パルス発生
手段は、和音指定手段と、指定された和音の根音
の音名に対応するタイミングパルスを出力する手
段である。すなわち、基準の度数を１度（根音）
と定めている。しかし、１度に限らず、適宜の度
数に定めることが可能である。 この発明の他の目的は、前記パターン信号によ
つて指示された度数に相当する音名データに対し
てオクターブデータを適切に付加することにより
高度な自動伴奏効果（例えばウオーキング・ベー
ス）を実現することである。このために、上述と
同様のパルス発生手段、シフトレジスタ、パター
ン発生手段及びパルス取り出し手段に加えて、前
記パルス取り出し手段で取り出されたパルスの発
生タイミングと前記シフトレジスタの１度（根
音）に対応するステージから出力されるパルスの
発生タイミングとの先後関係に応じてオクターブ
データを形成するオクターブデータ形成手段を更
に具え、楽音発生手段では、前記パルス取り出し
手段で取り出されたパルスの発生タイミングに対
応する音名の楽音信号を前記オクターブデータ形
成手段で形成されたオクターブデータに対応する
オクターブ音域で発生するようにすると共に、更
に、前記オクターブデータ形成手段では、前記パ
ルス取り出し手段で取り出されたパルスの発生タ
イミングに対応する音名が前記根音に対応するパ
ルスの発生タイミングに対応する音名より低いと
き、根音のオクターブ音域よりも高いオクターブ
音域を示すオクターブデータを形成するようにし
たことを特徴とする。各音名の時分割タイミング
が高音順に並んでいるものとすると、パルス発生
タイミングの先後関係から音の高低を判断するこ
とができる。そこで、前記オクターブデータ形成
手段は、前記論理回路で取り出されたパルスの発
生タイミングが根音に対応するパルスの発生タイ
ミングよりも先であるかあるいは後であるかに応
じてオクターブデータを形成するようにし、パタ
ーン信号の指示にもとづいて発音しようとする音
が根音よりも低い場合は根音のオクターブよりも
高いオクターブ音域で該音を発音させるようにし
ている。これにより、この発明を自動ベース演奏
に適用した場合は、根音以外のベース音はすべて
根音よりも高音側で発生されることになり（但し
根音を８度音とした場合はこの限りでない）、「ウ
オーキング・ベース」が可能となる。 以下で説明する実施例において、こ発明の要旨
に深く関連する部分は、「自動ベースコード演奏
（特に自動ベース演奏）」に関する説明であり、特
に注目すべき回路装置及び図面は、キー走査回路
１１、和音検出制御回路３０、根音シフトレジス
タ４１、及びベース音キーデータ形成回路４２等
に関連する第１図、第７図、第１２図、第１５
図、及び第１６図等である。 以下添付図面を参照してこの発明の実施例を詳
細に説明する。 実施例の全体構成の概略説明 第１図に示す電子楽器は一段鍵盤式のものであ
り、キースイツチマトリクス１０には一段鍵盤の
各鍵に対応するキースイツチがマトリクス状に配
列されている。キー走査回路１１はキースイツチ
マトリクス１０を高音側から走査し、各キーに対
応するタイムスロツトにおけるパルスの有無
（“１”か“０”か）によつて当該キーのオン・オ
フを示す時分割多重化されたキーデータKDを単
一の出力ラインに発生する。尚、キー走査回路１
１は低音側のキーから走査するようにしてもよい
が、以下では高音側から走査するものとして説明
する。 キー走査回路１１は、走査用のカウンタを含ん
でおり、現在走査中のキーを示す複数ビツトのキ
ーコード（ノートコードN1〜N4とオクターブコ
ードB1〜B3とから成る）を該カウンタから出力
して走査キー表示ライン１２に供給する。また、
キー走査回路１１では、キースイツチマトリクス
１０の各キーには対応していない余分の走査時間
を形成するようになつており、その間キーデータ
KDを送出しないことにより、後段の回路で各種
自動演奏用のキー情報類をを形成するための時間
的余裕を確保している。更に、キー走査回路１１
では、キー走査に関連する様々なタイミング信号
を形成し、他の回路に供給するようになつてい
る。それらのキー走査関連タイミング信号の詳細
は後に明らかにする。 第１図に示す電子楽器は、自動ベースコード演
奏機能を具えており、自動ベースコード演奏が選
択されていない場合は鍵盤の全鍵を第１の楽音発
生態様（メロデイ演奏）で発音するよう全発音チ
ヤンネルを全鍵共通に利用し、自動ベースコード
演奏が選択された場合は鍵盤の一部の鍵域を第２
の楽音発生態様（自動ベースコード演奏及び自動
アルペジヨ演奏すなわち伴奏演奏）に対応させ、
残りの鍵域を第１の楽音発生態様（メロデイ演
奏）に対応させるようにしている。鍵盤を第１及
び第２の楽音発生態様のために分割利用する場合
は、全発音チヤンネルのうち所定の発音チヤンネ
ルグループが第２の楽音発生態様のために専用に
利用され、残りの発音チヤンネルグループが第１
の楽音発生態様のために専用に利用される。 第２の楽音発生態様のために使用される鍵域で
は、伴奏コード（和音）が押鍵指定される。自動
ベース音は、押鍵指定された伴奏和音とベースパ
ターンデータとにもとづいて自動的に形成され
る。第２の楽音発生態様のための発音チヤンネル
グループ（伴奏用チヤンネル）は、和音のための
所定の発音チヤンネルと、自動ベース音のための
専用の発音チヤンネルを含んでいる。 更に、第１図に示す電子楽器は、自動ベースコ
ード演奏に連動する自動アルペジヨ演奏機能を具
えている。自動ベースコード演奏が選択されたと
き、これに連動して自動アルペジヨ演奏も選択さ
れ、伴奏和音の構成音がアルペジヨ形式で自動的
に発音されるようになつている。そのため、第２
の楽音発生態様のための発音チヤンネルグループ
には、自動アルペジヨ音のための専用の発音チヤ
ンネルを更に含んでいる。 第１図に示す電子楽器の鍵盤及び発音チヤンネ
ルを、第１の楽音発生態様のみで利用するか、あ
るいは第１及び第２の楽音発生態様で分割利用す
るかは、モード選択回路１３によつて選択され
る。モード選択回路１３は、主として、自動ベー
スコード演奏のフインガードコードモードを選択
するスイツチFC−SWと、シングルフインガーモ
ードを選択するスイツチSF−SWを具えており、
その他付随的な機能選択スイツチとしてメモリ機
能選択スイツチＭ−SWと、利用チヤンネル選択
スイツチ10／７−SWとを具えている。更に、モ
ード選択回路１３では、上記各スイツチのオン・
オフ状態を取込むラツチ装置１４と、このラツチ
装置１４に取込まれた各スイツチのオン・オフ状
態にもとづいて各種モード信号10／７，Ｍ，
FC，SF，ABCを発生すると共にモード切換時に
モード切換えを示すパルス△、△ABCを発生
するモード切換制御回路１５とを具えている。 フインガードコードモード選択スイツチFC−
SWあるいはシングルフインガーモード選択スイ
ツチSF−SWがオンされているとき、自動ベース
コード演奏（更にそれを連動して自動アルペジヨ
演奏）が選択されていることを意味し、この電子
楽器の鍵盤と発音チヤンネルは第１及び第２の楽
音発生態様によつて分割利用される。このとき、
自動ベースコードモード信号ABCが“１”とな
り、上述のように分割利用すべきことを指示す
る。尚、スイツチFC−SWの出力“１”はインバ
ータ１６で反転されてアンド回路１７に加わり、
スイツチSF−SWの出力を阻止するようになつて
おり、フインガードコードモード（FC）の方が
シングルフインガーモード（SF）に優先する。 両スイツチFC−SW，SF−SWが共にオフのと
きは自動ベースコード演奏が選択されていないこ
とを意味し、その場合はこの電子楽器の鍵盤と発
音チヤンネルは第１の楽音発生態様のみで利用さ
れる。自動ベースコード演奏が選択されていない
モードを、以下ではノーマルモードということに
する。ノーマルモードの場合、自動ベースコード
モード信号ABCは“０”である。 モード切換制御回路１５では、自動ベースコー
ドモード（フインガードコードモードあるいはシ
ングルフインガーモード）からノーマルモードに
変化した場合、あるいはその逆に変化した場合、
モード切換パルス△ABCを一定時間の間発生す
る。このモード切換パルス△ABCは、第２の楽
音発生態様（自動ベースコード演奏）によつて利
用される発音チヤンネルグループの発音割当てを
クリアしたり各種回路の動作を一時的に禁止する
働きをする。この発音チヤンネルグループは、第
１及び第２の楽音発生態様の両方によつて使い分
けられるため、モード切換時に古い発音データ
（第１あるいは第２の楽音発生態様の一方のため
の発音データ）をこのモード切換パルス△ABC
によつて一旦クリアし、新しい発音データ（第１
あるいは第２の楽音発生態様の他方のためのデー
タ）を割当てる準備をするのである。特に、鍵盤
演奏中にモードを切換えた場合に、切換えによる
過渡的な不要な音の発生を禁止するためにこのモ
ード切換パルス△ABCは有効である。 メモリ機能選択スイツチＭ−SWは、自動ベー
スコード演奏時において押鍵データを離鍵後も記
憶して、離鍵後も自動ベース音、和音等を発生し
続けるメモリ機能を選択するスイツチである。利
用チヤンネル選択スイツチ10／７は、利用する全
発音チヤンネル数を選択するスイツチであり、こ
の実施例では10チヤンネルか７チヤンネルかの一
方を選択することができる。このスイツチ10／７
がオフのときは10チヤンネルが選択される。 発音割当て回路１８は、各タイムスロツトにお
けるパルスの有無によつて押圧鍵を示す時分割多
重化されたキーデータKDにもとづいて押圧鍵の
発音を発音チヤンネルのいずれかに割当てる働き
をする発音割当て制御部１９を含んでいる。発音
チヤンネル数は最大で10個であり、上述のスイツ
チ10／７がオンされたときは最大発音チヤンネル
数が７個に縮減される。更に、発音割当て回路１
８は、タイミング信号発生回路２０とウインドウ
回路２１とを含んでいる。 タイミング信号発生回路２０は、各発音チヤン
ネルの時分割タイミングに対応してチヤンネルタ
イミング信号UchT，LchT，PchT，AchTを発
生する。或るチヤンネルタイミングでどのチヤン
ネルタイミング信号（UchT，LchT，PchT，
AchT）が発生するかによつて、そのチヤンネル
が第１の楽音発生態様によつて利用されるかある
いは第２の楽音発生態様によつて利用されるかを
示す。モード選択回路１３から与えられる各種モ
ード信号10／７〜△ABCの状態に応じて各チヤ
ンネルタイミング信号UchT〜AchTが発生する
チヤンネルタイミングが切換えられる。この切換
えによつて、発音チヤンネルすべてを第１の楽音
発生態様のために利用するか、あるいは第１と第
２の楽音発生態様とで分割利用するかの切換え制
御が可能となる。 ウインドウ回路２１は、キー走査回路１１から
与えられたキーデータKDを、モード選択回路１
３から与えられる各種モード信号の状態に応じ
て、第１あるいは第２の楽音発生態様の一方に振
分けるためのものである。ノーマルモードの場合
は、すべての鍵のキーデータKDを第１の楽音発
生態様に振分けるが、自動ベースコードモードの
場合は、所定の鍵域のキーデータKDを第１の楽
音発生態様に振分け、他の鍵域のキーデータKD
を第２の楽音発生態様に振分ける。各楽音発生態
様に応じて振分けられたキーデータKDは発音割
当て制御部１９に与えられ、タイミング信号発生
回路２０から与えられるチヤンネルタイミング信
号UchT，LchTによつて指示されたチヤンネル
グループのいずれかに割当てられる。尚、タイミ
ング信号発生回路２０から発生されるオフチヤン
ネルタイミング信号OFchTは、モード切換パル
ス△ABCにもとづいて発生されるもので、発音
割当てをクリアすべきチヤンネルを指示する。 発音割当て回路１８に付随して設けられている
トランケート回路２２は、最も古く離鍵されたチ
ヤンネル（トランケートすべきチヤンネル）を検
出する回路であり、最も古く離鍵されたチヤンネ
ルに対応してトランケートチヤンネル信号TRUN
を発生する。発音割当て制御部１９では、このト
ランケートチヤンネル信号TRUNによつて指定さ
れたチヤンネルに対応して新たな押圧鍵の発音を
割当てる。 発音割当て制御部１９では、キー走査回路１１
から与えられたキーデータKDを新たに割当てる
べきことを決定したとき、割当てるべきチヤンネ
ルのタイミングに対応して１発のロード信号LD
（割当て命令）を発生する。同時に、発音割当て
制御御部１９では、ロード信号LDを発生したチ
ヤンネルに対応してキーオン信号KO１を記憶
し、出力する。 キー情報変換部２３は、発音割当て回路１８で
割当てたキーデータKDを複数ビツトのキーコー
ドに変換して記憶するものである。キー情報変換
部２３は、各発音チヤンネルに割当てられた音の
キーコードを記憶するキーコードメモリ２４を含
んでいる。キーコードメモリ２４にはキー走査回
路１１から走査キー表示ライン１２を介してキー
コードN1〜N4，B1〜B3が与えられており、発音
割当て制御部１９からロード信号LDが与えられ
たとき、入力側に与えられているキーコードN1
〜B3をロード信号LDが発生したチヤンネルに対
応して記憶する。 また、キー情報変換部２３は比較回路２５を含
んでおり、走査キー表示ライン１２に与えられた
走査キーを示すキーコードとキーコードメモリ２
４に記憶している割当て済みのキーコードとを比
較する。キーコードメモリ２４は、発音割当て回
路１８における各チヤンネルの時分割タイムスロ
ツトに同期して各チヤンネルに割当て済みのキー
コードを時分割的に出力する。この各チヤンネル
の時分割タイミングはキー走査タイミングに比べ
て高速であり、走査キー表示ライン１２に１つの
キーコードN1〜B3が出力されている間に、キー
コードメモリ２４からはすべてのチヤンネルのキ
ーコードが出力されるようになつている。比較回
路２５は両入力のキーコードが一致すると一致信
号EQを出力し、発音割当て制御部１９に供給す
る。発音割当て制御部１９では、この一致信号
EQの有無によつて、今、与えられているキーデ
ータKDが既に割当て済みのものであるか否かを
判断する。 キー情報変換部２３において設けられているオ
クターブコード変換回路２６，２７は、自動ベー
スコード演奏あるいは自動アルペジヨ演奏のため
の処理の際に、キーコードのオクターブコード
B1〜B3の値を変更するためのものである。多重
化回路２８はキーコードメモリ２４から出力され
る各チヤンネルに割当てられたキーコードN1〜
N4，B1〜B3と、発音割当て制御部１９から出力
されるキーオン信号KO１とを４ビツトのデータ
KC１〜KC４に多重化するものである。多重化す
る理由は、一点鎖線２９で区切つた部分が別々の
集積回路から成るため、接続ピン数を節約するよ
うにしたのである。 尚、発音割当て回路１８内のタイミング信号発
生回路２０からは、キー走査時間を設定するクロ
ツクパルスφA，φBも発生され、キー走査回路１
１に供給される。 キー走査回路１１から出力されるキーデータ
KDは和音検出制御回路３０にも供給される。和
音検出制御回路３０は、主に自動ベースコード演
奏における伴奏和音を検出するものであるが、多
機能を有している。和音検出制御回路３０内の構
成を機能別に分けると、フインガードコードモー
ド用（FC）和音検出部３１と、シングルフイン
ガーモード用（SF）根音検出優先回路３２と、
シングルフインガーモード用（SF）和音種類検
出部３３と、アルペジヨ用（ARP）キーデータ
記憶部３４とを含む。下鍵域キーデータレジスタ
３５が、FC和音検出部３１、SF和音種類検出部
３３、及びARPキーデータ記憶部３４によつて
共用されている。また、マイナ和音（min）メモ
リ３６とセブンス和音（7th）メモリ３７がFC和
音検出部３１とSF和音種類検出部３３によつて
共用される。 FC和音検出部３１は、キーデータKDのうち第
２の楽音発生態様に利用される鍵域（これを下鍵
域ということにする）における押圧キーデータの
組合せにもとづいて伴奏和音を検出し、検出した
和音の根音名を表す根音データRTLDと、和音種
類を表わすデータminあるいは7thを出力する。
マイナ和音のときデータminが“１”、セブンス
和音のときデータ7thが“１”、メジヤ和音のとき
は両データmin、7thが共に“０”である。これ
らのデータmin，7thはメモリ３６，３７に記憶
される。 シングルフインガーモード（SF）において
は、第２の楽音発生態様に利用される下鍵域（す
なわち伴奏用の鍵域）において、和音の根色を示
す１つの鍵を最高音（または最低音）として押圧
し、同じ鍵域のそれよりも低音側（または高音
側）の鍵の所定の押鍵（または押鍵しないこと）
によつてメジヤ，マイナ，セブンスの和音種類を
指定するものとしている。そのため、SF根音検
出優先回路３２では、下鍵域のキーデータKDの
うち最高音（または最低音）の押圧キーデータを
優先検出し、根音データRTLDとして出力する。
また、SF和音種類検出部３３では、回路３２で
優先検出した最高音（または最低音）以外の押圧
キーデータから和音種類を検出し、メモリ３６ま
たは３７に記憶する。例えば、根音指定押圧鍵以
外の白鍵が押圧された場合はセブンス和音とし、
黒鍵が押圧された場合はマイナ和音とし、根音指
定押圧鍵以外は何も押圧されない場合はメジヤ和
音とする。 和音検出制御回路３０は、キーデータKDのう
ち下鍵域のキーデータを選択して下鍵域キーデー
タLKKDとして出力する。この下鍵域キーデータ
LKKDは下鍵域ニユーキーオン検出回路３８に供
給され、下鍵域で何らかの鍵が新たに押圧された
ときに下鍵域ニユーキーオン信号LANKOが該回
路３８から発生される。 また、和音検出制御回路３０は、下鍵域キーデ
ータLKKDを記憶し、下鍵域で何らかの鍵が押圧
されているとき“１”となる下鍵域キーオン信号
LKOを発生する。この下鍵域キーオン信号LKO
は下鍵域キーオンメモリ３９に記憶され、下鍵域
で何らかの鍵が押圧されているとき直流的に
“１”となる下鍵域エニイキーオン信号LKAKO
が該メモリ３９から出力される。この信号
LKAKOはメモリモード（Ｍが“１”）のときは
離鍵後も“１”を持続する。 自動ベースコード処理回路４０は、和音検出制
御回路３０で検出された根音データRTLDを記憶
しシフトする根音シフトレジスタ４１と、ベース
音キーデータ形成回路４２と、シングルフインガ
ーモード用（SF）和音キーデータ形成回路４３
とを含んでいる。根音シフトレジスタ４１は、根
音名のタイミングに対応して発生する根音データ
RTLDを順次シフトし、各シフトステージから根
音に対する所定音程度数の音（従音）のタイミン
グデータを出力する。ベース音キーデータ形成回
路４２では、根音シフトレジスタ４１の出力と和
音種類データmin，7th、及びベースパターンデ
ータBassPTにもとづいて、ベースパターンデー
タBassPTが示す音程度数に相当する音名のタイ
ミングデータすなわちベース音キーデータKPを
発生すると共に、そのベース音のオクターブコー
ドB1′〜B3′を発生する。また、ベースパターンデ
ータBassPTの発生タイミングに対応してベース
音の発音タイミングを示すベースタイミング信号
BTを発生する。SF和音キーデータ形成回路４３
では、根音シフトレジスタ４１の出力と和音種類
データmin，7thにもとづいて、和音の根音と従
音（和音構成音）の音名を示すタイミングデータ
（シングルフインガー和音キーデータSFKL）を
発生する。 和音検出制御回路３０内のアルペジヨ用
（ARP）キーデータ記憶部３４は、フインガーコ
ードモード（FC）あるいはシングルフインガー
モード（SF）による伴奏和音の構成音の各キー
データを記憶し、そのキーデータAKDをアルペ
ジヨ音キーデータ形成回路４４に供給する。アル
ペジヨ音キーデータ形成回路４４では、アルペジ
ヨパターンデータArpPTによつて指定された音
高順位の音を和音構成音キーデータAKDの中か
ら探し出し、探し出した音名のタイミングに対応
してアルペジヨ音キーデータKAを発生すると共
に、そのアルペジヨ音のオクターブコードB1″〜
B3″を出力する。また、アルペジヨパターンデー
タArpPTの発生タイミングに対応してアルペジ
ヨ音の発音タイミングを示すアルペジヨタイミン
グ信号ATを出力する。また、アルペジヨパター
ンデータArpPTによつて指定された音高順位の
音を探し出すために、キー情報変換部２３の比較
回路２５から出力される一致信号EQがアルペジ
ヨ音キーデータ形成回路４４で利用される。 シングルフインガー和音キーデータSFKL、ベ
ース音キーデータKP、アルペジヨ音キーデータ
KAにおける各音名のタイミングは、キー走査回
路１１から出力されるキーデータKDのタイミン
グと一致している。自動的に形成されたこれらの
キーデータSFKL，KP，KAは発音割当て回路１
８に供給され、第２の楽音発生態様のための発音
チヤンネルグループに割当てられる。ベース音の
オクターブコードB1′〜B3′及びアルペジヨ音のオ
クターブコードB1″〜B3″はオクターブコード変
換回路２６に供給され、ライン１２の走査キーの
オクターブコードB1〜B3に代わつてキーコード
メモリ２４に供給される。また、シングルフイン
ガーモード（SF）の場合も、シングルフインガ
ーモード信号SFにもとづいてオクターブコード
変換回路２６で独自のオクターブコードが形成さ
れ、ライン１２の走査キーのオクターブコードに
代わつてキーコードメモリ２４に供給される。 ベースパターンデータBassPT及びアルペジヨ
パターンデータArpPTは、オートリズム装置４
５内のパターン発生回路４６から発生される。オ
ートリズム装置４５は、多数のリズム選択スイツ
チ（図示せず）とパターン選択スイツチ（図示せ
ず）を具えており、選択されたリズム及びパター
ンに応じて所定のベースパターンデータ
BassPT、アルペジヨパターンデータArpPT、及
びコード（和音）発音タイミングパターンパルス
CTをパターン発生回路４６から発生する。ま
た、選択されたリズムに対応してリズム音信号
R.TONEを発生する。また、オートリズム装置４
５は、リズムが動いているか否かを示すリズムラ
ン信号RUNを発生する。RUNメモリ４７に
“１”がセツトされているときオートリズム装置
４５は動いており、リズム音信号R.TONEやパタ
ーンデータBassPT，ArpPT，CTを発生し得る
状態となつている。このとき、RUNメモリ４７
から出力されるリズムラン信号RUNは“１”で
ある。RUNメモリ４７がセツトされると、オー
トリズム装置４５は止まり、リズム音信号R.
TONEやパターンデータBassPT，ArpPT，CT
は発生されない。RUNメモリ４７は、リズムス
タートスイツチSTRTがオンされたとき、あるい
はシンクロスタートスイツチSYNCがオンで伴奏
用の下鍵域で何らかの鍵が押されたとき、オア回
路４８からの信号“１”によりセツトされる。シ
ンクロスタートスイツチSYNCの出力はアンド回
路４９に加わり、このアンド回路４９の他の入力
には下鍵域キーオンメモリ３９からの下鍵域エニ
イキーオン信号LKAKOが加わる。シンクロスタ
ートとは、鍵の押し始に同期してリズムをスター
トさせることである。パターンデータBassPT，
ArpPT，CTが発生されるには、単にRUNメモリ
４７がセツトされているだけでは不十分であり、
何らかのリズムが選択されていなければならな
い。 RUNメモリ４７は、モード切換パルス△ABC
によつて一旦リセツトされる。リズムスタートス
イツチSTRTがオンの場合は、パルス△ABCが消
去したとき再びセツトされるので、モード切換パ
ルス△ABCが発生している間だけリズム及び自
動演奏パターンが止まる。シンクロスタートスイ
ツチSYNCがオンの場合は、パルス△ABCの消去
後に下鍵域の鍵が最初に押圧されたときに再びセ
ツトされる。RUNメモリ４７がリセツトされて
いるとき（）あるいはリズムが全く選択さ
れていないときにリズムストツプ信号RSTPがオ
ートリズム装置４５から発生される。このリズム
ストツプ信号RSTPは、自動ベースコード演奏制
御のために利用される。 多重化回路２８は、各チヤンネルに割当てられ
たキーコードN1〜B3及びキーオン信号KO１のみ
ならず、モード選択回路１３から出力される自動
ベースコードモード信号ABC等、制御用の信号
類も多重化して出力する。 復調回路５０は多重化回路２８から送出された
多重化データKC１〜KC４からキーコードN1〜
B3、キーオン信号KO１、自動ベースコードモー
ド信号ABC等を別々に取出す回路である。復調
回路５０から取出されたキーコードN1〜B3は楽
音発生回路５１に供給される。楽音発生回路５１
は、各チヤンネルに対応して楽音発生系列ch１
〜ch１０を具えており、復調回路５０から与え
られる各チヤンネルのキーコードN1〜B3をその
チヤンネルに対応する楽音発生系列ch１〜ch１
０に分配し、各楽音発生系列ch１〜ch１０では
分配されたキーコードN1〜B3に対応する音高の
楽音信号を発生する。タイミング信号発生部５２
は、復調回路５０から与えられる基準パルスSY
にもとづいてタイミングパルスφA′，φB′，FB
０〜FB1０を発生する。タイミングパルスFB０
〜FB1０は復調回路５０から出力される各チヤン
ネルのキーコードN1〜B3を楽音発生回路５１の
各楽音発生系列ch１〜ch１０に分配するために
該楽音発生回路５１で利用される。楽音制御回路
５３は、復調回路５０から取出されたキーオン信
号KO１や自動ベースコードモード信号ABC等に
もとづいて、楽音振幅エンベロープ制御用のアタ
ツク信号AT、デイケイ信号DCや自動ベースコー
ドモード信号ABC〓あるいはモード切パルス△
ABC〓を発生し、更に音色選択信号TCを発生す
る。楽音発生回路５１では、楽音制御回路５３か
ら発生された信号に従つて楽音振幅エンベロープ
や音色を制御する。尚、モード切換パルス△
ABC〓はモード切換制御回路１５から発生され
るモード切換パルス△ABCとほぼ同様なパルス
であり、配線数の節約のためにパルス△ABCを
楽音発生回路５１まで持つて来ずに、モード信号
ABCにもとづいてモード切換パルス△ABC〓を
あらためて作り直しているのである。 楽音制御回路５３内にはキーオン立上りパルス
発生回路５４を含んでおり、キーオン信号KO１
の立上り時に一定時間幅のキーオン立上りパルス
KO２を発生する。このキーオン立上りパルス
KO２にもとづいてアタツク信号ATを短時間だ
け発生させることにより楽音発生回路５１におい
てパーカツシブ型の振幅エンベロープを付与した
楽音を発生させる。キーオン立上りパルス発生回
路５４では、モード切換パルス△ABC〓が発生
しているときはキーオン立上りパルスKO２の発
生を禁止するようにしている。これは、モードの
切換えによつて押鍵中の音が別の発音チヤンネル
に割当て変更されることにより、実際は鍵の押し
始めでないのに偽のキーオン立上りパルスKO２
が発生されることがあるため、この偽のキーオン
立上りパルスKO２を禁止して、パーカツシブ型
エンベロープの音が二重に発生されることのない
ようにするためである。 楽音発生回路５１から発生された楽音信号及び
オートリズム装置４５から発生されたリズム音信
号R.TONEはサウンドシステム５５に供給され、
発音される。 尚、第１図においては、この実施例の電子楽器
の各部回路の大まかな配線のみが示されているだ
けであり、実際は更に多数の信号類が各部回路の
間で送受される。その詳細は第２図以降に示す各
部の詳細図において明らかになる。 クロツクパルスの説明 第１図の発音割当て回路１８内のタイミング信
号発生回路２０の詳細例は第２図に示されてい
る。このタイミング信号発生回路２０はチヤンネ
ルタイミング信号UchT〜AchTのみならず、キ
ー走査用のクロツクパルスφA，φBも発生する。 第２図において、イニシヤルクリア信号ICは
遅延フリツプフロツプ５６とアンド回路５７に加
わり、遅延フリツプフロツプ５６の出力がインバ
ータ５８で反転されてアンド回路５７の他の入力
に加わる。イニシヤルクリア信号ICは、電子楽
器の電源を投入したときに一定時間の間“１”に
立上る信号である。遅延フリツプフロツプ５６は
システムクロツクパルスφによつて駆動される。
システムクロツクパルスφは第３図に示すように
２相クロツクパルスφ１，φ２から成るものであ
り、データを取り込むタイミングはパルスφ１に
従い、取り込んだデータを出力するタイミングは
パルスφ２に従う。このシステムクロツクパルス
φの１周期分の時間を以下では１ビツトタイムと
いう。遅延フリツプフロツプ５６、アンド回路５
７、インバータ５８は微分回路を構成しており、
イニシヤルクリア信号ICの立上り（電源投入）
に応答して１ビツトタイム幅のパルスIC′をアン
ド回路５７から出力する（第３図参照）。 アンド回路５７の出力パルスIC′はオア回路５
９を介して11ステージ／１ビツトのシフトレジス
タ６０に入力されると共にフリツプフロツプ６１
のセツト入力（ｓ）に加わる。フリツプフロツプ
６１はシステムクロツクパルスφに同期して駆動
されるもので、パルスφ１のタイミングでＳ入力
あるいはＴ入力の信号を取り込み、入力信号にも
とづいて設定された状態を示す信号をパルスφ２
のタイミングで出力する。フリツプフロツプ６１
の出力Ｑはセツト入力（ｓ）に加わるパルス
IC′よりも１ビツトタイム遅れて“１”に立上る
（第３図の６１−Ｑ参照）。 シフトレジタ６０は１ビツトタイム幅のパルス
IC′をシステムクロツクパルスφに従つて順次シ
フトする。第１スージＱ１から第10ステージＱ１
０の出力はノア回路６２に加わり、ノア回路６２
の出力がオア回路５９を介してシフトレジスタ６
０に戻されると共にフリツプフロツプ６１のＴ入
力に加わる。シフトレジスタ６０の最終ステージ
Ｑ１１に“１”がシフトされてきたとき、その前
のステージＱ１〜Ｑ１０の出力は“０”であり、
ノア回路６２の出力が“１”となる。そのときノ
ア回路６２の出力“１”がシフトレジスタ６０の
第１ステージＱ１に取り込まれ、その次のタイミ
ングで第１ステージＱ１の出力が“１”となる。
従つて、シフトレジスタ６０では単一の信号
“１”が常に循環し、順送りにシフトされる。
“１”が出力されるシフトレジスタ６０のステー
ジＱ１〜Ｑ１１の番号１〜１１を第３図の６０−
Ｑに示す。 フリツプフロツプ６１はノア回路６２から
“１”が出力される毎に状態を反転する。このフ
リツプフロツプ６１の出力Ｑ（６１−Ｑ）が反転
するのは、ノア回路６２の出力“１”すなわちシ
フトレジスタ６０の第１１ステージＱ１１の出力
“１”の１ビツトタイム後である。従つて、フリ
ツプフロツプ６１の出力Ｑは第３図の６１−Ｑに
示すようにデユーテイ1/2の繰返しパルスとな
る。フリツプフロツプ６１の出力Ｑはノア回路６
３に加わり、この出力Ｑをインバータ６４で反転
した信号がノア回路６５に加わる。ノア回路６
３，６５の他の入力にはシフトレジスタ６０の第
11ステージＱ１１の出力が加わる。ノア回路６３
からは第３図に示すような22ビツトタイム周期の
クロツクパルスφBが出力され、ノア回路６５か
らは第３図に示すような22ビツトタイム周期のク
ロツクパルスφAが出力される。この２相のクロ
ツクパルスφA，φBはキー走査用のクロツクパル
スとして利用される。２相クロツクパルスとして
対で利用されるとき、これらのパルスφA，φBを
φABと表示する。クロツクパルスφBの立上りか
ら次の立上り直前までの22ビツトタイムを１キー
時間ということにする。 また、フリツプフロツプ６１の出力Ｑ（６１−
Ｑ）は、後半期間信号Ｈ２としてタイミング信号
発生回路２０から出力される。この後半期間信号
Ｈ２は１キー時間の後半の11ビツトタイムの間
“１”となる。更に、フリツプフロツプ６１の出
力Ｑはアンド回路６６に加わる。アンド回路６６
の他の入力にはシフトレジスタ６０の第11ステー
ジＱ１１の出力が加わる。従つて、第３図の６１
−Ｑが“１”で、６０−Ｑが「１１」のタイミン
グのときアンド回路６６の条件が成立し、遅延フ
リツプフロツプ６７に“１”が入力される。遅延
フリツプフロツプ６７はシステムクロツクパルス
φに従つて入力信号を１ビツトタイム遅延し、信
号Ｓ１として出力する。従つて、信号Ｓ１は、第
３図に示すように１キー時間の最初の１ビツトタ
イムに対応して繰返し発生する。 モード選択回路１３の詳細 第１図におけるモード選択回路１３の詳細例は
第４図に示されている。第４図において、ラツチ
装置１４は各スイツチ10／７−SW，Ｍ−SW，
FC−SW，SF−SWに対応するラツチ回路１４−
１，１４−２，１４−３，１４−４を具えてい
る。各ラツチ回路１４−１乃至１４−４の内部構
成はほぼ同一であるので、ラツチ回路１４−１に
ついてのみ参照付号を付けて説明する。 ラツチ回路１４−１において、スイツチ10／７
−SWの出力はアンド回路６８に加わり、アンド
回路６８の出力はオア回路６９を介して遅延フリ
ツプフロツプ７０に取り込まれる。アンド回路６
８の他の入力には、比較的周期の長い走査サイク
ルパルス4.5Mが加えられる。後述するように、
このパルス4.5Mは、キー走査回路１１（第１
図）から１走査サイクルに対応して発生されるも
ので、１キー時間のパルス幅をもち、パルス発生
周期は4.5ミリ秒である。遅延フリツプフロツプ
７０の出力はアンド回路７１、オア回路６９を介
して自己保持される。アンド回路７１の他の入力
にはノア回路７２の出力が加わる。このノア回路
７２の出力はイニシヤルクリア信号ICが発生し
ているときあるいは走査サイクルパルス4.5Mが
発生したとき“０”となり、上記自己保持を禁止
するが、それ以外のときは自己保持を可能にす
る。従つて、走査サイクルパルス4.5Mが発生す
る毎にスイツチ10／７−SWの状態が遅延フリツ
プフロツプ７０に取り込まれ、次にパルス4.5M
が発生するまで記憶保持される。このように、低
速の（4.5ms周期の）パルス4.5Mに従つてスイツ
チ出力をラツチするようにした理由は、スイツチ
のチヤタリングを除去するためである。 スイツチFC−SW及びSF−SWに対応するラツ
チ回路１４−３及び１４−４では、スイツチ出力
をラツチする遅延フリツプフロツプの入力信号と
出力信号とを入力した排他オア回路７３，７４を
夫々具えている。この排他オア回路７３，７４は
フインガーコードモード選択スイツチFC−SWあ
るいはシングルフインガーモード選択スイツチ
SF−SWが、オンからオフへ、あるいはオフから
オンへ、切換わつたことを検出するためのもので
ある。例えば、スイツチFC−SWがオフからオン
へ切換わつた場合、オンを示すスイツチ出力
“１”を取込むパルス4.5Mの発生タイミングにお
いて、ラツチ回路１４−３の遅延フリツプフロツ
プ７５の入力側には信号“１”が現われ、遅延フ
リツプフロツプ７５の出力側には直前のオフ状態
を示す信号“０”が現われる。従つて、排他オア
回路７３の出力信号△FCが１キー時間の間だけ
“１”となる。その逆の場合も同様である。すな
わちスイツチFC−SWがオンからオフへ切換つた
場合は遅延フリツプフロツプ７５の入力側が
“０”、出力側が“１”で、排他オア回路７３の出
力信号△FCが“１”となる。同様に、スイツチ
SF−SWがオンからオフ、あるいはオフからオン
に切換つた場合は、パルス4.5Mの発生タイミン
グに対応して排他オア回路７４の出力△SFが１
度だけ“１”となる。 ラツチ回路１４−１のラツチ出力は、利用チヤ
ンネル選択スイツチ10／７−SWのオン・オフ状
態を示すチヤンネルモード信号10／７として出力
される。このチヤンネルモード信号10／７が
“０”のときは10チヤンネル全部が楽音発生に利
用され、“１”のときは所定の７チヤンネルだけ
が楽音発生に利用される。 ラツチ回路１４−３の遅延フリツプフロツプ７
５にラツチした信号は、自動ベースコード演奏の
フインガードコードモード（FC）が選択されて
いるか否かを示すフインガードコードモード信号
FCとして出力される。ラツチ回路１４−４の遅
延フリツプフロツプにラツチした信号は、自動ベ
ースコード演奏のシングルフイガーモード
（SF）が選択されているか否かを示すシングルフ
インガーモード信号SFとして出力される。 ラツチ回路１４−２の遅延フリツプフロツプに
ラツチした信号は、メモリ機能選択スイツチＭ−
SWのオン・オフ状態を示す信号としてモード切
換制御回路１５のアンド回路７６に加えられる。
このスイツチＭ−SWの出力を示す信号と自動ベ
ースコードモード信号ABC及びリズムラン信号
RUN及び下鍵域キーオン信号LKOにもとづいて
メモリモード信号Ｍが発生される。 モード切換制御回路１５における回路７７は、
変化検出信号△FCあるいは△SFが発生したとき
一定時間の間“０”となる信号△を発生する回
路である。前述のように、スイツチFC−SWある
いはSF−SWが切換つたとき、パルス4.5Mの発
生タイミングに対応して変化検出信号△FCある
いは△SFが“１”となる（第５図参照）。変化検
出信号△FCあるいは△SFが“１”となると、オ
ア回路７８，７９を介してフリツプフロツプ８０
がリセツトされる。フリツプフロツプ８０は、ク
ロツクパルスφAのタイミングで入力を取り込
み、クロツクパルスφBのタイミングで状態を決
定する。従つて、フリツプフロツプ８０の出力Ｑ
は第５図の８０−Ｑに示すように、信号△FCあ
るいは△SFより１キー時間遅れて“０”に立下
る。同時に、フリツプフロツプ８０の反転出力
は“１”に立上る。この反転出力はアンド回路
８１に加わる。アンド回路８１の他入力には走査
サイクルパルス4.5Mが加えられる。従つて、次
の走査サイクルパルス4.5Mの発生時に、フリツ
プフロツプ８０のＴ入力に対してアンド回路８１
から“１”が供給され、その１キー時間後にフリ
ツプフロツプ８０の状態が反転し、出力Ｑ（第５
図の８０−Ｑ）が“１”に立上る。以後は、フリ
ツプフロツプ８０の反転出力は“０”となるの
でアンド回路８１は動作せず、信号△FCあるい
は△SFによつて再びリセツトされるまでフリツ
プフロツプ８０の状態は変化しない。 フリツプフロツプ８０の出力Ｑはアンド回路８
２に加わり、アンド回路８２の出力はノア回路８
４に加わる。また、オア回路７９の出力はインバ
ータ８３で反転されてアンド回路８２に加わる一
方、ノア回路８５にも加わる。ノア回路８４と８
５はフリツプフロツプになつており、ノア回路８
５の出力がSF／FCモード切換信号△として出
力される。信号△FCあるいは△SFが“１”に立
上る前はアンド回路８２の条件が成立しており、
アンド回路８２の出力“１”、ノア回路８４の出
力“０”、オア回路７９の出力“０”により、ノ
ア回路８５の出力信号△は“１”となつてい
る。 信号△FCあるいは△SFが“１”となるとノア
回路８５の入力が“１”となり、出力信号△は
“０”に立下る。信号△FCあるいは△SFが
“０”に立下ると同時にフリツプフロツプ８０の
出力Ｑが“０”に立下るので、アンド回路８２の
出力は“０”のままであり、ノア回路８５の出力
信号△は“０”を維持する。次の走査サイクル
パルス4.5Mの到来によつてフリツプフロツプ８
０が反転すると、アンド回路８２の出力は“１”
となり、ノア回路８５の出力信号△は“１”に
立上る。従つて、第５図に示すように、信号△
は「4.5ms＋α」（但しαは１キー時間）の間だ
け“０”に立下る。 この信号△が「4.5ms＋α」の間“０”に立
下るのは、変化検出信号△FCあるいは△SFが発
生したときであり、これは次の場合である。自動
ベースコードモードからノーマルモードに切換わ
つた場合（スイツチFC−SW及びSF−SWが共に
オフになつた場合）、あるいは、その逆の場合
（スイツチFC−SWあるいはSF−SWがオンに切
換つた場合）、あるいは、自動ベースコードモー
ドにおいてフインガードコードモードからシング
ルフインガーモードに切換つた場合あるいはその
逆の場合、である。この信号△は和音検出制御
回路３０（第１図）において和音の記憶をクリア
するために使用される。単に自動ベースコードモ
ードからノーマルモードに切換わつた場合（ある
いはその逆）に限らず、自動ベースコードモード
内でのモードの切換時（FCからSF、あるいはそ
の逆）にも信号△が“０”に立下るようにした
理由は、鍵押圧状態が同じでもフインガードコー
ドモードとシングルフインガーモードとでは和音
が異なることがあるからである。 尚、ノア回路８５の出力はインバータ８６で反
転され、オア回路８７に加わる。オア回路８７の
出力はモード切換パルス△ABCとして利用され
る。従つて、信号△が“０”に立下つたとき、
この信号△と同じ時間幅（4.5ms＋α）でモー
ド切換パルス△ABCが発生する。しかし、この
信号△に対応して発生するパルス△ABCは本
来のモード切換パルス△ABCよりもはるかに短
いパルスである。本来のモード切換パルス△
ABCは次のようにして発生される。 ラツチ回路１４−３あるいは１４−４から出力
されたフインガードコードモード信号FCあるい
はシングルフインガーモード信号SFはオア回路
８８に入力される。オア回路８８の出力は、自動
ベースコードモード（FCあるいはSFのどちらか
一方）のとき“１”、ノーマルモードのとき
“０”である。オア回路８８の出力は遅延フリツ
プフロツプ８９で１キー時間遅延されて排他オア
回路９０に加わる。排他オア回路９０の他の入力
にはオア回路８８の出力が直接加わる。従つて、
自動ベースコードモードからノーマルモードに
（あるいはその逆に）変化したとき、排他オア回
路９０から１キー時間幅の変化検出パルス△
ABC′が発生される。この変化検出パルス△
ABC′の発生タイミングは、第５図に示すよう
に、走査サイクルパルス4.5Mよりも１キー時間
遅れている。これは、ラツチ回路１４−３、１４
−４内の遅延フリツプフロツプの存在により、パ
ルス4.5Mのタイミングよりも１キー時間遅れて
信号FCあるいはSFが変化するからである。 排他オア回路９０から出力された変化検出パル
ス△ABC′によつてフリツプフロツプ９１がセツ
トされると共にカウンタ９２がリセツトされる。
フリツプフロツプ９１は前記フリツプフロツプ８
０と同様にクロツクパルスφABによつて制御さ
れ、入力と出力との間に１キー時間の遅れがあ
る。従つて、フリツプフロツプ９１の出力Ｑは第
５図の９１−Ｑに示すように、セツト入力Ｓに加
わる変化検出パルス△ABC′の立上りから１キー
時間遅れて“１”に立上る。このフリツプフロツ
プ９１の出力Ｑ（９１−Ｑ）がオア回路８７を経
由し、モード切換パルス△ABCとして出力され
る。 カウンタ９２のカウント入力Ｔにはアンド回路
９３を介して走査サイクルパルス4.5Mが加えら
れる。また、カウンタ９２の制御クロツクパルス
として２相クロツクパルスφABが加えられてい
る。カウンタ９２はクロツクパルスφAのタイミ
ングでカウント入力Ｔの信号を取り込み、取り込
んだ信号が“１”であれば１カウントアツプし、
そのカウント結果をクロツクパルスφBのタイミ
ングで出力する。３ビツトバイナリカウンタ９２
の出力Ｑ１〜Ｑ３はアンド回路９４に入力され
る。アンド回路９４の残りの入力には変化検出パ
ルス△ABC′をインバータ９５で反転した信号が
加わる。アンド回路９４の出力はフリツプフロツ
プ９１のリセツト入力Ｒに加わると共にインバー
タ９６で反転されてアンド回路９３に加わる。 変化検出パルス△ABC′が発生したときカウン
タ９２はリセツトされ、その計数値は第５図の９
２−Ｑに示すように０になる。以後、走査サイク
ルパルス4.5Mが発生する毎にカウンタ９２はカ
ウントアツプされ、計数値が10進の「７」になる
と２進出力Ｑ１〜Ｑ３がすべて“１”となり、ア
ンド回路９４の条件が成立する。これによりフリ
ツプフロツプ９１がリセツトされると共に、アン
ド回路９３が不動作となり、計数が停止される。
従つて、フリツプフロツプ９１の出力Ｑは走査サ
イクルパルス4.5Mの７周期分の時間（4.5ms×７
＝31.5ms）だけ“１”となる。従つて、フリツ
プフロツプ９１の出力Ｑに対応してオア回路８７
から出力されるモード切換パルス△ABCのパル
ス幅は少くとも31.5msの幅をもつ。ところで、
排他オア回路９０から変化検出パルス△ABC′が
出力される直前には信号△FCあるいは△SFが必
らず発生するので、フリツプフロツプ９１の出力
Ｑが“１”に立上る２キー時間前に信号△が
“０”に立下り、この信号△をインバータ８６
で反転した信号にもとづいてオア回路８７の出力
（△ABC）が“１”に立上る。従つて、第５図に
示すように、実際のモード切換パルス△ABCは
フリツプフロツプ９１の出力Ｑよりも２キー時間
前に立上るので、そのパルス幅は31.5ms＋２α
（αは１キー時間）である。 ノア回路９７と９８はフリツプフロツプを構成
しており、自動ベースコードモード信号ABCは
ノア回路９７から出力される。カウンタ９２の２
ビツト目と３ビツト目の出力Ｑ２、Ｑ３がオア回
路９９を介してアンド回路１００に加わり、アン
ド回路１００の他の入力には変化検出パルス△
ABC′を反転するインバータ９５の出力が加わ
る。アンド回路１００の出力はアンド回路１０１
及び１０２に加わる。遅延フリツプフロツプ８９
の出力は、フインガードコードモード（FC）あ
るいはシングルフインガーモード（SF）のとき
すなわち自動ベースコードモードのとき“１”で
あり、この出力がアンド回路１０２に加わると共
にインバータ１０３で反転されてアンド回路１０
１に加わる。 ノーマルモードから自動ベースコードモードに
切換つたとき、すなわちスイツチFC−SWとSF
−SWが共にオフであつた状態からどちらか一方
がオンに切換つたとき、排他オア回路９０から変
化検出パルス△ABC′が発生され、その１キー時
間後に遅延フリツプフロツプ８９の出力が“１”
に立上る。パルス△ABC′が“１”になつたとき
アンド回路１００の出力（第５図の１００参照）
は“０”に立下る。パルス△ABC′によつてカウ
ンタ９２がリセツトされるとオア回路９９の出力
は“０”になるので、アンド回路１００の出力は
パルス△ABC′が消去した後も“０”のままであ
る。カウンタ９２の計数値が２以上になると出力
Ｑ２あるいはＱ３が“１”となるので、アンド回
路１００の出力は“１”に立上る。アンド回路１
００の出力が“０”となつている時間はパルス
4.5Mの２周期分の時間（4.5ms×２＝9ms）であ
る。従つて、モードが切換つた時から9msの間ア
ンド回路１０１、１０２が不動作となり、フリツ
プフロツプ９７、９８の状態が変化するのが抑止
される。アンド回路１００の出力が“１”に立上
ると、遅延フリツプフロツプ８９からの信号
“１”によつてアンド回路１０２の条件が成立
し、ノア回路９８に“１”が入力される。一方、
アンド回路１０１の条件は成立せず、ノア回路９
７には“０”が入力される。これによりノア回路
９７の出力すなわち自動ベースコードモード信号
ABCは“１”に立上る（第５図参照）。自動ベー
スコードモードからノーマルモードに切換わる場
合も同様に、9msの遅延の後にフリツプフロツプ
９７、９８の状態が反転し、実際の切換え時から
9ms遅れて信号ABCが“０”に立下る。 ラツチ回路１４−２から出力されたメモリ機能
選択スイツチＭ−SWのオン・オフ状態を示す信
号は、アンド回路７６、１０４、１０５、オア回
路１０６を介して遅延フリツプフロツプ１０７に
記憶される。アンド回路１０４は取り込み用であ
り、アンド回路１０５は自己保持用である。アン
ド回路７６の他の入力にはノア回路９７から出力
される自動ベースコードモード信号ABCが与え
られる。アンド回路１０４にはアンド回路７６の
出力のほかに、オートリズム装置４５（第１図）
から与えられるリズムラン信号RUNと和音検出
制御回路３０（第１図）から与えられる下鍵域キ
ーオン信号LKOが入力される。アンド回路１０
４の出力がオア回路１０６を介して遅延フリツプ
フロツプ１０７に取り込まれ、この遅延フリツプ
フロツプ１０７の出力がアンド回路１０５を介し
て自己保持される。遅延フリツプフロツプ１０７
の出力がメモリモード信号Ｍとなる。 自動ベースコード演奏が選択されているときに
（ABCが“１”）、メモリ機能選択スイツチＭ−
SWがオンするとアンド回路７６の条件が成立す
る。このとき、オートリズムが動作中であり
（RUNが“１”）かつ所定の下鍵域で何らかの鍵
が押圧されると（LKOが“１”）、アンド回路１
０４の条件が成立し、遅延フリツプフロツプ１０
７に“１”が記憶される（メモリモード信号Ｍが
“１”となる）。 自己保持用のアンド回路１０５には、遅延フリ
ツプフロツプ１０７の出力のほかに、アンド回路
７６の出力、リズムラン信号RUN、及びSF／FC
モード切換信号△が入力される。従つて、スイ
ツチＭ−SWがオフされたとき、あるいは自動ベ
ースコードモードがオフになつたとき（ABCが
“０”）、あるいはオートリズムが止つたとき
（RUNが“０”）、あるいはフインガードコードモ
ードまたはシングルフインガーモードに変化があ
つたとき（△が“０”）、アンド回路１０５が動
作不可能となり、メモリモード信号Ｍがクリアさ
れる。 鍵盤及び発音チヤンネルの使い分けについて この実施例で使用する鍵盤は、鍵C2からC7ま
での61鍵が一列に（一段に）並んでいるものであ
る。この鍵盤における鍵域の使い分け方を第１表
に示す。
【表】 ノーマルモードの場合すなわち自動ベースコー
ド演奏が選択されていない場合は、鍵盤の全鍵
C2〜C7が第１の楽音発生態様（メロデイ演奏）
のために利用される。この第１の楽音発生態様の
ために利用される鍵域を上鍵域（符号はＵで示
す）ということにする。 自動ベースコードモード（ABCモード）の場
合は、鍵C2からＦ＃３までの低音側の１オクタ
ーブ半の鍵域が第２の楽音発生態様（自動ベース
コード演奏及び自動アルペジヨ演奏すなわち伴奏
演奏）のために使用され、高音側の鍵G3からC7
までの鍵域が第１の楽音発生態様（メロデイ演
奏）のために使用される。第２の楽音発生態様の
ために使用される鍵C2〜Ｆ＃３の鍵域が下鍵域
Ｌである。この鍵C2〜Ｆ＃３の鍵域は、ノーマ
ルモードのときは上鍵域Ｕとして機能するが、
ABCモードのときは下鍵域Ｌとして機能するの
である。 次に発音チャンネルの使い分け方について説明
する。 発音割当て回路１８（第１図）では各発音チヤ
ンネルに対応するデータが時分割で処理されるよ
うになつている。発音割当て回路１８における時
分割チヤンネルタイミングは11個有るが、そのう
ち１つのチヤンネルタイミングは実際の発音チヤ
ンネルに対応していない。楽音発生回路５１（第
１図）における実際の発音チヤンネル数（楽音発
生系列数）は10である。余分のチヤンネルタイミ
ングを設けた理由は多重化回路２８（第１図）に
おける処理の都合上によるものである。発音割当
て回路１８における11の時分割チヤンネルタイミ
ングの使い分け方を第２表に示す。
【表】 第２表において、チヤンネルタイミング「１」
が実際の発音チヤンネルに対応していない余分の
チヤンネルタイミングであり、チヤンネルタイミ
ング「２」〜「11」が10個の発音チヤンネルの
夫々に対応している。符号Ｕは、上鍵域の鍵が割
当てられるチヤンネル、すなわち第１の楽音発生
態様（メロデイ音）のために利用されるチヤンネ
ルを示す。符号Ｌ、Ｐ、Ａは下鍵域の押圧鍵にも
とづく伴奏音が割当てられるチヤンネル、すなわ
ち第２の楽音発生態様のために利用されるチヤン
ネルを示す。Ｌは和音構成音（下鍵域Ｌにおける
押鍵音）が割当てられるチヤンネルを示し、Ｐは
自動ベース音が割当てられるチヤンネルを示し、
Ａは自動アルペジヨ音が割当てられるチヤンネル
を示す。×は強制的にオフにする（発音割当てを
クリアする）チヤンネルを示す。 第２表において、10チヤンネルモード（チヤン
ネルモード信号10／７が“０”）の場合、ノーマ
ルモードのときはすべてのチヤンネル２〜１１が
第１の楽音発生態様Ｕのために使用される。自動
ベースコード演奏のフインガードコードモード
FCのときはチヤンネル２、３、５、７、９、１
１が第２の楽音発生態様Ｌ、Ｐ、Ａのために使用
され、残りのチヤンネル４、６、８、１０、が第
１の楽音発生態様Ｕのために使用される。但し、
シングルフインガーモードSFのときはチヤンネ
ル「３」は使用されず、和音構成音のためのチヤ
ンネルＬは３個だけである。これは、シングルフ
インガーモードのときは和音構成音は３音しか発
生しないためである。モード切換パルス△ABC
が発生する短時間（31.5ms＋２α）の間は、第
２の楽音発生態様のためのチヤンネル２、３、
５、７、９、１１が強制的にクリアされる。これ
は、モードの切換えによつてこれらのチヤンネル
２、３、５、７、９、１１の楽音発生態様が変化
する（第１から第２へ、あるいはその逆に）た
め、割当て動作に不都合が生じないようにするた
めである。 ７チヤンネルモード（信号10／７が“１”）の
場合はチヤンネル「３」、「８」、「10」の３チヤン
ネルが強制的にクリアされることが第２表に示さ
れている。第１の楽音発生態様Ｕと第２の楽音発
生態様Ｌ、Ｐ、Ａの使い分けに関しては上述の10
チヤンネルモードのときと同じである。 第２表に示す時分割チヤンネルタイミング
「１」〜「11」は、発音割当て回路１８内のタイ
ミング信号発生回路２０のシフトレジスタ６０
（第２図）において設定される。このシフトレジ
スタ６０の第１ステージＱ１から第11ステージＱ
１１の出力タイミング（第３図の６０−Ｑ参照）
が第２表に示すチヤンネルタイミング「１」〜
「11」に対応している。 第２図において、シフトレジスタ６０の各ステ
ージＱ１〜Ｑ１１の出力は割当て態様設定回路１
０８と割当て禁止回路１０９に供給される。割当
て態様設定回路１０８は、選択されたモードに対
応する所定の割当て態様（第２表参照）に従つて
チヤンネルタイミング信号UchT、LchT、
PchT、AchTを発生する。上鍵域チヤンネルタ
イミング信号UchTは、第２表に示す第１の楽音
発生態様のためのチヤンネルＵの時分割タイミン
グに対応して発生される。下鍵域チヤンネルタイ
ミング信号LchTは、第２表に示す伴奏和音用の
チヤンネルＬの時分割タイミングに対応して発生
される。ベースチヤンネルタイミング信号PchT
は、第２表に示す自動ベース音用のチヤンネルＰ
のタイミングに対応して発生される。アルペジヨ
チヤンネルタイミング信号AchTは、第２表に示
す自動アルペジヨ音用のチヤンネルＡのタイミン
グに対応して発生される。第４図のモード選択回
路１３から発生されたチヤンネルモード信号10／
７、シングルフインガーモード信号SF、及び自
動ベースコードモード信号ABCが割当て態様設
定回路１０８に供給され、これらモード信号の状
態に応じて所定の態様で（第２表に示すように）
チヤンネルタイミング信号UchT〜AchTが発生
される。 割当て態様設定回路１０８においては、シフト
レジスタ６０の所定のステージ出力（Ｑ２〜Ｑ１
１）を合成して各チヤンネルタイミング信号
UchT〜AchTを得るように論理回路が組まれて
いる。アンド回路１１０、１１１、１１２は10チ
ヤンネルモード（信号10／７が“０”）のときス
テージＱ３、Ｑ８、Ｑ１０の出力を選択するため
の回路である。オア回路１１３はノーマルモード
（）のときの上鍵域チヤンネルタイミン信号
UchTを合成する回路である。オア回路１１４は
自動ベースコードモード（ABC）のときの上鍵
域チヤンネルタイミング信号UchTを合成する回
路である。オア回路１１５は下鍵域チヤンネルタ
イミング信号LchTを合成する回路である。自動
ベースコードモード（ABCが“１”）のとき、ア
ンド回路１１６、１１７、１１８、１１９を介し
て信号UchT、LchT、PchT、AchTが出力され
る。ノーマルモード（ABCが“０”）のときはア
ンド回路１２０からオア回路１２１を介して信号
UchTのみが出力される。 各信号UchT〜AchTの発生のための論理式を
次に示す。尚、10／７は10／７をインバータ１２
２で反転したものを示す。 UchT＝ABC・（Q4＋Q6＋ 10／７・Ｑ８＋10／７・ Ｑ１０）＋・ （Ｑ２＋・10／７・ Ｑ３＋Q4＋Q5＋Q6＋Q7＋ 10／７・Ｑ８＋Q9＋ 10／７・Ｑ１０＋Ｑ１１） LchT＝ABC・（・ 10／７・Ｑ３＋Q5＋Q7＋ Q9） PchT＝ABC・Ｑ２ AchT＝ABC・Ｑ１１ 割当て禁止回路１０９は、前記第２表で×印で
示したチヤンネルのタイミングに対応するオフチ
ヤンネルタイミング信号OFchTを発生する。７
チヤンネルモード（信号10／７が“１”）のとき
はアンド回路１２３、１２４、１２５、オア回路
１２６、１２７を介してステージＱ３、Ｑ８、Ｑ
１０の出力タイミングに対応してオフチヤンネル
タイミング信号OFchTを発生する。また、シン
グルフインガーモード（信号SFが“１”）のとき
はオア回路１２８、アンド回路１２３を介してス
テージＱ３の出力タイミングに対応して信号
OFchTを発生する。また、モード切換パルス△
ABCが発生している間はアンド回路１２９が動
作可能となり、オア回路１３０で合成されたステ
ージＱ２、Ｑ３、Ｑ５、Ｑ７、Ｑ９、Ｑ１１の出
力タイミングに対応して信号OFchTが発生され
る。 10チヤンネルモード（信号10／７が“０”）の
ときのチヤンネルタイミング信号UchT、
LchT、PchT、AchT、OFchTの発生状態例を第
６図に示す。シングルフインガーモードSFのと
きはチヤンネル「３」に対応する信号LchTは発
生されない。これは、第２図のアンド回路１１０
が不動作となるためである。第３図及び第６図に
示すように、１キー時間（22μｓ）の間に各チヤ
ンネルのタイミングが２回発生する。 キー走査回路１１の詳細 第７図は、第１図におけるキー走査回路１１の
詳細例をキースイツチマトリクス１０に関連して
示す図である。キー走査回路１１のキー走査用カ
ウンタ１３１、１３２にはタイミング信号発生回
路２０（第２図）から発生されたキー走査用の２
相クロツクパルスφAB（φA、φB）が供給され
る。６進カウンタ１３１はカウント入力Ｔに加わ
る信号“１”をクロツクパルスφABのタイミング
で繰返し加算する。すなわちクロツクパルスφA
のタイミングでカウント入力Ｔを取り込んでカウ
ントアツプし、パルスφBのタイミングでカウン
ト結果に対応する出力状態を設定する。従つて、
６進カウンタ１３１はクロツクパルスφABに従つ
てカウントアツプされ、その出力の状態はクロツ
クパルスφBが立上る毎にすなわち第３図に示す
１キー時間毎に変化する。６進カウンタ１３１の
計数内容は、10進表示の「０」、「１」、「２」、
「４」、「５」、「６」（２進表示の“000”、“001”
、
“010”、“100”、“101”、“110”）の順で変化し、
10
進表示の「３」（２進表示の“011”）を飛び越す
ようになつている。 ６進カウンタ１３１の計数内容が「６」
（“110”）から「０」（“000”）に戻るとき、詳しく
はパルスφBのタイミングでカウンタ１３１の出
力が「０」に変わる直前のパルスφAのタイミン
グにおいて、キヤリイ信号（CO）が該カウンタ
１３１から出力され、16進カウンタ１３２のカウ
ント入力Ｔに供給される。16進カウンタ１３２
は、カウント入力Ｔに与えられたキヤリイ信号を
パルスφAのタイミングで取り込んでカウントア
ツプし、パルスφBのタイミングでカウント結果
に対応する出力状態を設定する。要するに、６進
カウンタ１３１の出力が「０」に成る毎に16進カ
ウンタ１３２の出力が変化する（１カウントアツ
プされる）。 16進カウンタ１３２の計数内容が「15」
（“1111”）から「０」（“0000”）に戻るとき、詳し
くはパルスφBのタイミングでカウンタ１３２の
出力が「０」に変わる直前のパルスφAのタイミ
ングにおいて、キヤリイ信号（CO）が該カウン
タ１３２から出力される。このカウンタ１３２の
キヤリイ信号（CO）は遅延フリツプフロツプ１
３３に入力される。遅延フリツプフロツプ１３３
はパルスφAのタイミングでキヤリイ信号（CO）
を取り込んでパルスφBのタイミングで出力す
る。従つてカウンタ１３１及び１３２の出力がす
べて“０”となる１キー時間に対応して遅延フリ
ツプフロツプ１３３の出力が“１”となる。この
遅延フリツプフロツプ１３３の出力は走査サイク
ルパルス4.5Mとして各回路に供給される。後述
するように、この走査サイクルパルス4.5Mは最
高鍵C7を走査するタイミングに対応している。 ６進カウンタ１３１の出力はデコーダ１３４に
加わり、16進カウンタ１３２の出力はデコーダ１
３５に加わる。デコーダ１３４の出力はキースイ
ツチマトリクス１０の音名ラインに入力される。
音名ＣとＦ＃のラインにはデコーダ１３４の出力
「０」が入力され、ＢとＦのラインには「１」が
入力され、Ａ＃とＥのラインには「２」が入力さ
れ、ＡとＤ＃のラインには「４」が入力され、Ｇ
＃とＤのラインには「５」が入力され、ＧとＣ
＃のラインには「６」が入力される。従つて６進
カウンタ１３１の計数内容が「０」、「１」、
「２」、「４」、「５」、「６」、「０」、「１」……
と変
化するにつれて音名Ｃ、Ｂ、Ａ＃、Ａ、Ｇ＃、
Ｇ、Ｆ＃、Ｆ……の順に12の音名が高音順から順
に繰返し走査される。 キースイツチマトリクス１０の出力B52〜B11
は鍵C7〜C2の半オクターブ毎のグループに対応
している。これらの出力B52〜B11はマルチプレ
クサ１３６に加わり、16進カウンタ１３２の計数
値「０」〜「10」に対応するデコーダ１３５の出
力BT0〜BT10によつて選択され、１本のライン
１３７にまとめられる。キースイツチマトリクス
１０の出力B52〜B11に対応する鍵グループとこ
れらの出力B52〜B11を選択するデコーダ１３５
の出力BT0〜BT10との関係を第３表に示す。
【表】 最低鍵C2はその上の半オクターブの鍵グルー
プＦ＃２〜Ｇ＃２と同じ出力B11に導かれてい
る。そのため、この最低鍵C2のために専用の走
査入力ラインCLが設けられている。音名Ｃに対
応するデコーダ１３４の出力「０」はアンド回路
１３８及び１３９に入力される。最低鍵C2が属
する半オクターブ域を選択するためのデコーダ１
３５の出力BT10がアンド回路１３９に加わり、
その出力BT10をインバータ１４０で反転した信
号がアンド回路１３８に加わる。従つて、デコー
ダ１３５の出力BT０〜BT９が発生している間は
アンド回路１３８が動作可能となり、デコーダ１
３４の出力「０」にもとづいてC7、C6、C5、
C4、C3あるいはＦ＃６、Ｆ＃５、Ｆ＃４、Ｆ
＃３、Ｆ＃２の鍵が走査される。デコーダ１３５
の出力BT１０が発生するとアンド回路１３９が
動作可能となり、デコーダ１３４の出力「０」が
“１”となつたときラインCLを介して最低鍵C2
に走査パルスが与えられる。この最低鍵C2の走
査出力はマトリクス１０の出力B11に現われる。
ラインCLの走査パルスはマルチプレクサ１３６
のアンド回路１４１にも加えられ、出力B11に現
われる最低鍵C2の走査出力を該アンド回路１４
１で選択する。 16進カウンタ１３２の出力が「０」のときはデ
コーダ１３５の出力BT０によつて最高の半オク
ターブC7〜G6の出力B52が選択される。以後、
カウンタ１３２の計数が進むにつれて徐々に低い
鍵域の出力B51……B11が選択される。また、デ
コーダ１３５の出力が同じ値を維持している間に
デコーダ１３４の出力は高音側から順に１回りす
るので、結局、キースイツチマトリクス１０の各
鍵は高音側から順に（最高音C7から最低音C2ま
で）走査されることになる。マルチプレクサ１３
６の出力ライン１３７には高音側の鍵から順に時
分割多重化されたキーデータ（“１”がキーオ
ン、“０”がキーオフを示す）が得られる。ライ
ン１３７のデータはアンド回路１４２を経由して
キーデータKDとして出力される。時分割多重化
されたキーデータKDにおける１タイムスロツト
（１キーデータ）の幅は１キー時間（第３図参
照）である。 カウンタ１３１及び１３２の出力は、現在走査
中の鍵を示すキーコードN1〜N4、B1〜B3として
走査キー表示ライン１２（第１図）に供給され
る。キーコードを構成するノートコードN1〜N4
のうち下位３ビツトN1〜N3は６進カウンタ１３
１の出力であり、上位１ビツトN4は16進カウン
タ１３２の最下位ビツト出力である。オクターブ
コードB1〜B3は16進カウンタ１３２の上位３ビ
ツト出力である。ノートコードN1〜N4の値と音
名の関係を第４表に、オクターブコードB1〜B3
の値とオクターブ鍵域との関係を第５表に示す。
【表】
【表】 尚、オクターブコードB3、B2、B1は、更に
“110”（10進の６）、“111”（10進の７）という値
をとるが、これは鍵盤には対応していず、信号
BT12.13、BT14.15の発生タイミングに対応して
いる。 鍵Ｆ＃３〜Ｃ＃２の鍵域に対応するデコーダ１
３５の出力BT7、BT8、BT９（第３表参照）は
オア回路１４３に入力される。更にこのオア回路
１４３には最低鍵C2の走査ラインCLの信号も入
力される。このオア回路１４３の出力は、自動ベ
ースコード演奏のために使用される下鍵域の鍵Ｆ
＃３〜C2の走査タイミングに対応して“１”と
なり、下鍵域走査タイミング信号LKとして利用
される。この下鍵域走査タイミング信号LKはナ
ンド回路１４４に入力される。ナンド回路１４４
の他の入力にはモード選択回路１３（第４図）か
らモード切換パルス△ABCが供給され、その出
力はアンド回路１４２に加えられる。従つて、モ
ード切換パルス△ABCが発生する短時間
（31.5ms＋２α）の間、下鍵域走査タイミングに
おいてナンド回路１４４の出力が“０”となり、
下鍵域（Ｆ＃３〜C2）のキーデータKDがアンド
回路１４２で阻止される。これは、モード切換時
に不都合な割当て動作がなされるのを防ぐためで
ある。 キーデータKDの各タイムスロツトに割当てら
れる鍵C7〜C2の一部を第８図に示す。また、デ
コーダ１３５の出力BT０〜BT１５の発生タイミ
ングを第８図のBT０〜15に示す。以下、デコー
ダ１３５の各出力BT０〜BT１５が発生するタイ
ミングをブロツクタイミングということにする。
１つのブロツクタイミングは６キー時間である。
更に、下鍵域走査タイミング信号LKの発生タイ
ミングを第８図のLKに示す。また、最低鍵C2走
査タイミング信号CLTの発生タイミングを第８
図のCLTに示す。この信号CLTは最低鍵走査ラ
インCLに与えられた走査パルスである。 デコーダ１３５の出力BT５とBT６及びイニシ
ヤルクリア信号ICがノア回路１４５に入力され
る。この出力BT５とBT６は、下鍵域の直前の１
オクターブ（Ｆ＃４〜G3）の走査タイミングに
対応している。ノア回路１４５の出力は第８図の
に示すようにデコーダ出力BT５とBT６の
発生時（及びイニシヤルクリア信号ICの発生
時）に“０”になる。このノア回路１４５の出力
は、記憶解除用のキヤンセル信号として利
用される。 デコーダ１３５の出力BT０とBT1はオア回路
１４６に入力され、信号BT０．１（第８図参
照）が得られる。また、デコーダ１３５の出力
BT１０〜BT１３を入力したオア回路１４７から
は信号BT１０．１３が得られ、BT１２とBT１
３を入力したオア回路１４８からは信号BT１
２．１３が得られ、BT１４とBT１５を入力した
オア回路１４９からは信号BT１４．１５が得ら
れる。第８図に示すように、これらの信号BT１
０．１３、BT１２．１３、BT１４．１５は実際
のキー走査の後に発生している。これらの信号に
よつて示された鍵に対応していない余分の走査時
間において自動ベースコード演奏あるいは自動ア
ルペジヨ演奏のための処理が行われる。 デコーダ１３４の出力「０」すなわち音名Ｃま
たはＦ＃に対応する信号と16進カウンタ１３２の
最下位ビツト（N4）をインバータ１５１で反転
した信号とがアンド回路１５０に加えられる。こ
のアンド回路１５０から出力されるＣノートタイ
ミング信号CNTは、カウンタ１３１、１３２か
ら得られるノートコードN1〜N4が“0000”のと
きすなわちＣ音のタイミングのとき“１”となる
もので、第８図に示すように12キー時間毎に繰返
し発生する。尚、カウンタ１３１、１３２の出力
がすべて“０”のときは最高鍵C7が走査される
ので、走査サイクルパルス4.5Mは第８図に示す
ように最高鍵C7の走査タイミングに対応して発
生される。また、デコーダ１３５の出力BT５と
BT６がノア回路２７９に入力され、信号５．
６が得られる。 各種処理動作の時間関係の概略 割当て処理あるいは自動演奏用のキーデータ形
成処理等、各種処理の詳細な説明の前に、これら
各種処理が実行される時間関係を大局的に理解す
るために、各種処理が実行されるタイミングの概
略を第８図のＺに示す。キー走査期間は最高鍵
C7の走査タイミングから最低鍵C2の走査タイミ
ングまでの61キー時間である。第８図のＺにおけ
るはノーマルモードの場合の処理動作タイ
ミングを示す。ノーマルモードの場合は全ての鍵
が上鍵域として取扱われるので、全キー走査タイ
ミングに対応して上鍵域の発音チヤンネルに対す
る割当て処理が行われる。尚、個々の押圧鍵に関
する割当て処理は、そのキーデータKDが発生し
ている１キー時間内で行われる。 第８図のＺにおけるFCはフインガードコード
モードの場合の処理動作タイミングを示す。フイ
ンガードコードモードにおいては、C7からG3ま
での鍵が上鍵域となり、Ｆ＃３からC2までの鍵
が下鍵域となる。そのため、鍵C7の走査タイミ
ングからG3の走査タイミングまでの42キー時間
においては、キーデータKDによつて示された押
圧鍵（上鍵域の押圧鍵）を上鍵域の発音チヤンネ
ルに割当てる処理が行われる。フインガードコー
ドモードにおいては下鍵域で押圧された鍵をその
まま和音構成音として発音するので、鍵Ｆ＃３か
らC2までの下鍵域のキー走査タイミングにおい
ては、キーデータKDによつて示された押圧鍵
（下鍵域の押圧鍵）を下鍵域の発音チヤンネル
（チヤンネルタイミング信号LchTによつて示され
るチヤンネル）に割当てる処理が行われる。 鍵Ｆ＃３からC2までの下鍵域のキー走査タイ
ミングにおいて発生したキーデータKD（詳しく
はそのノートタイミング）を下鍵域キーデータレ
ジスタ３５（第１図の和音検出制御回路３０内）
に記憶しておき、最低鍵C2の走査タイミング直
後の12キー時間において、下鍵域の押圧鍵の組合
せによつて和音が成立しているか否かを検出す
る。和音不成立のときは、その後の12キー時間に
おいて、押圧鍵の最低音を仮根音として設定する
処理を行う。 一方、信号BT１２．１３が発生する12キー時
間の間にアルペジヨ音キーデータ形成回路４４
（第１図）においてアルペジヨ（ARP）同音処理
が行われる。これは、下鍵域の発音チヤンネルに
割当てられる下鍵域押鍵音の中から異オクターブ
同音名の音を検出する処理である。フインガード
コードモード（FC）においては下鍵域の押圧鍵
がそのまま発音割当てされるため、異オクターブ
同音名の音が別チヤンネルに割当てられているこ
ともある。アルペジヨ演奏においては、異オクタ
ーブ同音名の音は同音（複数有つても１音）とし
て処理するので、このような異オクターブ同音名
の音を検出する処理を事前に行う必要がある。そ
の後、信号BT１４．１５が発生する12キー時間
の間にアルペジヨ（ARP）処理が行われる。こ
のアルペジヨ（ARP）処理では、アルペジヨパ
ターンデータArpPT（第１図）の値に応じて下
鍵域押鍵音（同音処理後の音）の数を計数する。 和音検出及びアルペジヨ（ARP）処理が終了
した後、信号BT０．１が発生する12キー時間に
おいて自動ベース音Ｐと自動アルペジヨ音Ａの発
音割当てが行われる。勿論、これらの自動音の発
音割当て処理は、パターンデータBassPT、
ArpPTが発生しているときに限つて行われる。
このＰ、Ａの発音割当て処理タイミングは上鍵域
発音割当て処理タイミングと重なつているが、
各々の専用の１つのチヤンネル（PchT、AchT
によつて示されるチヤンネル）に割当てるので不
都合は生じない。 第８図のＺにおけるSFはシングルフインガー
モードのときの処理動作タイミングを示す。シン
グルフインガーモードにおいては下鍵域は和音構
成音そのものを指定するのではなく和音の根音と
和音種類を指定するために使用される。従つて、
鍵Ｆ＃３からC2までの下鍵域のキー走査タイミ
ングにおいて発音割当て処理は行われない。この
下鍵域の走査タイミングにおいては下鍵域のキー
データKDにもとづいて下鍵域押圧鍵の中の最高
音を検出する処理が行われる。この下鍵域最高押
圧鍵が根音である。これは、根音を最高音として
押圧し、和音種類を示す鍵は根音を示す鍵よりも
低音側で押圧するようにしているためである。信
号BT１２．１３が発生する12キー時間において
SF和音割当て処理が行われる。このSF和音割当
て処理においては、根音及び和音種類にもとづい
てSF和音キーデータ形成回路４３（第１図）で
自動的に形成した和音構成音のキーデータSFKL
を出力し、このキーデータSFKLにもとづいて発
音割当て回路１８において下鍵域の発音チヤンネ
ルに対する割当て処理を行う。信号BT１４．１
５が発生する12キー時間においてはフインガード
コードモード（FC）の場合と同様にアルペジヨ
（ARP）処理を行う。また、信号BT０．１が発
生する12キー時間においては自動ベース音Ｐと自
動アルペジヨ音Ａの発音割当て処理を行う。 和音検出等、自動演奏に関する処理に要する時
間が12キー時間なのは、12の音名（Ｃ、Ｂ、……
Ｄ、Ｃ＃）のすべてのタイミング（ノートタイミ
ング）に合わせるためである。各キー時間に対応
する音名（ノートタイミング）はキー走査回路１
１（第７図）から供給されるノートコードN1〜
N4によつて示されている。 キー情報変換部２３の詳細 第１図におけるキー情報変換部２３の詳細は第
９図に示されている。キー走査回路１１のカウン
タ１３１、１３２（第７図）からライン１２を介
して供給されたノートコードN1〜N4は第９図の
キーコードメモリ２４と比較回路２５の一方入力
Ａに加えられる。カウンタ１３２からライン１２
を介して供給されたオクターブコードB1〜B3は
オクターブコード変換回路２６のアンド回路１５
２、１５３、１５４に夫々入力される。アンド回
路１５２、１５３、１５４の他の入力にはインバ
ータ１５５の出力が加わる。ベース音あるいはア
ルペジヨ音を割当てるときだけオア回路１５６の
出力が“１”となつてインバータ１５５の出力が
“０”となるが、それ以外のときは常にインバー
タ１５５の出力は“１”である。従つて、通常は
アンド回路１５２、１５３、１５４が動作可能と
なつており、ライン１２から供給されたオクター
ブコードB1、B2、B3がアンド回路１５２、１５
３、１５４及びオア回路１５７、１５８、１５９
を通過して（変換されずに）出力される。尚、ア
ンド回路１６０にはモード選択回路１３のラツチ
回路１４−４（第４図）からのシングルフインガ
ーモード信号SFとキー走査回路１１のオア回路
１４８（第７図）からの信号BT１２．１３が加
えられており、シングルフインガーモードにおけ
る和音構成音の発音割当て処理タイミング（第８
図に示すBT１２．１３のタイミング）において
アンド回路１６０の出力が“１”となり、インバ
ータ１６１を介してアンド回路１５３を不動作に
し、オクターブコードB1〜B3の値を変更する。
オクターブコード変換回路２６から出力されるオ
クターブコード（通常はB1、B2、B3）はキーコ
ードメモリ２４及び比較回路２５の一方入力Ａに
入力される。 キーコードメモリ２４は、キーコードN1〜B3
の各ビツトに対応する７個のシフトレジスタ２４
−１乃至２４−７を具えている。各シフトレジス
タ２４−１乃至２４−７はチヤンネルタイミング
（第６図参照）の数に対応する11のステージを具
えており、システムクロツクパルスφによつて各
チヤンネルタイミング１〜１１に同期してシフト
駆動される。従つて、シフトレジスタ２４−１乃
至２４−７の入力と出力のチヤンネルタイミング
は一致している。各シフトレジスタ２４−１乃至
２４−７の出力はゲート部２４−Ｇを介して入力
側に戻され、記憶保持される。ゲート部２４−Ｇ
は或るチヤンネルタイミングでロード信号LDが
与えられると、ライン１２から与えられるノート
コードN1〜N4とオクターブ変換回路２６から与
えられるオクターブコードB1〜B3を取り込み、
シフトレジスタ２４−１乃至２４−７の第１ステ
ージに入力する。このときロード信号LDを反転
したノア回路１６２の出力が“０”となり、シフ
トレジスタ２４−１乃至２４−７の出力信号がゲ
ート部２４−Ｇで阻止され、ロード信号LDが発
生したチヤンネルに記憶されていた古いキーコー
ドの記憶がクリアされる。ロード信号LDが発生
していないときはノア回路１６２の出力が“１”
となり、シフトレジスタ２４−１乃至２４−７の
出力が入力側に戻され、各チヤンネルに対応して
記憶されたキーコードが保持される。ロード信号
LDは、ライン１２に供給されたキーコードN1〜
B3を或るチヤンネルに新たに割当てるべきとき
にそのチヤンネルタイミングに対応して発音割当
て制御部１９（第１図）から発生されるものであ
る。従つて、キーコードメモリ２４すなわちシフ
トレジスタ２４−１乃至２４−７には、各チヤン
ネルに割当てられた音を示すキーコードが記憶さ
れており、これらの割当て済みのキーコードが各
チヤンネルタイミングに同期して時分割的に出力
される。 キーコードメモリ２４から時分割的に出力され
る各チヤンネルに割当てられたキーコードのうち
４ビツトのノートコードN1〜N4は比較回路２５
の他方入力Ｂに加わり、オクターブコードB1〜
B3はオクターブコード変換回路２７のオア回路
１６３、１６４、１６５に入力される。オクター
ブコード変換回路２７は自動アルペジヨの処理の
ときにオクターブコードB1〜B3の値を変換する
回路であり、それ以外のときはキーコードメモリ
２４から出力されたオクターブコードB1〜B3を
そのまま通過して比較回路２５の他方入力Ｂに入
力する。 比較回路２５は両入力Ａ、Ｂに与えられるキー
コードの値が一致しているとき一致信号EQを発
生する。一方入力Ａに加わるキーコードN1〜B3
は、キー走査タイミングに対応するものであり、
１キー時間の間変化しない。他方入力Ｂに加わる
キーコードN1〜B3は各チヤンネルタイミング
（第６図）毎に変化する。１キー時間は22個のチ
ヤンネルタイミングに相当するので、キー走査タ
イミングに対応するキーコードN1〜B3が同一値
を保持している１キー時間の間にすべての（11個
の）チヤンネルに割当てられている個々のキーコ
ードN1〜B3との比較が２回行われる。すなわ
ち、１キー時間の前半の11ビツトタイムにおい
て、キー走査タイミングに対応するキーコード
N1〜B3と同じ値のキーコードN1〜B3がいずれか
のチヤンネルに既に割当てられているか否かが判
明する。 発音割当て処理の一般的説明 発音割当て回路１８（第１図）における発音割
当て制御部１９とウインドウ回路２１の詳細例を
第１０図に示す。 ウインドウ回路２１のアンド回路１６６及び１
６７にはキー走査回路１１のアンド回路１４２
（第７図）から出力されたキーデータKDが夫々入
力される。ウインドウ回路２１は、選択されてい
るモードに応じてキーデータKDを上鍵域（第１
の楽音発生態様）とするかあるいは下鍵域（第２
の楽音発生態様）とするかの振分けを行う。アン
ド回路１６６の他の入力にはナンド回路１６８の
出力が加えられる。ナンド回路１６８には、モー
ド選択回路１３のノア回路９７からの自動ベース
コードモード信号ABCと、キー走査回路１１の
オア回路１４３（第７図）からの下鍵域走査タイ
ミング信号LKとが入力される。ノーマルモード
のときは信号ABCは常に“０”であり、ナンド
回路１６８の出力は常に“１”となる。従つて、
アンド回路１６６が常に動作可能となり、最高鍵
C7から最低鍵C2までのすべてのキーデータKDが
アンド回路１６６を通過し、上鍵域キーデータ
KUとして出力される。従つて、ノーマルモード
のときは、すべての鍵が上鍵域に属する鍵として
処理される。 自動ベースコードのときは信号ABCは“１”
である。このため下鍵域走査タイミング信号LK
が発生しているときナンド回路１６８の条件が成
立し、ナンド回路１６８の出力が“０”となつて
アンド回路１６６が不動作となる。従つて下鍵域
走査タイミング信号LKが“１”となる下鍵域の
鍵Ｆ＃３〜C2の走査タイミング（第８図参照）
においてアンド回路１６６が動作せず、これらの
下鍵域Ｆ＃３〜C2のキーデータKDは上鍵域キー
データKUとはならない。しかし、鍵C7〜G3の走
査タイミング（第８図参照）では信号LKは
“０”であり、ナンド回路１６８の出力が“１”
となる。従つて、鍵C7〜G3のキーデータKDはア
ンド回路１６６を通過し、上鍵域キーデータKU
として出力される。従つて、自動ベースコードモ
ードのときは一部の鍵C7〜G3が上鍵域（第１の
楽音発生態様）に属するものとして処理される。 アンド回路１６７の他の入力には上述の下鍵域
走査タイミング信号LKとモード選択回路１３の
ラツチ回路１４−３（第４図）から出力されるフ
インガードコードモード信号FCとが入力され
る。このアンド回路１６７の出力はオア回路１６
９を介して下鍵域キーデータKLとして出力され
る。従つて、自動ベースコードのフインガードコ
ードモードのときに限り（FCが“１”）アンド回
路１６７が動作可能となり、下鍵域走査タイミン
グ信号LKが“１”のときに発生される下鍵域の
鍵Ｆ＃３〜C2のキーデータKDのみがアンド回路
１６７で選択され、下鍵域キーデータKLとして
出力される。 シングルフインガーモードのときはアンド回路
１６７は動作せず、下鍵域Ｆ＃３〜C2のキーデ
ータKDが直接的に下鍵域キーデータKLとはなら
ない。その代わりに、SF和音キーデータ形成回
路４３（第１図）からシングルフインガーモード
のために自動的に形成された和音構成音のキーデ
ータSFKLが発生され、このキーデータSFKLが
オア回路１６９に入力され、下鍵域キーデータ
KLとして出力される。 発音割当て制御部１９では、ウインドウ回路２
１で振分けられた上鍵域キーデータKUあるいは
下鍵域キーデータKLにもとづき、KUに対応する
音は上鍵域用の発音チヤンネルに、KLに対応す
る音は下鍵域用の発音チヤンネルに、夫々割当て
る。モードが変化すれば、上鍵域チヤンネルと下
鍵域チヤンネルの態様が変化するのは既に述べた
通りである。すなわち、タイミング信号発生回路
２０（第２図）におけるチヤンネルタイミング信
号UchT、LchT、PchT、AchTの発生態様が変
化する（第６図参照）。これらのチヤンネルタイ
ミング信号UchT、LchT、PchT、AchTが第１
０図の発音割当て制御部１９に供給され、割当て
動作を制御する。 発音割当て制御部１９において、上鍵域キーデ
ータKUはアンド回路１７０に加えられ、下鍵域
キーデータKLはアンド回路１７１に加えられ
る。アンド回路１７０〜１７３は、キーデータ
KU、KL、KP、KAに対応する音をいずれかのチ
ヤンネルに新たに割当てるべき条件が成立したか
否かを判定するものである。割当て条件が成立し
たとき、割当てるべきチヤンネルのタイミングに
対応して、アンド回路１７０〜１７３からオア回
路１７４を介してロード信号LDが発生される。
このロード信号LDはキーコードメモリ２４（第
９図）に与えられると共に、オア回路１７５、１
７６を介してカレントキーオンメモリ１７７及び
キーオンメモリ１７８に記憶される。 両キーオンメモリ１７７、１７８はそれぞれ11
ステージ／１ビツトのシフトレジスタから成り、
システムクロツクパルスφによつてシフト制御さ
れる。或るチヤンネルタイミングでシフトレジス
タ（キーオンメモリ）１７７、１７８に取り込ま
れた信号“１”（ロード信号LD）は11ビツトタイ
ム後に、（すなわち同じチヤンネルタイミング
に）該シフトレジスタ（キーオンメモリ）１７
７、１７８の最終ステージから出力される。シフ
トレジスタ（カレントキーオンメモリ）１７７の
出力はアンド回路１７９及びオア回路１７５を介
して自己保持される。シフトレジスタ（キーオン
メモリ）１７８の出力はアンド回路１８０あるい
は１８１及びオア回路１７６を介して自己保持さ
れる。 キーオンメモリ１７７及び１７８は、キーコー
ドメモリ２４（第９図）において各チヤンネルに
対応して記憶されているキーコードN1〜B3が押
圧中の鍵に関するものであるかあるいは離鍵され
たものであるかを、すなわち各チヤンネルに割当
てられた鍵が押鍵中であるか離鍵されたかを、各
チヤンネルタイミングに対応して時分割的に記憶
するためのものである。押鍵中の場合は、ロード
信号LDにもとづいて記憶した“１”が保持され
ており、出力は“１”である。離鍵されると、自
己保持用アンド回路１７９あるいは１８０、１８
１が不動作となつて記憶がクリアされ、出力は
“０”となる。カレントキーオンメモリ１７７
は、実際の鍵のオン・オフに対応するキーオン信
号KON′を記憶するもので、離鍵されるとその鍵
が割当てられていたチヤンネルのキーオン信号
KON′が直ちにクリアされる。この実際の鍵のオ
ン・オフを示すキーオン信号KON′はトランケー
ト回路２２（第１図）に供給される。尚、このカ
レントキーオンメモリ１７７はベース音及びアル
ペジヨ音及びシングルフインガーモードのときの
下鍵域音（和音構成音）には適用されない。キー
オンメモリ１７８はメモリモードを考慮したキー
オン信号KO1を記憶するもので、メモリモード
のときは下鍵域の鍵が離鍵されても直ちにキーオ
ン信号KO1はクリアされず、所定のクリア条件
が成立するまで記憶し続ける。このキーオンメモ
リ１７８から出力されるキーオン信号KO1は楽
音の発音を制御する信号として利用される。 ノーマルモードの場合の発音割当て処理 ノーマルモードの場合は、前述のように、すべ
ての鍵C7〜C2に関するキーデータKDがウインド
ウ回路２１で上鍵域キーデータKUとして振分け
られる。また、タイミング信号発生回路２０（第
２図）からは、第６図に示すように、使用しない
チヤンネルタイミング「１」を除くすべてのチヤ
ンネルタイミング「２」〜「11」に対応して上鍵
域チヤンネルタイミング信号UchTが発生され、
他のチヤンネルタイミング信号LchT、PchT、
AchTは全く発生されない。尚、信号UchTがす
べてのチヤンネルタイミング「２」〜「11」に対
応して発生するのは10チヤンネルモード（10／７
が“０”）のときであり、７チヤンネルモード
（10／７が“１”）のときは前記第２表に示すよう
に異なるが、以下では10チヤンネルモードである
ものとして説明する。 例えば鍵C4の走査タイミングでキーデータKD
が“１”になつたとする。このときライン１２を
介してキーコードメモリ２４及び比較回路２５
（第９図）に入力されるキーコードB3、B2、B1、
N4、N3、N2、N1の値は鍵C4を示す“0110000”
（第４表、第５表参照）となつている。第１０図
においては、この鍵C4のキーデータKDに対応し
て上鍵域キーデータKUが１キー時間の間“１”
となり、この上鍵域キーデータKUが入力されて
いるアンド回路１７０において割当て条件が成立
するかが判定される。アンド回路１７０の他の入
力には上鍵域チヤンネルタイミング信号UchT
（第６図）と、タイミング信号発生回路２０のフ
リツプフロツプ６１（第２図）から発生される後
半期間信号H2（第３図の６１−Ｑ）と、トラン
ケート回路２２（第１図）から発生されるトラン
ケートチヤンネル信号TRUNと、ノア回路１８２
から出力される未登録信号と、キーオンメ
モリ１７８から出力されるキーオン信号KO1を
インバータ１８３で反転した信号が入力される。
トランケートチヤンネル信号TRUNは、既に離鍵
されている上鍵域チヤンネルのうち最も古く離鍵
されたチヤンネルのタイミングに対応して“１”
となる信号で、新たに割当てる鍵はこのチヤンネ
ルに割当てるべきであることを示している。この
トランケートチヤンネル信号TRUNの発生の詳細
は後述する。 未登録信号は、今割当てようとするキー
データKD（KU）に対応するキーコードN1〜B3
と同じキーコードが既にいずれかのチヤンネルに
割当てられているとき、“０”、未だどのチヤンネ
ルにも割当てられていないとき“１”である。す
なわち、今割当てようとするキーデータKD
（KU）に対応するキーコードN1〜B3と同じキー
コードが既にいずれかのチヤンネルに割当てられ
ている場合は、そのキーコードN1〜B3が走査キ
ー表示ライン１２に供給されている１キー時間の
前半11ビツトタイムにおけるいずれかのチヤンネ
ルタイミングに対応して比較回路２５（第９図）
から一致信号EQが発生される。この一致信号EQ
は第１０図のアンド回路１８３に加わる。アンド
回路１８３の他の入力にはアンド回路１８４、オ
ア回路１８５を介してカレントキーオンメモリ１
７７からのカレントキーオン信号KON′が加わ
る。アンド回路１８４の他の入力にはオア回路１
８７の出力をインバータ１８６で反転した信号が
加えられており、上鍵域割当ての場合はオア回路
１８７の出力が“０”で、アンド回路１８４が動
作可能となつている。従つて、一致信号EQが発
生したチヤンネルに割当てられた鍵が現在実際に
押圧されている（KON′が“１”）ことを条件に
アンド回路１８３の出力が“１”となり、アンド
回路１８８及び１８９に入力される。 アンド回路１８８には上鍵域チヤンネルタイミ
ング信号UchTが加わり、アンド回路１８９には
下鍵域チヤンネルタイミング信号LchTが加わ
る。従つて、一致信号EQが上鍵域チヤンネルに
対応して発生された場合はアンド回路１８８から
オア回路１９０を介して遅延フリツプフロツプ１
９１に“１”が記憶される。また、一致信号EQ
が下鍵域チヤンネルに対応して発生された場合は
（但し、これはノーマルモードの場合は起り得な
いが）、アンド回路１８９からオア回路１９２を
介して遅延フリツプフロツプ１９３に“１”が記
憶される。遅延フリツプフロツプ１９１、１９３
の記憶はアンド回路１９４、１９５を介して夫々
自己保持される。遅延フリツプフロツプ１９１、
１９３の出力がノア回路１８２に入力される。 従つて、今割当てようとするキーデータKD
（KU）が既にいずれかの上鍵域チヤンネルに割
当てられていてそれが現在も押鍵中（KON′が
“１”）である場合は、１キー時間の後半11ビツト
タイムにおいて遅延フリツプフロツプ１９１の出
力が持続して“１”となり、ノア回路１８２から
出力される未登録信号は“０”となる。逆
に、今割当てようとするキーデータKD（KU）
がまだどのチヤンネルにも割当てられていない場
合は、１キー時間の後半の11ビツトタイムにおい
て遅延フリツプフロツプ１９１、１９３の出力が
“０”であり、未登録信号は“１”となる。
タイミング信号発生回路２０（第２図）から発生
される信号S1（第３図）がインバータ２０８で
反転されてアンド回路１９４及び１９５に加わ
り、１キー時間の始めのチヤンネルタイミング
「１」において遅延フリツプフロツプ１９１、１
９３の記憶をクリアする。 アンド回路１７０に後半期間信号H2が入力さ
れている理由は、正しい未登録信号が得ら
れる１キー時間の後半期間において割当てを行う
ためである。また、キーオン信号KO1をインバ
ータ１８３で反転した信号をアンド回路１７０に
入力した理由は空白チヤンネル（KO1が“０”）
に対して新たな割当てを行うためである。また、
未登録信号をアンド回路１７０に入力した
理由は、既に割当て済みの押鍵音を別のチヤンネ
ルに二重に割当てることがないようにするためで
ある。 アンド回路１７０の全入力信号が“１”のと
き、新たな割当てを行う条件が成立し、１キー時
間の後半のトランケートチヤンネル信号TRUNに
よつて指定される上鍵域チヤンネルUchTのいず
れか１つのチヤンネルタイミングに対応して１発
のロード信号LDが該アンド回路１７０からオア
回路１７４を介して発生される。このロード信号
LDが発生した１つのチヤンネルタイミングに対
応してライン１２のキーコードN1〜B3がキーコ
ードメモリ２４（第９図）に取り込まれる。こう
して、或るチヤンネル（ロード信号LDが発生し
たチヤンネル）に新たに割当てられるべき鍵（例
えばC4）を時分割タイムスロツトによつて示し
ているキーデータKDがキーコードN1〜B3（例え
ばC4を示す値）に変換されてキーコードメモリ
２４に記憶される。また、ロード信号LDが発生
したチヤンネルタイミングに対応してカレントキ
ーオンメモリ１７７及びキーオンメモリ１７８
（第１０図）にカレントキーオン信号KON′及び
キーオン信号KO1が記憶される。 ロード信号LDにもとづいて或るチヤンネルに
対応してキーコードメモリ２４（第９図）に記憶
されたキーコードN1〜B3は、次にそのチヤンネ
ルに別のキーコードを割当てるときがくるまで消
去されない。カレントキーオンメモリ１７７及び
キーオンメモリ１７８に記憶したキーオン信号
KON′、KO1は次のようにして消去される。 第１０図のアンド回路１９６には第９図の比較
回路２５から出力される一致信号EQとカレント
キーオンメモリ１７７の出力KON′とインバータ
１９７の出力が加えられる。キーデータKDがオ
ア回路１９８及びアンド回路１９９を介してイン
バータ１９７に加わる。アンド回路１９６の出力
はノア回路２００で反転されて、カレントキーオ
ンメモリ１７７の記憶保持用のアンド回路１７９
に入力される。オア回路１９８の他の入力にはオ
ア回路２０１の出力が加えられるが、このオア回
路２０１の出力はキー走査タイミングのときは
“０”であり、キーデータKDに影響を及ぼさな
い。また、アンド回路１９９の他の入力にはナン
ド回路２０２の出力が加わる。ナンド回路２０２
にはシングルフインガーモード信号SFと下鍵域
走査タイミング信号LKが加えられており、シン
グルフインガーモード（SFが“１”）で下鍵域の
キーデータKDが発生しているとき（LKが
“１”）に“０”を出力してアンド回路１９９を不
動作にする。これはシングルフインガーモードの
ときは下鍵域のキーデータKDを発音割当て処理
に直接的に利用していないため、この下鍵域のキ
ーデータKDをアンド回路１９９で阻止するため
である。 上鍵域のキーデータKDはオア回路１９８及び
アンド回路１９９をそのまま通過してインバータ
１９７に至る。従つて、上鍵域の鍵が離鍵された
ときはその鍵に対応するキーデータKDは“０”
となり、インバータ１９７の出力は“１”とな
る。そのとき、この離鍵されたキーデータKDに
対応するキーコードN1〜B3が第９図の比較回路
２５の一方入力Ａに加えられており、この離鍵さ
れたキーコードN1〜B3がいずれかのチヤンネル
に割当てられていればそのチヤンネルに対応して
一致信号EQが発生する。更に、そのチヤンネル
（一致信号EQが発生したチヤンネル）に割当てら
れた鍵が直前まで押圧されていた場合カレントキ
ーオンメモリ１７７の出力KON′が“１”であ
る。従つて、今まで押圧されていた鍵が離鍵され
たばかりのときにアンド回路１９６の条件が成立
し、その鍵が割当てられているチヤンネルタイミ
ングに対応して該アンド回路１９６の出力が
“１”となる（ニユーキーオフパルスNOFF）。こ
のアンド回路１９６の出力“１”がノア回路２０
０で反転されて、“０”がアンド回路１７９に加
わり、今離鍵されたばかりの鍵が割当てられてい
るチヤンネルのカレントキーオン信号KON′をク
リアする。こうして、カレントキーオン信号
KON′は実際のキーオン、キーオフに対応して
“１”または“０”となる。 尚、ノア回路２００の他の入力にはタイミング
信号発生回路２０（第２図）から発生されるオフ
チヤンネルタイミング信号OFchTとイニシヤル
クリア信号ICが加えられる。従つて、オフチヤ
ンネルタイミング信号OFchT（第６図参照）が
発生したチヤンネルでは強制的にカレントキーオ
ン信号KON′がクリアされ、実際には離鍵されて
いなくても離鍵されたものとして処理される。 尚、オア回路２０１にはアンド回路２０３の出
力とキー走査回路１１のオア回路１４９（第７
図）から供給される信号BT１４．１５（第８図
参照）が入力される。アンド回路２０３にはキー
走査回路１１のオア回路１４８（第７図）から供
給される信号BT１２．１３（第８図参照）とモ
ード選択回路１３のラツチ回路１４−３（第４
図）から発生されるフインガードコードモード信
号FCが入力される。後述のアルペジヨ音キーデ
ータ形成回路４４（第１図）における処理（第８
図を参照して概略説明した「ARP同音処理」と
「ARP処理」）のときに、オクターブコード変換
回路２７（第９図）でオクターブコード変換して
割当て済みキーコードの実際のオクターブコード
とは無関係に一致信号EQが発生するようにし、
この一致信号EQをアルペジヨ処理に利用するよ
うにしている。このとき発生される一致信号EQ
にもとづいてカレントキーオンメモリ１７７がク
リアされないようにするために、上記アルペジヨ
処理中はアンド回路２０３及びオア回路２０１か
ら“１”を発生し、オア回路１９８を介して擬似
的にキーデータKDを“１”にするようにしてい
る。 カレントキーオンメモリ１７７の出力KON′は
インバータ２０４で反転され、アンド回路２０５
に加えられる。アンド回路２０５の他の入力には
上鍵域チヤンネルタイミング信号UchTが加わ
り、その出力はノア回路２０６で反転されてキー
オンメモリ１７８の自己保持用アンド回路１８０
に加わる。アンド回路１８０の残りの入力にはオ
ア回路２０７を介して上鍵域チヤンネルタイミン
グ信号UchTが加わる。鍵が離鍵されるとその鍵
が割当てられているチヤンネルのカレントキーオ
ン信号KON′が“０”になり、インバータ２０４
の出力が“１”となる。その鍵が上鍵域の鍵であ
れば、アンド回路２０５の出力が“１”となり、
ノア回路２０６の出力が“０”となつてアンド回
路１８０が不動作となる。従つて、上鍵域の場
合、カレントキーオンメモリ１７７に記憶するカ
レントキーオン信号KON′が“０”になると直ち
にキーオンメモリ１７８もクリアされる。従つ
て、上鍵域のキーオン信号KO1は実際の押鍵、
離鍵に対応して“１”または“０”になる。 尚、アンド回路１８０にはオア回路２０７を介
して上鍵域チヤンネルタイミング信号UchTと下
鍵域チヤンネルタイミング信号LchTが加えられ
ており、上鍵域あるいは下鍵域のキーオン信号
KO1をクリアするためのもので、上鍵域及び下
鍵域のチヤンネル以外のタイミングではこのアン
ド回路１８０は常に動作不能となる。もう一つの
自己保持用アンド回路１８１はベース音チヤンネ
ル（信号PchTのチヤンネル）及びアルペジヨ音
チヤンネル（信号AchTのチヤンネル）のキーオ
ン信号KO1をクリアするためのものであり、上
鍵域及び下鍵域チヤンネルタイミングでは常に不
動作となつている。 尚、ノア回路２０６の他の入力にはオフチヤン
ネルタイミング信号OFchTが加えられており、
この信号OFchTが発生したチヤンネルタイミン
グではノア回路２０６の出力が“０”となり、実
際には離鍵されていなくてもキーオン信号KO1
が強制的にクリアされる。 フインガードコードモードの場合の発音割当て フインガードコードモードの場合は、フインガ
ードコードモード信号FC及び自動ベースコード
モード信号ABCが“１”となる。前述のよう
に、ウインドウ回路２１では、鍵C7〜G3のキー
データKDを上鍵域キーデータKUとして出力
し、鍵Ｆ＃３〜C2のキーデータKDを下鍵域キー
データKLとして出力する。また、タイミング信
号発生回路２０（第２図）からは、第６図の
ABCの欄に示すように所定のチヤンネルに対応
してチヤンネルタイミング信号UchT、LchT、
PchT、AchTが夫々発生する。 上鍵域キーデータKUにもとづく発音割当て処
理動作は、前述のノーマルモードのときと同じで
ある。ただ異なる点は、ノーマルモードのときは
全鍵のキーデータKDが上鍵域キーデータKUと
なるのに対して、自動ベースコードモード（フイ
ンガードコードモード及びシングルフインガーモ
ード）のときは一部の鍵C7〜G3のキーデータKD
が上鍵域キーデータKUとなる点と、ノーマルモ
ードのときは全発音チヤンネルに対応して上鍵域
チヤンネルタイミング信号UchTが発生されるの
に対して、自動ベースコードモードのときは一部
の発音チヤンネルに対応して上鍵域チヤンネルタ
イミング信号UchTが発生される点だけである。 第１０図の発音割当て制御部１９において、下
鍵域キーデータKLはアンド回路１７１に入力さ
れる。下鍵域Ｆ＃３〜C2の鍵が押圧されるとそ
の鍵の走査タイミングにおいて１キー時間の間キ
ーデータKLが“１”となる。アンド回路１７１
の他の入力には下鍵域チヤンネルタイミング信号
LchTと、後半期間信号H2と、トランケートチヤ
ンネル信号TRUNと、未登録信号と、キー
オン信号KO1をインバータ１８３で反転した信
号が入力される。トランケートチヤンネル信号
TRUNは、下鍵域キーデータKLが発生している
ときは下鍵域チヤンネルのうち最も古く離鍵され
たチヤンネルのタイミングに対応して“１”とな
る。 今発生している下鍵域キーデータKLに対応す
るキーコードN1〜B3が既にいずれかの下鍵域チ
ヤンネルに割当てられている場合は、その下鍵域
チヤンネルタイミングに対応して比較回路２５
（第９図）から一致信号EQが発生し、第１０図の
アンド回路１８３に入力される。このアンド回路
１８３の出力“１”は下鍵域チヤンネルタイミン
グ信号LchTによつて動作可能となつているアン
ド回路１８９を介して遅延フリツプフロツプ１９
３に記憶される。従つて、今発生している下鍵域
キーデータKLに対応する鍵が既に割当てられて
いれば１キー時間の後半の11ビツトタイムにおい
て遅延フリツプフロツプ１９３の出力が持続的に
“１”となる。この遅延フリツプフロツプ１９３
の出力は信号LKOEXTとして他の回路に供給さ
れると共にノア回路１８２で反転され、未登録信
号としてアンド回路１７１に入力される。 アンド回路１７１の条件が成立したときロード
信号LDが発生され、今発生しているキーデータ
KD（KL）に対応するキーコードN1〜B3がキー
コードメモリ２４（第９図）に記憶され、同時に
カレントキーオンメモリ１７７及びキーオンメモ
リ１７８にカレントキーオン信号KON′とキーオ
ン信号KO1が記憶される。こうして、フインガ
ードコードモードにおいては、下鍵域で押圧され
ている鍵が下鍵域チヤンネルに発音割当てされ、
下鍵域押圧鍵（通常は複数）が伴奏和音として発
音される。 フインガードコードモードにおける下鍵域のカ
レントキーオン信号KON′の消去は、前述の上鍵
域のカレントキーオン信号KON′の消去と同様
に、アンド回路１９６の条件が成立したとき（す
なわち今まで押されていた鍵が新たに離鍵された
とき）になされる。キーオンメモリ１７８におけ
る下鍵域のキーオン信号KO1の消去は次のよう
にして行われる。 モード切換制御回路１５（第４図）から出力さ
れたメモリモード信号Ｍがインバータ２０９で反
転されてアンド回路２１０に入力される。アンド
回路２１０の他の入力にはフインガードコードモ
ード信号FCとカレントキーオン信号KON′をイン
バータ２０４で反転した信号が加わる。従つて、
フインガードコードモードにおいて（FCが
“１”）、メモリモードでない場合（Ｍが“０”）
は、下鍵域の鍵が実際に離鍵されると（KON′が
“０”）、アンド回路２１０の条件が成立する。ア
ンド回路２１０の出力“１”はオア回路２１１を
介してアンド回路２１２に加わる。アンド回路２
１２の他の入力には下鍵域チヤンネルタイミング
信号LchTが加わつており、“０”となつたカレン
トキーオン信号KON′が下鍵域チヤンネルに割当
てられたものである（アンド回路２１０の出力
“１”が信号LchTのタイミングで発生する）こと
を条件に、オア回路２１１の出力（アンド回路２
１０の出力“１”）を通過し、ノア回路２０６に
加える。結局、アンド回路２１０の出力“１”は
ノア回路２０６で反転され、キーオンメモリ１７
８の自己保持用のアンド回路１８０を不動作に
し、キーオン信号KO1をクリアする。従つて、
フインガードコードモードにおいてメモリモード
でない場合は、下鍵域の鍵が実際に離鍵されたと
きに、その鍵が割当てられているチヤンネルのキ
ーオン信号KO1がクリアされる。 メモリモードである場合（Ｍが“１”）は、イ
ンバータ２０９の出力が“０”であり、アンド回
路２１０は不動作となる。従つて、下鍵域の鍵が
実際に離鍵されて、カレントキーオン信号
KON′が“０”になつても、キーオン信号KO1は
クリアされない。従つて、メモリモードの場合
は、実際の離鍵後も“１”を持続するキーオン信
号KO1にもとづいて、下鍵域鍵の離鍵後もその
鍵の発音が続けられる。 メモリモードのときにキーオン信号KO1をク
リアするのはアンド回路２１３の働きによる。ア
ンド回路２１３には、カレントキーオン信号
KON′をインバータ２０４で反転した信号、ウイ
ンドウ回路２１のオア回路１６９から出力される
下鍵域のキーデータKL、一致信号EQを記憶した
遅延フリツプフロツプ１９３の出力LKOEXTを
インバータ２１４で反転した信号、及び後半期間
信号H2が入力される。アンド回路２１３の出力
はオア回路２１１を介してアンド回路２１２に加
わる。下鍵域で新たに鍵が押圧されると、その鍵
の走査タイミングにおいてキーデータKLは
“１”となる。この鍵は、今まで押されていなか
つた（すなわち割当てられていなかつた）ので一
致信号EQは発生せず、１キー時間の後半期間に
おいて遅延フリツプフロツプ１９３の出力
LKOEXTは“０”となり、インバータ２１４の
出力が“１”となる。従つて、後半期間信号H2
（第３図参照）が発生するときにアンド回路２１
３に加わるインバータ２１４の出力とキーデータ
KLが共に“１”であれば、下鍵域で新たに鍵が
押圧されたことを示している。下鍵域で新たに鍵
が押圧されたとき、実際に離鍵されているチヤン
ネルタイミング（KON′が“０”で、インバータ
２０４の出力が“１”）に対応して後半の11ビツ
トタイムの間にアンド回路２１３から“１”が出
力される。このアンド回路２１３の出力がオア回
路２１１を介して入力されるアンド回路２１２に
おいては、下鍵域チヤンネルタイミング（LchT
が“１”）で発生するアンド回路２１３の出力
“１”を選択し、ノア回路２０６に加える。この
ノア回路２０６の出力“０”によつてアンド回路
１８０が不動作となり、実際の離鍵後も“１”に
保持されていた下鍵域のキーオン信号KO1が
“０”にクリアされる。すなわち、メモリモード
においては下鍵域の鍵の離鍵後もそのキーオン信
号KO1が記憶保持されるが、その後下鍵域で何
らかの鍵が新たに押圧されるとそれまで保持して
いた実際には離鍵されている鍵のキーオン信号
KO1をすべてクリアする。勿論、一方では、新
たに押圧された鍵に関してロード信号LDが発生
され、カレントキーオン信号KON′及びキーオン
信号KO1が新たに記憶されるのは既に述べた通
りである。 尚、下鍵域チヤンネルタイミングに関して発生
した一致信号EQを遅延フリツプフロツプ１９３
に記憶させるために該一致信号EQを選択するア
ンド回路１８３の他の入力には、フインガードコ
ードモードの場合はアンド回路１８４の出力がオ
ア回路１８５を介して加えられる。アンド回路１
８４にはカレントキーオン信号KON′とインバー
タ１８６の出力が加えられる。フインガードコー
ドモードにおける下鍵域走査タイミング（第８図
のLK参照）においてはオア回路１８７に加わる
シングルフインガーモード信号SF及び信号BT１
２．１３及びBT１４．１５（第８図）は“０”
であり、上記インバータ１８６の出力が“１”と
なる。これにより、カレントキーオン信号
KON′がアンド回路１８４を経由してアンド回路
１８３に加わり、一致信号EQが発生した下鍵域
チヤンネルに割当てられている鍵が実際に押圧中
のときだけ、遅延フリツプフロツプ１９３に
“１”が記憶される。 上述のように、フインガードコードモードの場
合に、下鍵域チヤンネルに関する一致信号EQを
記憶する条件としてキーオン信号KO1ではなく
カレントキーオン信号KON′を用いるようにした
理由は、遅延フリツプフロツプ１９３の出力
LKOEXTをインバータ２１４で反転した信号を
利用してメモリモードのときのキーオン信号
KO1のクリアを行うようにしているためであ
る。メモリモードのときは離鍵後もキーオン信号
KO1が“１”となるため、もしこのキーオン信
号KO1を使つて一致信号EQを遅延フリツプフロ
ツプ１９３に記憶した場合は、一旦離鍵した後に
同じ鍵を再押圧した場合に信号LKOEXTが
“１”となり、アンド回路２１３において新たな
押鍵が検出できなくなり、メモリ１７８がクリア
できなくなる。そのためフインガードコードモー
ドの場合はカレントキーオン信号KON′を利用し
て一致信号EQを遅延フリツプフロツプ１９３に
記憶するようにしているのである。 トランケート回路２２の詳細 第１図におけるトランケート回路２２の詳細例
を第１１図に示す。第１１図において、４ビツト
の加算器２１６と４個の11ステージ／１ビツトの
シフトレジスタ２１７〜２２０とはカウンタを構
成しており、離鍵された各チヤンネル毎に、その
後に離鍵された鍵の数を時分割的に計数する。シ
フトレジスタ２１７〜２２０はシステムクロツク
パルスφによつてシフト制御されるもので、その
最終ステージから各チヤンネルタイミングに対応
して時分割的に出力される各チヤンネル毎の計数
値が加算器２１６の入力A1〜A4に戻される。加
算器２１６はアンド回路２２１からキヤリイ入力
Ciに加わる信号を加算し、その出力S1〜S4をア
ンド回路２２２〜２２５を介してシフトレジスタ
２１７〜２２０に入力する。アンド回路２２２〜
２２５の他の入力にはノア回路２２６の出力が加
わる。ノア回路２２６には、第１０図に示す発音
割当て制御部１９のカレントキーオンメモリ１７
７から時分割的に出力される各チヤンネルのカレ
ントキーオン信号KON′が加えられる。従つて、
カレントキーオン信号KON′が“０”の（すなわ
ち現実に離鍵されている）チヤンネルタイミング
においてアンド回路２２２〜２２５が動作可能と
なり、計数が可能となる。押鍵中のチヤンネルタ
イミングでは信号KON′が“１”で、ノア回路２
２６の出力が“０”となるので、アンド回路２２
２〜２２５が不動作となり、計数値がクリアされ
る。 尚、イニシヤルクリア信号ICが発生したとき
あるいはオフチヤンネルタイミング信号OFchT
が発生しているチヤンネルタイミングではオア回
路２２７の出力が“１”となり、これがノア回路
２２６で反転されてアンド回路２２２〜２２５を
不動作にする。この場合は計数動作は不可能とな
るが、オア回路２２７の出力“１”がオア回路２
２８を介して最下位ビツトのシフトレジスタ２１
７に入力され、計数値を強制的に“0001”にす
る。 アンド回路２２１にはタイミング信号発生回路
２０（第２図）から供給される後半期間信号H2
と、第１０図の発音割当て制御部１９のオア回路
２２９から供給されるニユーキーオフ信号NKOF
が入力される。このニユーキーオフ信号NKOFは
何らかの鍵が新たに離鍵されたとき発生されるも
のである。 今までいずれかのチヤンネルに割当てられてい
た鍵が新たに離鍵されると、そのチヤンネルタイ
ミングにおいて第１０図のアンド回路１９６から
ニユーキーオフパルスNOFFが発生する。このニ
ユーキーオフパルスNOFFはアンド回路２３０あ
るいは２３１からオア回路２３２あるいは２３３
を介して遅延フリツプフロツプ２３４あるいは２
３５に記憶される。アンド回路２３０の他の入力
には上鍵域チヤンネルタイミング信号UchTが加
えられており、上鍵域チヤンネルに対応して発生
したニユーキーオフパルスNOFFを遅延フリツプ
フロツプ２３４に記憶する。アンド回路２３１の
他の入力には下鍵域チヤンネルタイミング信号
LchTが加えられており、下鍵域チヤンネルに対
応して発生したニユーキーオフパルスNOFFを遅
延フリツプフロツプ２３５に記憶する。遅延フリ
ツプフロツプ２３４、２３５の記憶はアンド回路
２３６、２３７を介して自己保持される。アンド
回路２３６、２３７は信号S1（第３図）をイン
バータ２０８で反転した信号によつて、１キー時
間の最初に不動作となり、遅延フリツプフロツプ
２３４、２３５の記憶をクリアする。 従つて、上鍵域チヤンネルに割当てられていた
鍵が新たに離鍵されると、遅延フリツプフロツプ
２３４の出力が少くとも１キー時間の後半の11ビ
ツトタイムの間接続的に“１”となる。この遅延
フリツプフロツプ２３４の出力はアンド回路２３
８で信号UchTによつて上鍵域チヤンネルのタイ
ミングでのみ選択され、オア回路２２９を経てニ
ユーキーオフ信号NKOFとして出力される。他
方、下鍵域チヤンネルに割当てられていた鍵が新
たに離鍵されると、遅延フリツプフロツプ２３５
の出力が少くとも１キー時間の後半の11ビツトタ
イムの間接続的に“１”となり、この出力“１”
がアンド回路２３９において信号LchTによつて
下鍵域チヤンネルタイミングで選択され、オア回
路２２９を介してニユーキーオフ信号NKOFとし
て出力される。 第１１図のアンド回路２２１においては、ニユ
ーキーオフ信号NKOFが有効な状態となる１キー
時間の後半11ビツトタイムにおいて後半期間信号
H2によつて該信号NKOFを通過させる。上述の
ように、ニユーキーオフ信号NKOFは上鍵域チヤ
ンネルまたは下鍵域チヤンネルのどちらか一方の
チヤンネルグループに対応して発生される。従つ
て、加算器２１６とシフトレジスタ２１７〜２２
０から成るカウンタでは、上鍵域あるいは下鍵域
のチヤンネルグループ別にニユーキーオフ信号
NKOFをカウントする。例えば、新たに離された
鍵が上鍵域チヤンネルに割当てられているもので
あれば、上鍵域チヤンネルのうち既に離鍵されて
いるチヤンネル（KON′が“０”のチヤンネル）
においてニユーキーオフ信号NKOFにもとづいて
夫々１カウントアツプされる。最も古く離鍵され
たチヤンネルの計数値は、その後に離鍵された鍵
の数が最も多くなることから、最も大きい値とな
る。 シフトレジスタ２１７〜２２０から出力される
各チヤンネルの計数値はコンパレータ２４０の一
方入力Ａと最大値メモリ２４１のアンド回路２４
２〜２４５に入力される。最大値メモリ２４１は
最大計数値を記憶する回路であり、その出力がコ
ンパレータ２４０の他方入力Ｂに加えられる。最
大値メモリ２４１は、最大計数値を記憶する遅延
フリツプフロツプ２４７〜２５０と、記憶した最
大計数値を自己保持するためのアンド回路２５１
〜２５４と、最大計数値をロードするためのアン
ド回路２４２〜２４５を含んでいる。 １キー時間の最初のチヤンネルタイミングにお
いて信号S1（第３図参照）が“１”になると、
ノア回路２５５の出力が“０”となり、自己保持
用アンド回路２５１〜２５４が動作不能となつ
て、最大値メモリ２４１がクリアされる。従つ
て、初めは最小値“0000”がメモリ２４１から出
力される。シフトレジスタ２１７〜２２０から順
次出力される各チヤンネルの計数値と最大値メモ
リ２４１の出力とがコンパレータ２４０で比較さ
れ、Ａ＞Ｂのとき、すなわちシフトレジスタ２１
７〜２２０から出力される計数値の方がメモリ２
４１の出力よりも大きい場合、アンド回路２５６
に対して“１”が出力される。アンド回路２５６
の他の入力には第１０図のオア回路２５７の出力
UchT・KU＋LchT・KLが加えられる。このオ
ア回路２５７の出力は、上鍵域チヤンネルタイミ
ング信号UchTと上鍵域キーデータKUとを入力
したアンド回路２５８の出力と、下鍵域チヤンネ
ルタイミング信号LchTと下鍵域キーデータKLと
を入力したアンド回路２５９の出力とをオア合成
したもので、割当てようとするキーデータKDが
上鍵域のものである場合（KUが“１”）は信号
UchTのタイミングで“１”となり、割当てよう
とするキーデータKDが下鍵域のものである場合
は（KLが“１”）信号LchTのタイミングで
“１”となる。 例えば、今供給されているキーデータKDが上
鍵域のものであるとすれば、上鍵域チヤンネルタ
イミングでＡ＞Ｂが成立したときだけアンド回路
２５６の出力が“１”となる。アンド回路２５６
の出力“１”によつてアンド回路２４２〜２４５
が動作可能となり、シフトレジスタ２１７〜２２
０の出力を遅延フリツプフロツプ２４７〜２５０
に取り込む。こうして、上鍵域または下鍵域の一
方のチヤンネルグループにおける各チヤンネルの
計数値が順次比較され、より大きい値の計数値が
メモリ２４１に記憶される。従つて、１キー時間
の前半の11ビツトタイムが終了するとすべてのチ
ヤンネルに関する比較が終了し、真の最大計数値
がメモリ２４１に記憶されている。 １キー時間の後半の11ビツトタイムにおいて、
メモリ２４１に記憶している真の最大計数値がど
のチヤンネルのものであるか、すなわち最も古く
離鍵されたのはどのチヤンネルであるかが検出さ
れる。すなわち、１キー時間の後半の11ビツトタ
イムにおいて、メモリ２４１に記憶している真の
最大計数値と各チヤンネルの計数値とがコンパレ
ータ２４０において比較され、最大計数値のチヤ
ンネルタイミングで一致出力（Ａ＝Ｂ）が“１”
となる。この一致出力（Ａ＝Ｂ）はアンド回路２
６０を介してトランケートチヤンネル信号TRUN
として出力される。最大計数値のチヤンネルは１
つとは限らず複数有ることがあり、その場合は一
致出力（Ａ＝Ｂ）が複数のチヤンネルタイミング
で発生する。しかし、トランケートチヤンネル信
号TRUNにもとづいて一旦ロード信号LDが発生
した後はアンド回路２６０において一致出力（Ａ
＝Ｂ）が阻止されるようになつている。 遅延フリツプフロツプ２６１は１キー時間の始
めに信号S1（第３図）を反転した信号“０”が
アンド回路２４６に加えられることによつてクリ
アされ、その出力を反転したインバータ２６２の
出力は当初は“１”となつている。インバータ２
６２の出力はアンド回路２６０に加わる。従つ
て、当初はコンパレータ２４０の一致出力（Ａ＝
Ｂ）がアンド回路２６０を通過し、トランケート
チヤンネル信号TRUNが発生する。このトランケ
ートチヤンネル信号TRUNにもとづいて第１０図
の回路でロード信号LDが発生すると、このロー
ド信号LDは第１１図のアンド回路２６３にも加
わり、オア回路２６４を介して遅延フリツプフロ
ツプ２６１に“１”が記憶される。これによりイ
ンバータ２６２の出力が“０”となり、アンド回
路２６０が動作不能となり、以後は一致出力（Ａ
＝Ｂ）が発生してもトランケートチヤンネル信号
TRUNは発生されない。 尚、アンド回路２６３の他の入力に加わるノア
回路２６５の出力は、上鍵域あるいは下鍵域の鍵
を割当て処理する場合は常に“１”となつてい
る。ノア回路２６５にはアンド回路２６６及び２
６７の出力が加わる。アンド回路２６６には下鍵
域キーオンメモリ３９（第１図）から供給される
下鍵域エニイキーオン信号LKAKOとアルペジヨ
音キーデータ形成回路４４（第１図）から供給さ
れるアルペジヨタイミング信号ATとアルペジヨ
チヤンネルタイミング信号AchTが入力される。
アンド回路２６７には信号LKAKOとベース音キ
ーデータ形成回路４２（第１図）から供給される
ベースタイミング信号BTとベースチヤンネルタ
イミング信号PchTが入力される。このアンド回
路２６６あるいは２６７はアルペジヨ音あるいは
ベース音の発音割当て処理を行うとき条件が成立
し、ノア回路２６５の出力を“０”にして、アン
ド回路２６３でロード信号LDを阻止する。これ
はアルペジヨ音あるいはベース音の発音割当ての
ために第１０図のアンド回路１７２あるいは１７
３からオア回路１７４を介して発生されたロード
信号LDが遅延フリツプフロツプ２６１に記憶さ
れないようにするためである。後述のようにアル
ペジヨ音あるいはベース音の発音割当て処理には
トランケートチヤンネル信号TRUNは利用されて
いず、ロード信号LDはトランケートチヤンネル
信号TRUNとは無関係に発生される。この信号
TRUNとは無関係なロード信号LDが遅延フリツ
プフロツプ２６１に記憶されると、これに平行し
て行なわれる上鍵域のキーデータ（特に第８図に
示す信号BT０．１のタイミングで発生するも
の）の割当て処理に不都合が生じるため、ノア回
路２６５の出力によつて禁止するようにしている
のである。 フインガードコードモードにおける和音検出 第１図における和音検出制御回路３０の詳細例
を第１２図に示す。第１２図において、キー走査
回路１１（第７図）から供給されたキーデータ
KD及び下鍵域走査タイミング信号LK（第８図参
照）がアンド回路２６８に入力される。従つて下
鍵域Ｆ＃３〜C2のキーデータKDのみが該アンド
回路２６８で選択される。和音検出制御回路３０
ではこのアンド回路２６８から出力される下鍵域
キーデータLKKDにもとづいて和音検出を行う。
下鍵域キーデータLKKDは下鍵域Ｆ＃３〜C2で
どの鍵が押圧されているかを、各キー走査タイム
スロツトにおけるパルスの有無によつて表わして
いる。 下鍵域キーデータLKKDはアンド回路２６９に
加わると共に、SF根音検出優先回路３２内のオ
ア回路２７０を介して遅延フリツプフロツプ２７
１に記憶される。遅延フリツプフロツプ２７１は
キー走査クロツクパルスφABによつて１キー時間
毎に駆動されるもので、その出力はアンド回路２
７２からオア回路２７０を介して自己保持され
る。アンド回路２７２の他の入力にはキー走査回
路１１のノア回路１４５（第７図）からキヤンセ
ル信号が加えられている。キヤンセル信号
は第８図に示すように、下鍵域走査タイミ
ングが始まる前の12キー時間の間“０”となる信
号であり、この間に遅延フリツプフロツプ２７１
の記憶がクリアされる。オア回路２７０の出力は
下鍵域キーオン信号LKOとして出力される。こ
の下鍵域キーオン信号LKOは、下鍵域で何らか
鍵が押圧されているとき、押圧鍵の中の最高音の
走査タイミング（高音側から走査されているた
め）からその次の走査サイクルにおいて信号
が“０”に立下る直前（第８図に示すG4の
走査タイミング）まで持続的に“１”となる。 遅延フリツプフロツプ２７１の出力はインバー
タ２７３で反転され、アンド回路２７４に加えら
れる。アンド回路２７４の他の入力にはモード選
択回路１３のラツチ回路１４−４（第４図）から
供給されるシングルフインガーモード信号SFが
加えられる。アンド回路２７４の出力はインバー
タ２７５で反転され、アンド回路２６９に加わ
る。フインガードコードモードのときは信号SF
は“０”であるので、アンド回路２７４の出力が
“０”、インバータ２７５の出力が“１”となり、
アンド回路２６９ではアンド回路２６８から与え
られる下鍵域キーデータLKKDを常に通過させ
る。 アンド回路２６９を通過した下鍵域キーデータ
LKKDはオア回路２７６及び２７７を経由して12
ステージ／１ビツトのシフトレジスタから成る下
鍵域キーデータレジスタ３５に入力される。この
レジスタ３５はキー走査クロツクパルスφABによ
つてシフト駆動されるもので、下鍵域キーデータ
LKKDをレジスタ３５内で順送りに移動させる。
レジスタ３５の最終ステージの出力Ｑ１２はアン
ド回路２７８からオア回路２７７を経由して第１
ステージに帰還される。アンド回路２７８の他の
入力にはキー走査回路１１のノア回路２７９（第
７図）から供給される信号５．６とオア回路
１４９（第７図）から供給される信号BT１４．
１５を反転した信号１４．１５が入力され
る。 信号５．６は、第７図のデーコーダ１３５
の出力BT５とBT６の発生タイミング（ブロツク
タイミング）のとき（第８図のBT０〜15参照）
すなわち下鍵域走査タイミングが始まる直前の12
キー時間の間、“０”となり、レジスタ３５の全
ステージの記憶をクリアする。その後、下鍵域走
査タイミングにおいて発生した下鍵域キーデータ
LKKDがシフトレジスタ３５に取り込まれる。シ
フトレジスタ３５は12ステージであるから、ブロ
ツクタイミングBT7とBT8（第８図）においてＦ
＃３からG2までの12音分のキーデータが取込ま
れ、夫々のキーデータを12キー時間遅延したデー
タが最終ステージＱ１２から出力される。下鍵域
走査タイミングになると信号５．６及び１
４．１５は共に“１”であるので、取込まれたキ
ーデータLKKDはアンド回路２７８を介して自己
保持される。ブロツクタイミングBT９，BT１０
になると、取込まれたＦ＃３〜G2のキーデータ
が走査順に従つて高音側から順に（Ｆ＃３，
F3，E3……G2の順に）レジスタ３５の最終ステ
ージＱ１２から出力され、アンド回路２７８及び
オア回路２７７を介して第１ステージＱ１に戻さ
れる。このとき、同音名の１オクターブ下の鍵Ｆ
＃２，F2……C2が走査され、これらのキーデー
タLKKDが順次発生されてオア回路２７７に供給
される。従つて、オア回路２７７においては、現
在走査されているキーデータLKKDと既に記憶し
た１オクターブ上の同音名のキーデータとがオア
合成される。従つて、オクターブに無関係にどの
音名Ｃ〜Ｃ＃の鍵が下鍵域で押圧されているかが
下鍵域キーデータレジスタ３５で記憶される。こ
の記憶は信号BT１４．１５のタイミングでアン
ド回路２７８が不動作となるまで、すなわち下鍵
域走査終了後のBT１０〜BT１３のタイミング
（第８図参照）の間、保持される。 シフトレジスタ３５の最終ステージＱ１２の出
力は、キーデータLKKDを12キー時間遅延したも
のなので、12の各音名Ｃ〜Ｃ＃の走査タイミング
に対応している。すなわち、シフトレジスタ３５
の最終ステージＱ１２から出力されるデータの音
名は、キー走査回路１１（第７図）から発生され
るノートコードN1〜N4によつて示されている。
ブロツクタイミングBT１０あるいはBT１２の最
初の１キー時間がＣのノートタイミングであり、
ブロツクタイミングBT１０及びBT11の12キー時
間あるいはブロツクタイミングBT１２とBT１３
（更にはBT１４とBT１５）の12キー時間におけ
る各キー時間が12の音名Ｃ，Ｂ，Ａ＃，……Ｄ，
Ｃ＃に順次対応する。 シフトレジスタ３５には、高音順に発生したキ
ーデータが順次取り込まれるので、第１ステージ
Ｑ１から最終ステージＱ１２までの各ステージに
は低音側から順に各音名のデータが並ぶ。和音検
出にあたつては、シフトレジスタ３５の最終ステ
ージＱ１２から出力されるキーデータ（実質的に
はノートデータ）を１度（根音）と見なして、こ
れに対して所定度数の音程関係にあるキーデータ
が他のステージに存在するかを調べる。そのた
め、シフトレジスタ３５の第１ステージＱ１の出
力を短２度（２b）、Ｑ２を長２度(2)、Ｑ３を短３
度（３b）、Ｑ４を長３度(3)、Ｑ５を完全４度(4)、
Ｑ６を減５度（５b）、Ｑ７を完全５度(5)、Ｑ８を
短６度（６b）、Ｑ９を長６度(6)、Ｑ１０を短７度
（７b）、Ｑ１１を長７度(7)と見なして処理され
る。 ブロツクタイミングBT１０及びBT１１あるい
はBT１２及びBT１３（第８図参照）の各キー時
間においてシフトレジスタ３５の各ステージＱ１
〜Ｑ１２から出力されるキーデータ（ノートデー
タ）の音名の一部を第６表に示す。
【表】 アンド回路２８０は、三和音（メジヤ和音また
はマイナ和音）を検出するためのもので、１度
（根音）に相当するシフトレジスタ３５のステー
ジＱ１２の出力と完全５度に相当するシフトレジ
スタ３５のステージＱ７の出力が入力され、更に
長２度に相当するステージＱ２の出力及び完全４
度に相当するステージＱ５の出力及び長６度に相
当するステージＱ９の出力を夫々反転した信号が
入力される。アンド回路２８１は、七の和音（セ
ブンス和音）を検出するためのもので、１度に相
当するステージＱ１２の出力と短７度に相当する
ステージＱ１０の出力が入力され、更に上述のス
テージＱ２，Ｑ５，Ｑ９の出力を夫々反転した信
号が入力される。また、和音が検出されなかつた
場合に仮根音を決定するためにアンド回路２８２
が設けられており、シフトレジスタ３５のステー
ジＱ１２の出力が入力される。 アンド回路２８０，２８１，２８２には、更に
アンド回路２８３の出力が加えられる。アンド回
路２８３にはフインガードコードモード信号FC
とキー走査回路１１のオア回路１４７（第７図）
から供給される信号BT１０〜１３（第８図）を
遅延フリツプフロツプ２８４で１キー時間遅延し
た信号が加わる。従つてフインガードコードモー
ド（FCが“１”）のときにブロツクタイミング
BT１０（第８図）の２キー時間目のタイミング
からBT１４（第８図）の１キー時間目のタイミ
ングまでの間（信号BT１０〜１３を１キー時間
遅延したときの信号発生間隔）でのみアンド回路
２８０〜２８２が動作可能となり、和音検出が行
なわれる。和音が成立すると、成立した和音の根
音のノートタイミングでアンド回路２８０または
２８１の条件が成立し、オア回路２８５を介して
“１”（和音成立信号CH）が出力される。 アンド回路２８０及び２８１による和音検出に
おいて、最初に仮根音となるのは音名Ｂである。
何故なら、遅延フリツプフロツプ２８４の出力に
よつてブロツクタイミングBT１０の２キー時間
目から和音検出が可能となるからである。前記第
６表に示すようにブロツクタイミングBT１０の
２キー時間目にはレジスタ３５のステージＱ１２
に音名Ｂのキーデータが来ている。第６表に示す
ように、次のキー時間ではＡ＃が仮根音となり、
以後、高音順にＡ，Ｇ＃……仮根音が変化し、信
号BT１２（第８図参照）の最初のキー時間で音
名Ｃを仮根音としたときをもつて、12音名Ｂ〜Ｃ
の各々を仮根音とする和音成立検出が終了する。
従つて、オア回路２８５の出力（CH）には、Ｂ
を仮根音とする和音成立検出結果（成立のとき
“１”、不成立のとき“０”）を先頭にして高音順
に和音成立検出結果が現われ、一番最後に（信号
BT１２の最初のキー時間で）Ｃを仮根音とする
和音成立検出結果が現われる。これは、後述する
根音シフトレジスタ４１では複数の根音データ
RTLDが発生した場合後着優先（低音優先）によ
つて単一の根音データRTLDを選択するようにし
ているので、Ｃを最後にすることによりＣが最優
先されるようにするためである。 オア回路２８５の出力はアンド回路２８６に加
わる。アンド回路２８６の他の入力には、キー走
査回路１１のオア回路１４８（第７図）から発生
されたブロツクタイミング信号BT１２，１３
（第８図）を遅延フリツプフロツプ２９０で１キ
ー時間遅延した信号をインバータ２９１で反転し
た信号が加えられる。インバータ２９１の出力は
ブロツクタイミングBT１２の２キー時間目から
ブロツクタイミングBT１４の１キー時間目まで
の12キー時間（ＢのノートタイミングからＣのノ
ートタイミングまで）の間“０”となる。従つ
て、ブロツクタイミングBT１０の２キー時間目
からブロツクタイミングBT１２の１キー時間目
までに発生した12音名Ｂ，Ａ＃……Ｃを仮根音と
する和音成立信号CHがアンド回路２８６を通過
すると、その次のキー時間（信号BT１２の２キ
ー時間目）から和音成立信号CHが阻止される。
すなわち、第８図のＺのFCにおいて示したよう
に、ブロツクタイミングBT１０の２キー時間目
からBT１２の１キー時間目までの12キー時間の
間でのみ和音成立検出が行われる。 ブロツクタイミングBT１０の２キー時間目か
らBT１２の１キー時間目までの間でアンド回路
２８６を通過した和音成立信号CHはアンド回路
２８７に加わると共に、オア回路２８８を介して
遅延フリツプフロツプ２８９に記憶される。遅延
フリツプフロツプ２８９の出力はアンド回路２９
２からオア回路２８８を経由して自己保持され
る。アンド回路２９２の他の入力には、モード切
換制御回路１５（第４図）から供給されるSF／
FCモード切換信号△とナンド回路２９３の出
力が加えられる。信号△は第５図に示すように
モード切換時に一時的に（4.5ms＋α、すなわち
少くとも１走査サイクル分の時間）“０”となる
信号であり、通常は“１”である。ナンド回路２
９３には、キー走査回路１１（第７図）から与え
られる最低鍵Ｃ２の走査タイミングを示す信号
CLT（第８図）と、オア回路２７０から出力さ
れる下鍵域キーオン信号LKOをインバータ２９
４で反転した信号とが入力される。下鍵域で何ら
かの鍵が押圧されていれば、信号CLTが発生す
るタイミングではインバータ２９４の出力は必ら
ず“０”（LKOが“１”）であり、ナンド回路２
９３の条件は成立せず、該ナンド回路２９３の出
力は常に“１”である。従つて、一旦、和音が成
立すると通常は、遅延フリツプフロツプ２８９に
“１”が記憶され続ける。遅延フリツプフロツプ
２８９における和音成立記憶がクリアされるの
は、下鍵域のすべての鍵が離鍵されたとき
（LKOが“０”となり、CLT発生時にナンド回路
２９３の出力が“０”となる）、あるいはフイン
ガードコードモード（FC）からシングルフイン
ガーモード（SF）に切換えられたとき（△が
“０”となる）、である。 アンド回路２８７の他の入力にはオア回路２９
５の出力が加えられる。メモリモードでない場合
はメモリモード信号Ｍが“０”であり、インバー
タ２９６からオア回路２９５に“１”が与えら
れ、アンド回路２８６で選択された和音成立信号
CHはアンド回路２８７を常に通過する。このア
ンド回路２８７の出力は、オア回路２９７を介し
て根音データRTLDとして出力されると共に、オ
ア回路２９８を介して遅延フリツプフロツプ２９
９に記憶され、更にマイナ和音メモリ３６のアン
ド回路３００及びセブンス和音メモリ３７のアン
ド回路３０１に入力される。従つて、根音データ
RTLDは、検出された和音の根音の音名のタイミ
ングに対応して（ブロツクタイミングBT１０の
２キー時間目のＢのノートタイミングからブロツ
クタイミングBT１２の１キー時間目のＣのノー
トタイミングまでの12キー時間のいずれかのタイ
ミングで）“１”となる。また、アンド回路３０
０及び３０１は、根音名のタイミングで動作可能
となる。 アンド回路３００の他の入力には短３度３bに
対応するシフトレジスタ３５のステージＱ３の出
力が加えられ、アンド回路３０１の他の入力には
短７度７bに対応するシフトレジスタ３５のステ
ージＱ１０の出力が加えられる。メジヤ和音が成
立している場合は、和音成立タイミングにおいて
ステージＱ３及びＱ１０の出力は共に“０”（短
３度と短７度は存在しない）であり、アンド回路
３００，３０１からオア回路３０２，３０３を介
して遅延フリツプフロツプ３０４，３０５に
“０”が取込まれる。マイナ和音が成立している
場合は、和音成立タイミングにおいてステージＱ
３の出力が“１”（短３度が存在する）であり、
アンド回路３００からオア回路３０２を介して遅
延フリツプフロツプ３０４に“１”が取込まれ
る。セブンス和音が成立している場合は和音成立
タイミングにおいてステージＱ１０の出力が
“１”（短７度が存在する）であり、アンド回路３
０１からオア回路３０３を介して遅延フリツプフ
ロツプ３０５に“１”が取込まれる。マイナセブ
ンス和音の場合は遅延フリツプフロツプ３０４，
３０５の両方に“１”が取込まれる。 遅延フリツプフロツプ３０４，３０５は取込ま
れた“０”あるいは“１”はアンド回路３０６，
３０７を介して自己保持される。アンド回路３０
６，３０７にはノア回路３０８の出力が加えられ
る。ノア回路３０８にはアンド回路２８７及び３
０９の出力及び最低鍵走査タイミング信号CLT
が加えられる。要するに、新たな和音種類データ
を取込むときあるいは信号CLTの発生タイミン
グ以外はノア回路３０８の出力は“１”であり、
アンド回路３０６，３０７を動作可能にして遅延
フリツプフロツプ３０４，３０５に取込んだデー
タを自己保持する。従つて、新たな和音種類デー
タを取込んでから次の走査サイクルの信号CLT
の発生時まで該データが一時記憶される。 遅延フリツプフロツプ３０４，３０５の出力は
アンド回路３１０，３１１、オア回路３１２，３
１３を介して遅延フリツプフロツプ３１４，３１
５に取込まれる。遅延フリツプフロツプ３１４，
３１５は遅延フリツプフロツプ３０４，３０５に
一時記憶した和音種類データを持続的に記憶する
ためのものであり、和音が変化したこと（和音が
成立したこと）を条件にデータの取込みを行な
う。和音成立検出時に発生されるアンド回路２８
７の出力“１”がオア回路２９８を介して遅延フ
リツプフロツプ２９９に記憶される。この遅延フ
リツプフロツプ２９９の記憶はアンド回路３１６
を介して保持されるが、走査サイクルパルス
4.5Mを反転した信号によつて走査サイクルの始
め（第８図に示すようにブロツクタイミングBT
０の１キー時間目）にクリアされる。遅延フリツ
プフロツプ２９９に“１”が記憶されると、アン
ド回路３１７が動作可能となる。アンド回路３１
７には、遅延フリツプフロツプ２９９の出力と、
キー走査回路１１のオア回路１４９（第７図）か
ら供給される信号BT１４．１５と、アンド回路
１５０（第７図）から供給されるＣノートタイミ
ング信号CNTを遅延フリツプフロツプ３１８で
１キー時間遅延した信号が加わる。従つて、信号
BT１４．１５の発生期間（第８図）における信
号CNTの発生タイミング（第８図）から１キー
時間遅れたとき、すなわちブロツクタイミング
BT１４の２キー時間目に、アンド回路３１７か
ら“１”が出力される。このアンド回路３１７の
出力“１”によりアンド回路３１０及び３１１が
動作可能となり、遅延フリツプフロツプ３０４，
３０５のデータが遅延フリツプフロツプ３１４，
３１５に取込まれる。 遅延フリツプフロツプ３１４及び３１５の出力
はアンド回路３２０，３２１を介して自己保持さ
れる。アンド回路３２０，３２１にはノア回路３
１９の出力が加わる。アンド回路３１７の出力
“１”によつて新たな和音種類データを取込むと
き（あるいはイニシヤルクリア時）にノア回路３
１９の出力が“０”となり、古い記憶がクリアさ
れる。従つて、遅延フリツプフロツプ３１４，３
１５に一旦記憶されたデータは、和音が変化する
まで持続的に記憶される。遅延フリツプフロツプ
３１４の出力はマイナ和音データminとして出力
され、遅延フリツプフロツプ３１５の出力はセブ
ンス和音データ7thとして出力される。データ
minと7thは、メジヤ和音のとき“０”，“０”、マ
イナ和音のとき“１”，“０”、セブンス和音のと
き“０”，“１”、マイナセブンス和音のとき
“１”，“１”である。 和音が成立しなかつた場合は、和音成立を記憶
する遅延フリツプフロツプ２８９に“１”は記憶
されず、また、アンド回路２８７からは成立した
和音の根音タイミングを示す信号CHも発生され
ない。遅延フリツプフロツプ２８９の出力はイン
バータ３２３で反転され、和音不成立信号NCHD
としてアンド回路３０９及びオア回路２９５に入
力される。アンド回路３０９の他の入力にはキー
走査回路１１のオア回路１４８（第７図）から供
給される信号BT１２．１３（第８図）を遅延フ
リツプフロツプ３２４で１キー時間遅延した信号
とアンド回路２８２の出力が入力される。前述の
ように和音成立を検出するのはブロツクタイミン
グBT１０の２キー時間目からブロツクタイミン
グBT１２の１キー時間目までの12キー時間の間
（第８図参照）であるので、その次の12キー時間
すなわち遅延フリツプフロツプ３２４の出力が
“１”となるブロツクタイミングBT１２の２キー
時間目からブロツクタイミングBT１４の１キー
時間目までの間には、和音成立検出結果が確実に
遅延フリツプフロツプ２８９に記憶されている。 和音が成立した場合は和音不成立信号NCHDは
“０”であり、アンド回路３０９は動作しない。
しかし和音が成立しなかつた場合は和音不成立信
号NCHDは“１”であり、ブロツクタイミング
BT１２の２キー時間目（Ｂのノートタイミン
グ）からBT１４の１キー時間目（Ｃのノートタ
イミング）の間にアンド回路２８２から出力され
るＢ〜Ｃのキーデータ（シフトレジスタ３５のス
テージＱ１２の出力）がすべてアンド回路３０９
を通過する。アンド回路３０９の出力はオア回路
２９７を経て根音データRTLDとして出力され
る。従つて和音不成立のときは不鍵域で押圧され
ているすべての鍵のノートタイミングで根音デー
タRTLDが“１”となる。その場合、Ｂを最高音
として高音順に押圧鍵のデータ（“１”）が根音デ
ータRTLDに現われ、Ｃのデータが一番最後に現
われる。後述の根音シフトレジスタ４１では根音
データRTLDを後着優先（低音優先）で選択する
ため、和音不成立時は下鍵域押圧鍵の最低音が根
音と見なされる。 また、アンド回路３０９の出力はオア回路２９
８を介して遅延フリツプフロツプ２９９に記憶さ
れると共にノア回路３０８に加わる。従つて、和
音不成立時は、ノア回路３０８の出力“０”によ
つて遅延フリツプフロツプ３０４，３０５が共に
クリアされ、メジヤ和音を示す内容“０”，“０”
となる。また、遅延フリツプフロツプ２９９に
“１”が記憶されることにより、前述と同様にし
て、遅延フリツプフロツプ３０４，３０５の出力
“０”，“０”が遅延フリツプフロツプ３１４，３
１５に取込まれ、記憶される。こうして和音不成
立の場合は、データmin、7thが共に“０”とな
り、メジヤ和音を示す。 メモリモードでないときは（Ｍが“０”）、オア
回路２９５の出力が常に“１”となり、和音が成
立する毎に、根音タイミングを示す信号がアンド
回路２８７から出力される。しかし、メモリモー
ドのときは信号Ｍが“１”となり、インバータ２
９６からオア回路２９５に与えられる信号は
“０”となる。オア回路２９５の他の入力には下
鍵域エニイニユーキーオン信号LANKOと和音不
成立信号NCHDが加えられる。従つて、メモリモ
ードの場合は、下鍵域エニイニユーキーオン信号
LANKOあるいは和音不成立信号NCHDが発生し
ているときに成立した和音の根音を示すデータが
アンド回路２８７から出力される。特に、通常
は、信号LANKOが発生したときすなわち不鍵域
で新たに鍵が押されたときに和音が検出される
（和音成立信号CHが通される）。 下鍵域エニイニユーキーオン信号LANKOは、
第１３図に詳細を示す下鍵域ニユーキーオン検出
回路３８から供給される。第１２図のアンド回路
２６８から出力される下鍵域キーデータLKKDが
第１３図に示す下鍵域ニユーキーオン検出回路３
８に供給される。第１３図において、下鍵域キー
データLKKDは、オア回路３２５を介してシフト
レジスタ３２６に加えられると共にアンド回路３
２７に加えられる。シフトレジスタ３２６は19ス
テージ／１ビツトであつて、キー走査クロツクパ
ルスφABによつて駆動される。シフトレジスタ３
２６の出力はアンド回路３２８からオア回路３２
５を介して自己保持されると共に、遅延フリツプ
フロツプ３２９に加わる。遅延フリツプフロツプ
３２９の出力はインバータ３３０で反転された後
アンド回路３２７に加わる。イニシヤルクリア信
号ICあるいは下鍵域走査タイミング信号LKをノ
ア回路３３１で反転した信号がアンド回路３２８
の他の入力に加わる。 シフトレジスタ３２６のステージ１９は下鍵域
Ｆ＃３〜C2の鍵の数に対応している。下鍵域走
査タイミングにおいて順次発生した19鍵Ｆ＃３〜
C2のキーデータLKKDはオア回路３２５を介し
てシフトレジスタ３２６に順次取込まれる。この
とき信号LKの“１”によつてノア回路３３１の
出力が“０”となりレジスタ３２６の古い記憶デ
ータはクリアされる。下鍵域走査タイミングが終
了すると、信号LKが“０”となり、ノア回路３
３１の出力“１”によつてアンド回路３２８が動
作可能となり、今レジスタ３２６に取込んだばか
りの下鍵域データが記憶保持される。この記憶は
次の走査サイクルで信号LKが発生するときまで
保持される。従つて、次の走査サイクルで新たな
キーデータLKKDが供給されたとき、シフトレジ
スタ３２６の最終ステージからは前回の下鍵域走
査結果を示すキーデータが出力されている。 １走査サイクルは16個のブロツクタイミング
BT０〜BT１５から成り、１ブロツクタイミング
は６キー時間から成るので、１走査サイクルは96
キー時間から成る。従つて前回の走査サイクルで
得たキーデータを96キー時間遅延すれば今回の走
査サイクルにおけるキー走査タイミングと一致す
るのであるが、シフトレジスタ３２６は19ステー
ジであるため５循環させたときの遅延時間は95キ
ー時間であり、96キー時間に１キー時間足りな
い。そのためシフトレジスタ３２６の出力を遅延
フリツプフロツプ３２９に入力して更に１キー時
間遅延してキー走査タイミングに合わせているの
である。 遅延フリツプフロツプ３２９の出力はインバー
タ３３０で反転される。従つて、前回の走査サイ
クルクルはオフだつた鍵（インバータ３３０の出
力が“１”）が今回の走査ではオン（LKKDが
“１”）となると、すなわち下鍵域で新たに鍵が押
圧されると、アンド回路３２７の出力が“１”と
なる。アンド回路３２７の出力“１”はオア回路
３３２を介して遅延フリツプフロツプ３３３に加
わり、自己保持用アンド回路３３４に加わるキヤ
ンセル信号（第８図）によつて次の走査サ
イクルの下鍵域走査タイミングの直前でクリアさ
れるまで記憶保持される。遅延フリツプフロツプ
３３３に記憶した信号はアンド回路３３４からオ
ア回路３３２を介して下鍵域エニイニユーキーオ
ン信号LANKOとして出力される。この信号
LANKOは、下鍵域で何らかの鍵が新たに押圧さ
れたことが検出されたときその鍵の走査タイミン
グ（ブロツクタイミングBT７〜BT９及びBT１
０の１キー時間目のいずれかの走査タイミング）
から次の走査サイクルはブロツクタイミングBT
４まで（が“０”になる直前まで）の間持
続して“１”となる。従つて、下鍵域で何らかの
鍵が新たに押圧されたときは、和音を検出するブ
ロツクタイミングを含むBT１０〜BT１５の間で
は確実に信号LANKOが“１”となつている。 この下鍵域エニイニユーキーオン信号LANKO
は第１２図の和音検出制御回路３０に供給され、
オア回路２９５を介してアンド回路２８７に加わ
る。従つて、メモリモード（Ｍが“１”）のとき
は下鍵域で新たに鍵が押されたときに発生する和
音成立信号CHを有効な和音検出結果として出力
する。下鍵域で鍵が離されたときに和音が成立し
ても、そのときの和音成立信号CHはアンド回路
２８７で阻止され、無効となる。これはメモリモ
ードでは鍵が実際に離されても押鍵が持続してい
るものとして発音処理されるため、和音検出も離
鍵には応答しないようにしたためである。 ところで、メモリモードの場合に、誤つて余分
の鍵を押圧してしまい、和音が成立しなかつた後
に、直ちに余分の鍵のみを離鍵して和音成立させ
ても、下鍵域エニイニユーキーオン信号LANKO
は発生せず、この信号LANKOによつてアンド回
路２８７を動作可能にすることはできない。上記
のような場合に一部離鍵による和音成立信号CH
を通過させて和音検出可能とするために、和音不
成立信号NCHDがオア回路２９５を介してアンド
回路２８７に加えられるようになつている。すな
わち、まだ和音が成立していない場合は（NCHD
が“１”）、下鍵域エニイニユーキーオン信号
LANKOが発生していなくても、アンド回路２８
７が動作可能となり、和音成立信号CHがアンド
回路２８６，２８７を介して出力される。 第１２図に示す和音検出制御回路３０において
フインガーコードモード（FC）和音検出部３１
（第１図）に相当するのは、今まで説明した部分
すべてである。 次に、第１４図に示す下鍵域キーオンメモリ３
９の詳細について説明する。第１２図のオア回路
２７０から出力された下鍵域キーオン信号LKO
は、第１４図のオア回路３３５に供給され、遅延
フリツプフロツプ３３６に記憶される。遅延フリ
ツプフロツプ３３６の出力はアンド回路３３７あ
るいは３３８からオア回路３３５を介して自己保
持される。オア回路３３５の出力は下鍵域エニイ
キーオン信号LKAKOとして他の回路に供給され
る。 メモリモードのときはアンド回路３３７に加わ
るメモリモード信号Ｍが１”となり、遅延フリツ
プフロツプ３３６は常に自己保持状態となる。従
つて、下鍵域で一旦鍵が押圧されて信号LKOが
発生すると、以後は下鍵域エニイキーオン信号
LKAKOは持続的に“１”となる。 メモリモードでない場合は、アンド回路３３８
の働きによつて信号LKAKOが保持される。アン
ド回路３３８にはノア回路３３９の出力が加わ
る。最低鍵C2の走査タイミングを示す信号CLT
（第８図参照）がノア回路３３９に加えられてお
り、１走査サイクルにおける最低鍵走査タイミン
グ（BT１０ろ１キー時間目）毎にアンド回路３
３８が動作不能となり、自己保持クリア状態とな
る。一方、オア回路３３５に加わる下鍵域キーオ
ン信号LKOは、下鍵域で何らかの鍵が押圧され
ていればその走査タイミングから次の走査サイク
ルのブロツクタイミングBT５の直前まで“１”
を持続するので（第１２図のアンド回路２７２の
働きにより）、アンド回路３３８の自己保持が切
れるときは信号LKOによる“１”がオア回路３
３５から遅延フリツプフロツプ３３６に加わる。
しかし、下鍵域で何も鍵が押されなくなると、ア
ンド回路３３８が不動作となる最低鍵走査タイミ
ングで信号LKOは“０”であり、遅延フリツプ
フロツプ３３６の記憶がクリアされる。従つて、
下鍵域で何らかの鍵が押圧されている限り、下鍵
域エニイキーオン信号LKAKOは持続的に“１”
であり、下鍵域で何も押鍵されなくなると“０”
となる。 また、メモリモードでない場合は、オートリズ
ムが止まつたときにも遅延フリツプフロツプ３４
０からの信号“１”により、信号LKAKOの自己
保持がクリアされる。オートリズム装置４５（第
１図）からのリズムラン信号RUNが、インバー
タ３４１で反転されてアンド回路３４２に加わる
と共に、遅延フリツプフロツプ３４３で１キー時
間遅延されてアンド回路３４２に加わる。オート
リズムが止まつたとき、リズムラン信号RUNが
“０”に立下る。このとき、その直前の信号RUN
の状態を示す遅延フリツプフロツプ３４３の出力
が“１”で、“０”になつた信号RUNを反転した
インバータ３４１の出力が“１”であり、アンド
回路３４２から１キー時間のパルス“１”が出力
される。このアンド回路３４２の出力“１”は遅
延フリツプフロツプ３４０で１キー時間遅延され
た後ノア回路３３９に加わり、信号LKAKOをク
リアする。 ベース音キーデータ形成及び発音割当て 次に、フインガードコードモードの場合におけ
るベース音キーデータの形成及び発音割当てにつ
いて説明する。ベース音キーデータ形成回路４２
を含む自動ベースコード処理回路４０（第１図）
の詳細例は第１５図に示されている。 和音検出制御回路３０のオア回路２９７（第１
２図）から出力された根音データRTLDは第１５
図のオア回路３４４を介して根音シフトレジスタ
４１に入力される。根音シフトレジスタ４１は12
ステージ／１ビツトであり、キー走査クロツクパ
ルスφABによつて駆動される。従つて、オア回路
３４４からシフトレジスタ４１に取込まれた根音
データRTLDは１キー時間毎に順次遅延され（シ
フトされ）、12キー時間遅延されたものRTLD′が
第12ステージＱ１２から出力される。シフトレジ
スタ４１の第１ステージＱ１から第11ステージＱ
１１までの出力をすべて入力したノア回路３４５
と、このノア回路３４５の出力と第12ステージＱ
１２の出力RTLD′とを入力したアンド回路３４
６によつて後着優先（低音優先）回路が構成され
ている。 根音データRTLDは、前述のように、Ｂのノー
トタイミングを先頭とし、以下、高音順に最低ノ
ートＣまでの12の時分割化されたノートタイミン
グにおけるパルスの有無によつて根音ノートを示
す時分割多重化されたデータ（キーデータKDと
同様の）である。従つて、根音データRTLDにお
いて、より遅れたタイミングで到来する（後着
の）パルスがより低音の音名を示している。ノア
回路３４５とアンド回路３４６とから成る後着優
先（低音優先）回路によつて最も遅く到来した１
つの根音データRTLDのみを優先選択してシフト
レジスタ４１に記憶することにより、シフトレジ
スタ４１には低音優先選択された単一の根音ノー
トを示すデータが記憶される。 根音データRTLDは初めはすべてシフトレジス
タ４１に入力され、それらを12キー時間遅延した
データRTLD′が第12ステージＱ１２から出力さ
れる。この遅延されたデータRTLD′のノートタ
イミングはデータRTLDのノートタイミング（す
なわちキー走査におけるノートタイミング）と全
く同期している。アンド回路３４６及びノア回路
３４５は遅延された根音データRTLD′を、オア
回路３４４を介してシフトレジスタ４１に再び戻
すかあるいは阻止するかの制御を後着（低音）優
先によつて行う。シフトレジスタ４１の第12ステ
ージＱ１２から出力されるデータRTLD′よりも
遅く到来した（より低音の）根音データ（“１”）
が有れば、ステージＱ１〜Ｑ１１の出力
（RTLD′の音名を除く残りの11音名すべてに対応
している）のいずれかが“１”となつており、ノ
ア回路３４５の出力が“０”となり、データ
RTLD′をアンド回路３４６で阻止する。第12ス
テージＱ１２から出力されるデータRTLD′が最
も後着（低音）であれば、それ以前に現われた
（高音側の）データ“１”はアンド回路３４６で
阻止されているので、ステージＱ１〜Ｑ１１の出
力がすべて“０”となつており、ノア回路３４５
の出力が“１”で、この最低音の根音データ
RTLD′がアンド回路３４６を通過し、オア回路
３４４を介してシフトレジスタ４１に戻される。
シフトレジスタ４１に記憶される根音データが唯
一つになると、以後はその唯一の根音データが循
環して記憶保持される。 こうして、根音データRTLDとして、複数のノ
ートタイミングで“１”が発生すると、その中の
最低音のデータ“１”のみを選択し、シフテレジ
スタ４１に記憶する。勿論、多くの場合がそうで
あるように、根音データRTLDとして初めから単
一のノートタイミングだけで“１”が発生してい
る場合はそのデータ“１”がそのままレジスタ４
１に記憶される。 尚、ノア回路３４５とアンド回路３４６は単純
な低音優先回路ではなく、あくまで後着優先回路
として機能する。この後着優先機能によつて、和
音（根音）が変化した場合に古い根音データ
RTLD′をクリアする。すなわち、新たに根音デ
ータRTLDが到来したときは（たとえそれが優先
判断では最高音とみなされるＢのノートタイミン
グであつても）、この新たな根音データRTLDを
取込んだレジスタ４１の出力Ｑ１〜Ｑ１１によつ
てノア回路３４５の出力が“０”となり、それま
で記憶していた古い根音データRTLD′をクリア
する。 後着優先によつて単一の根音データを選択する
例を和音成立の場合と、和音不成立の場合とに分
けて説明する。 和音成立の場合は、前述の通り、アンド回路２
８６（第１２図）の働きにより、ブロツクタイミ
ングBT１０の２キー時間目（Ｂのノートタイミ
ング）からブロツクタイミングBT１２の１キー
時間目（Ｃのノートタイミング）までの12キー時
間の間でのみ根音データRTLDが発生する。第１
６図のCHの欄には和音成立（CTが“１”）のと
きの根音データRTLDの一例とそれを遅延したデ
ータRTLD′が示されている。尚、第１６図のノ
ートタイミングの欄にはブロツクタイミングBT
１０から次の走査サイクルのブロツクタイミング
BT１までの各キー時間に対応する音名が示され
ている。第１６図のCHでは、２つの音名Ｃ＃，
Ｃに対応して根音データRTLDが発生する例が示
されている。これは、例えば、下鍵域でＣ，Ｃ
＃，Ｇ，Ｇ＃の４鍵が押圧されたときに起る。第
１２図のシフトレジスタ３５においてステージＱ
１２にＣ＃のデータ“１”が到来したとき、完全
５度のステージＱ７にＧ＃のデータ“１”が入つ
ており、ＣとＧのデータ“１”はステージＱ１１
とＱ６に入つている（前記第６表参照）ため、ア
ンド回路２８０においてＣ＃メジヤ和音が成立し
たことが検出され、Ｃ＃のノートタイミングで根
音データRTLDが発生される。次にシフトレジス
タ３５のステージＱ１２にＣのデータ“１”が到
来したとき、ステージＱ７にＧ、ステージＱ１に
Ｃ＃，Ｑ８にＧ＃が入り（第６表参照）、アンド
回路２８０においてＣメジヤ和音が成立したこと
が検出される。 Ｃ＃の根音データRTLDを12キー時間遅延した
データRTLD′がブロツクタイミングBT１３のノ
ートタイミングＣ＃において第１５図のシフトレ
ジスタ４１の第12ステージＱ１２から出力される
とき、ブロツクタイミングBT１２のノートタイ
ミングＣのときに取込んだＣの根音データRTLD
を11キー時間遅延したデータ“１”がステージＱ
１１から出力される。従つて、Ｃ＃の根音データ
RTLD′はそれよりも後着の（低音の）Ｃの根音
データRTLDの存在によつてアンド回路３４６で
阻止される。こうして、単一のＣの根音データの
みがシフトレジスタ４１に記憶され、ブロツクタ
イミングBT１４以後は記憶根音データRTLD′は
Ｃのノートタイミングでのみ“１”となる。 和音不成立の場合は、前述の通り、アンド回路
３０９（第１２図）の働きによつて、ブロツクタ
イミングBT１２の２キー時間目（Ｂのノートタ
イミング）からBT１４の１キー時間目（Ｃのノ
ートタイミング）までの12キー時間の間でのみ根
音データRTLDが発生される。第１６図のの
欄には和音不成立（CHが“０”）のときの根音デ
ータRTLDとしてＢ，Ｄ＃，Ｄのノートタイミン
グで“１”が発生する例が示されている。下鍵域
でＢ，Ｄ＃，Ｄの３鍵が押圧されている場合は、
和音は成立せず、第１６図のに示すように、
押圧鍵すべてのノートタイミングで根音データ
RTLDが発生する。Ｂの根音データRTLDを12キ
ー時間遅延したデータRTLD′がブロツクタイミ
ングBT１４のＢのノートタイミングで発生され
るが、シフトレジスタ４１のステージＱ３，Ｑ４
からＤ及びＤ＃のデータ“１”が出力されるの
で、このＢのデータRTLD′はアンド回路３４６
で阻止される。また、Ｄ＃の根音データRTLDを
12キー時間遅延したデータRTLD′がブロツクタ
イミングBT１５のＤ＃のノートタイミングで発
生されるが、シフトレジスタ４１のステージＱ１
１からＤのデータ“１”が出力されるので、この
Ｄ＃のデータRTLD′もアンド回路３４６で阻止
される。ブロツクタイミングBT１５のノートタ
イミングＤにおいてＤの根音データRTLDを12キ
ー時間遅延したデータRTLD′が発生されると
き、それ以前に発生したＢ，Ｄ＃のデータ
RTLD′はすべて阻止されているのでシフトレジ
スタ４１のステージＱ１〜Ｑ１１の出力はすべて
“０”であり、このＤのノートタイミングのデー
タRTLD′が記憶保持される。こうして、和音不
成立のときは押圧鍵の中の最低音が根音として選
択される。 根音シフトレジスタ４１の重要な働きは、単一
の根音データRTLD′を１キー時間毎に順次シフ
ト（遅延）することにより、従音（根音と共に和
音を構成する音、すなわち根音から所定度数隔つ
た音）のノートタイミングデータを形成すること
である。アンド回路３４６からオア回路３４４を
介して入力される根音データRTLD′を、シフト
レジスタ４１の各ステージＱ１〜Ｑ１２で１キー
時間ずつ遅延することにより、根音のノートタイ
ミングから順次低音側に移行するノートタイミン
グにおいて各ステージＱ１〜Ｑ１２から“１”が
出力される。従つて、１キー時間遅延したステー
ジＱ１の出力“１”は根音の１半音下の音すなわ
ち長７度７の音のノートタイミングに対応してお
り、２キー時間遅延したステージＱ２の出力
“１”は根音の２半音下の音すなわち短７度７bの
音のノートタイミングに対応する。以下同様に、
シフトレジスタ４１のステージＱ３，Ｑ４，Ｑ
５，Ｑ６，Ｑ７，Ｑ８，Ｑ９，Ｑ１０，Ｑ１１の
出力“１”は、長６度６、短６度６b、完全５度
５、減５度５b、完全４度４、長３度３、短３度
３b、長２度２、短２度２bのノートタイミングに
夫々対応する。そして、ステージＱ１２すなわち
オア回路３４４の出力“１”は根音と同じ音名す
なわち１度１に対応する。 例えば、根音データRTLD′がＣのノートタイ
ミングで発生する場合は、シフトレジスタ４１の
各ステージＱ１〜Ｑ１１の出力が、“１”となる
タイミングは、第１６図に示すように、Ｂ，Ａ
＃，Ａ，Ｇ＃，……Ｃ＃のタイミングである。こ
れらの音名はＣを１度としたときの長７度７、短
７度７b……短２度２bに相当する。また、根音デ
ータRTLD′がＤのノートタイミングで発生する
場合は、シフトレジスタ４１の各ステージＱ１〜
Ｑ１１が“１”となるタイミングは第１６図に示
すように、Ｃ＃，Ｃ，Ｂ，Ａ＃……Ｄ＃のタイミ
ングである。これらの音名はＤを１度としたとき
の長７度７、短７度７b……短２度２bに夫々相当
する。 根音シフトレジスタ４１の所定ステージＱ２，
Ｑ３，Ｑ５，Ｑ８，Ｑ９，Ｑ１２（オア回路３４
４）の出力は、ベース音キーデータ形成回路４２
の論理回路３４７に入力される。論理回路３４７
は、オートリズム装置４５（第１図）から供給さ
れるベースパターンデータBassPTにもとづい
て、該ベースパターンデータBassPTによつて示
された音程度数に対応するレジスタ４１のステー
ジ出力を選択して１本の出力ライン３４８に多重
化して出力する。勿論、或るベースパターンデー
タBassPTが発生している間は１つのノートタイ
ミングに対応するデータだけしか出力ライン３４
８に出力されないが、別のベースパターンデータ
BassPTに変わると別のノートタイミングに対応
するデータ“１”が出力ライン３４８に出力され
る。その意味で、ライン３４８に得られるベース
音キーデータKPは、キー走査回路１１（第７
図）から得られるキーデータKDと同質の時分割
多重化データである。 オア回路３４４（シフトレジスタ４１のステー
ジＱ１２）から出力される１度１のノートタイミ
ングデータはアンド回路３４９に入力される。シ
フトレジスタ４１のステージＱ２から出力される
短７度７bのノートタイミングデータはアンド回
路３５０に入力される。ステージＱ３から出力さ
れる長６度６のノートタイミングデータはアンド
回路３５１に、ステージＱ５から出力される完全
５度５のノートタイミングデータはアンド回路３
５２に、夫々入力される。また、ステージＱ８，
Ｑ９から出力される長３度３及び短３度３bのノ
ートタイミングデータはアンド回路３５５，３５
６を経由してアンド回路３５３，３５４に夫々入
力される。 アンド回路３５５，３５６は長３度と短３度の
切換えを行うためのものである。第１２図の遅延
フリツプフロツプ３１４から供給されるマイナ和
音データminが“１”のときアンド回路３５６を
介して短３度３bに相当するステージＱ９の出力
を選択してアンド回路３５４に加える。このとき
アンド回路３５５は動作不能となり、長３度３の
出力は阻止される。マイナ和音データminが
“０”のときは、アンド回路３５５を介して長３
度３に相当するステージＱ８の出力を選択されて
アンド回路３５３に加わり、短３度３bに相当す
るステージＱ９の出力はアンド回路３５６で阻止
される。従つて、アンド回路３５３及び３５４に
は、マイナ和音であるか否かに応じて長３度３あ
るいは短３度３bのノートタイミングデータのど
ちらか一方しか供給されない。 ベースパターンデータBassPTは、ベース音を
発音すべきタイミングで発生し、３ビツトから成
るコードの内容によつてそのとき発生すべきベー
ス音の音程（根音からの隔り）を示す。アンド回
路３５７〜３６２は、３ビツトにコード化された
データBassPTをデコードするためのものであ
る。８度（１オクターブ上の根音）のベース音を
示すアンド回路３５７の出力と１度のベース音を
示すアンド回路３５８の出力はオア回路３６３を
介してアンド回路３４９に加えられる。短７度の
ベース音を示すアンド回路３５９の出力はアンド
回路３５０に加えられる。長６度のベース音を示
すアンド回路３６０の出力はアンド回路３５１に
加えられる。完全５度のベース音を示すアンド回
路３６１の出力はアンド回路３５２に加わる。３
度のベース音を示すアンド回路３６２の出力はア
ンド回路３５３及び３５４に加わる。前述のよう
に、アンド回路３５３及び３５４には長３度また
は短３度のどちらか一方のノートタイミングデー
タのみが加えられるので、３度を示すアンド回路
３６２の出力によつて長３度または短３度のデー
タどちらか一方だけが選択される。 ベースパターンデータBassPTが発生している
ときに、アンド回路３５７〜３６２ののいずれか
１つだけから出力“１”が生じる。従つて、アン
ド回路３４９〜３５４においては、ベースパター
ンデータBassPTによつて示された度数に対応す
るシフトレジスタ４１の唯一つのステージからの
ノートタイミングデータを選択する。アンド回路
３４９〜３５４の出力はオア回路３６４で多重化
された後アンド回路３６５に加えられる。アンド
回路３６５の他の入力には、第１４図に示す下鍵
域キーオンメモリ３９から供給される下鍵域エニ
イキーオン信号LKAKOと、キー走査回路１１の
オア回路１４６（第７図）から供給される信号
BT０．１（第８図）が加わる。アンド回路３６
５の出力はベース音キーデータKPとして多重化
ライン３４８を介して出力される。 信号BT０．１をアンド回路３６５に入力した
理由は、信号BT０，１が“１”となるブロツク
タイミングBT０及びBT１の12キー時間の間での
みベース音キーデータKPを発生させ、この間で
ベース音の発音割当て処理を行うようにするため
である。下鍵域エニイキーオン信号LKAKOをア
ンド回路３６５に入力した理由は、下鍵域で何ら
かの鍵が押圧されているときのみベース音キーデ
ータKPを発生させて自動ベース音を発生させる
ためである。尚、第１４図に示したように、メモ
リモード（Ｍが“１”）のときは、離鍵後も下鍵
域エニイキーオン信号LKAKOが発生され続ける
ので、ベース音キーデータKPが離鍵後において
も発生されるようになつている。従つて、メモリ
モードのときは下鍵域の音（和音）のみならずベ
ース音も、離鍵後においても発生し続ける。 尚、ベースパターンデータBassPTのすべての
ビツトがオア回路３６６に入力されており、この
オア回路３６６の出力がベースタイミング信号
BTとして出力される。このベースタイミング信
号BTは、何らかのベースパターンデータBassPT
が発生している間、すなわちベース音を発音すべ
きときに“１”となる。 例えば、根音シフトレジスタ４１に記憶されて
いる根音がＣであるとし、ベースパターンデータ
BassPTが５度を指定しているとすると、第１６
図のKPに示すようにブロツクタイミングBT０の
Ｇのノートタイミングでベース音キーデータKP
が“１”となる。この場合、アンド回路３５２が
動作可能となり、シフトレジスタ４１のステージ
Ｑ５の出力がベース音キーデータKPとして選択
出力されるようになつている。根音Ｃのノートタ
イミングでレジスタ４１に“１”が入力されたと
きから５キー時間後にステージＱ５から“１”が
出力されるので、Ｃのノートタイミングの５キー
時間後のＧ（すなわちＣの５度上の音）のノート
タイミングでキーデータKPが発生する。 和音検出制御回路３０（第１２図）から供給さ
れる根音データRTLDは根音変更検出回路３６７
にも入力される。根音変更検出回路３６７におい
て、アンド回路３７０は根音が変更されたことを
検出する回路である。遅延フリツプフロツプ３６
８はアンド回路３７０の出力“１”（すなわち根
音が変更されたこと）を記憶するためのもので、
アンド回路３６９及びオア回路３７１を介してそ
の記憶を保持する。アンド回路３７０には新しい
根音データRTLDと根音シフトレジスタ４１の第
12ステージＱ１２から出力される古い根音データ
RTLD′を反転した信号とが入力される。従つ
て、今回検出された根音名が前回検出し記憶して
いる根音名と異なる場合は、新しい根音データ
RTLDが“１”となるノートタイミングにおいて
古い根音データRTLD′は“０”（古い根音のノー
トタイミングでないので）であり、アンド回路３
７０の条件が成立し、アンド回路３７０の出力
“１”がオア回路３７１を介して遅延フリツプフ
ロツプ３６８に取込まれる。 ところで、前述のように、根音データRTLDは
複数のノートタイミングで発生することがあり、
その場合、先に到来した根音データRTLDは根音
シフトレジスタ４１には記憶されない偽の根音デ
ータである。しかし、偽の根音データRTLDに対
してもアンド回路３７０の条件は成立し、遅延フ
リツプフロツプ３６８に“１”が取込まれてしま
う。このため、根音データRTLDをノア回路３７
２で反転した信号を自己保持用のアンド回路３６
９に加えるようにしている。従つて、偽の根音デ
ータRTLDによつて遅延フリツプフロツプ３６８
に“１”が取込まれたとしても、その後に到来す
る真の根音データRTLDによつてノア回路３７２
の出力を“０”にしてアンド回路３６９を不動作
にし、偽の根音変更記憶をクリアする。 真の（すなわち最後着の）根音データRTLDの
後には根音データRTLDは生じないので、真の根
音データRTLDに関するアンド回路３７０の出力
が遅延フリツプフロツプ３６８で記憶保持され
る。ノア回路３７２の他の入力には走査サイクル
パルス4.5Mが加えられており、このパルス4.5M
が発生するブロツクタイミングBT０の最初のノ
ートタイミングにおいて、遅延フリツプフロツプ
３６８の記憶がクリアされる。従つて、根音が変
更された場合は、根音データRTLDが発生するブ
ロツクタイミングBT１０乃至BT１３からパルス
4.5Mの発生直前のブロツクタイミングBT１５ま
での間、オア回路３７１の出力は“１”となる。 オア回路３７１の出力はアンド回路３７３に加
わる。アンド回路３７３の他の入力にはＣノート
タイミング信号CNTと信号BT１４．１５（第８
図）がキー走査回路１１（第７図）から供給され
る。従つて、ブロツクタイミングBT１４におけ
るＣのノートタイミングにおいてアンド回路３７
３が動作可能となり、オア回路３７１からの根音
変更信号（変更のとき“１”）を導通して、オア
回路３７４を介して遅延フリツプフロツプ３７５
に記憶する。ブロツクタイミングBT１４のＣノ
ートタイミングは、和音不成立時において発生す
る根音データRTLDの最後の有効タイミングであ
り、このときになれば、根音変更の有無が確実に
判明している。 遅延フリツプフロツプ３７５の出力はアンド回
路３７６からオア回路３７４を介して自己保持さ
れる。オア回路３７４の出力は、根音変更が記憶
されると持続的に“１”となり、アンド回路３７
７に加えられる。アンド回路３７７の他の入力に
はオア回路３６６からのベースタイミング信号
BTが加わる。アンド回路３７７の出力はオア回
路３６３を経由し、１度（根音）のベース音を指
示する信号としてアンド回路３４９に加えられ
る。また、オア回路３７４の出力はインバータ３
７８で反転され、７度あるいは６度あるいは５度
あるいは３度のベースパターンデータをデコード
するためのアンド回路３５９，３６０，３６１，
３６２に夫々入力される。 従つて、根音が変更されたときは、その直後に
発生されるベースパターンデータBassPTのタイ
ミングにおいて、該データBassPTが発生してい
る間中（信号BTが“１”）、アンド回路３７７か
ら“１”が出力され、アンド回路３４９を介して
１度のノートタイミングでベース音キーデータ
KPを発生する。そのとき、ベースパターンデー
タBassPTが１度あるいは８度以外の音程を指定
していたとしても、インバータ３７８の出力
“０”によつてそのデータBassPTのデコード出
力が阻止される。 オア回路３６６から出力されるベースタイミン
グ信号BTは遅延フリツプフロツプ３７９で１キ
ー時間遅延されてナンド回路３８１に入力される
と共に、インバータ３８０で反転されてナンド回
路３８１に入力される。ベースタイミング信号
BTが“０”に立下つたとき、すなわち１つのベ
ース発音タイミングが終わつたとき、１キー時間
の間だけナンド回路３８１の条件が成立し、その
１キー時間の間だけ該ナンド回路３８１の出力が
“０”となる。このナンド回路３８１の出力
“０”によりアンド回路３７６が不動作となり、
遅延フリツプフロツプ３７５における検音変更記
憶信号（“１”）がクリアされる。こうして、根音
が変更された場合は、変更直後のベース音発音タ
イミングで強制的に根音を発音することにより、
根音が変更されたこと（和音が変わつたこと）を
印象づけるようにしている。 オートリズム装置４５（第１図）から供給され
るリズムストツプ信号RSTRあるいはイニシヤル
クリア信号ICがオア回路３８２を介してオア回
路３７４に入力され、上述の根音変更信号と同様
に遅延フリツプフロツプ３７５に記憶されるよう
になつている。リズムストツプ信号RSTPは、リ
ズム選択スイツチがすべてオフになつたときある
いはリズムラン信号RUNが“０”になつたと
き、すなわちオートリズム装置４５内のパターン
発生回路４６（第１図）からパターンデータ
（BassPT）を発生し得ない状態（リズムストツ
プ状態）となつたとき、“１”に立上る。従つ
て、リズムストツプ状態になると、信号RSTPの
“１”が遅延フリツプフロツプ３７５に記憶保持
され、オア回路３７４の出力が“１”となる。リ
ズムストツプ状態のときはベースパターンデータ
BassPTが発生されないので、ベースタイミング
信号BTも発生せず、アンド回路３７７の条件は
成立しない。しかし、リズムストツプ状態が解除
されて、最初のベースパターンデータBassPTが
発生されるとアンド回路３７７の条件が成立す
る。従つて、リズム演奏開始時は、前述の根音変
更の時と同様に、最初のベース音として１度のベ
ース音が強制的に発音される。 ベース音のオクターブコードB1′，B2′，B3′は
オクターブコード形成回路３８３で形成される。
ベース音域を次のように設定したいという要求に
応え得るようにオクターブコード形成回路３８３
は構成される。 ベース音域設定要求 (1) 根音（１度）はC2，Ｃ＃２，D2……B2の音
域とする。 (2) ８度の従音（１オクターブ上の根音）は
C3，Ｃ＃３，D3……B3の音域とする。 (3) ８度以外の従音（３度，５度，６度，あるい
は７度）は、原則として根音と同じ音域C2〜
B2とするが、根音よりも低音になる場合は１
オクターブ上の音域C3〜B3とする。 上記(3)の要求を満たすことにより、従音はすべ
て根音よりも高音側で発生されることになり、
「ウオーキング・ベース」が可能となる。ところ
で、Ｃ（すなわちC2音）を根音とする場合は根
音よりも低音になる可能性のある従音はもともと
存在しないこと（C2が最低音であるため）、ある
いは前記第５表に示すようにこのシステムでは
C2（あるいはC3）のオクターブコードB1〜B3の
値は他のＣ＃２〜B2（あるいはＣ＃３〜B3）の
オクターブコードB1〜B3の値と異なること、な
どから、上記要求(1)〜(3)を満たすための処理をす
べての根音名Ｃ〜Ｂに共通に行うことはできな
い。そこで、根音がＣの場合とそれ以外Ｃ＃〜Ｂ
の場合とでは下記第７表のように異なる態様でオ
クターブコードB1〜B3を決定するようにしてい
る。オクターブコードB1〜B3の決定（形成）に
あたつては第７表の事象ａ〜ｇのいずれか１つが
適用される。
【表】 第７表においてBQ１，BQ２の欄には、オクタ
ーブコード形成回路３８３内のオア回路３８４及
びアンド回路３８５から発生される信号BQ１及
びBQ２の状態を示してある。音域の欄に示した
音C2，C3あるいは音域Ｃ＃２〜B2等は、各々の
事象ａ〜ｇにおいて発生される可能性のあるベー
ス音の音域を示している。例えば、根音がＣの事
象ａにおいては根音としてC2の音が発生される
ことを意味する。また、根音がＣ以外の事象ｄに
おいては根音としてＣ＃２乃至B2の音が発生さ
れることを意味する。上記要求(1)〜(3)を満たすに
は自ずから第７表のように音域を定めなければな
らないのである。そして、その音域を得るには、
前記第５表のオクターブコード表から明らかなよ
うに、第７表のオクターブコードB1〜B3の欄に
示すようにオクターブコードB1〜B3の値を定め
ればよいのである。オクターブコード形成回路３
８３においては、信号BQ１，BQ２の値に応じて
第７表に示すような関係でオクターブコードB1
〜B3を発生し得るように、排他オア回路３８
６、アンド回路３８７、インバータ３８８，３８
９により構成されている。尚、第７表の根音Ｃ以
外の場合における「根音よりも高い従音」あるい
は「根音よりも低い従音」においては音名Ｃを最
高音としＣ＃を最低音として判断するようにして
いる。 発生しようとするベース音（７度，６度，５
度，あるいは３度の従音）が根音よりも高いか低
いかは、根音シフトレジスタ４１から出力される
根音データRTLD′のノートタイミングとベース
音キーデータKP（発生しようとする従音のノー
トタイミングを示している）の発生タイミングと
の先後関係から判断するようにしている。ライン
３４８のベース音キーデータKPがアンド回路３
９０に加わり、更にこのアンド回路３９０の出力
がアンド回路３９１，３９２，３９３に加わるよ
うにし、形成されたオクターブコードB1，B2，
B3をこのベース音キーデータKPのノートタイミ
ングで該アンド回路３９１，３９２，３９３を介
して選択することによりベース音のオクターブコ
ードB1′，B2′，B3′を発生するようにしている。
このベース音キーデータKPの発生タイミングで
オクターブコードB1′，B2′，B3′を取り出すこと
が、従音の動的な（タイミングによる）高低判断
の一助となつている。尚、アンド回路３９０には
タイミング信号発生回路２０のアンド回路１１８
（第２図）から供給されるベースチヤンネルタイ
ミング信号PchT（第６図参照）も加えられてい
るが、これはベース音の割当て処理のため、すな
わちベース音割当て用のチヤンネルタイミングで
オクターブコードB1′〜B3′が出力されるようにす
るため、である。 遅延フリツプフロツプ３９４、アンド回路３９
５，３９６、オア回路３９７から成る回路は１オ
クターブ上げるべきことを記憶する回路であり、
１オクターブ上げるべき従音（または８度音）の
ノートタイミングで“１”を出力する。アンド回
路３９５及び３９６には走査サイクルパルス
4.5Mを反転した信号が入力される。アンド回路
３９６の他の入力には根音シフトレジスタ４１か
ら出力される根音データRTLD′が加えられる。
走査サイクルパルス4.5Mは最高鍵Ｃ７の走査タ
イミングすなわちブロツクタイミングBT０にお
けるＣのノートタイミングで“１”となる。従つ
て、ブロツクタイミングBT０のときに発生する
Ｃの根音データRTLD′はアンド回路３９６で阻
止され、遅延フリツプフロツプ３９４に記憶され
ない。尚、ブロツクタイミングBT２のＣのノー
トタイミングではパルス4.5Mは“０”であるの
で、そのときにＣの根音データRTLD′は遅延フ
リツプフロツプ３９４に記憶されるが、オクター
ブコードB1′〜B3′はベース音キーデータKPにも
とづいてブロツクタイミングBT０，BT１のとき
のみ出力されるので、ブロツクタイミングBT２
以降BT１５までの遅延フリツプフロツプ３９４
の状態は全く無意味なものである。根音データ
RTLD′がＣ以外のノートタイミングで“１”と
なるときは、走査サイクルパルス4.5Mは“０”
となるので、アンド回路３９６を介してその根音
ノートタイミングで“１”が取り込まれる。取り
込まれた“１”は遅延フリツプフロツプ３９４及
びアンド回路３９５を介して、以後自己保持され
る。次の走査サイクルの始めに発生するパルス
4.5Mによつてアンド回路３９５が不動作となり
自己保持がクリアされる。従つて、オクターブコ
ードB1′〜B3′を発生するブロツクタイミングBT
０，BT１の間でみると、根音ノートタイミング
以前（高音順に走査するので、根音より高音のノ
ートタイミング）では遅延フリツプフロツプ３９
４の出力は“０”であり、１オクターブ上げなく
てもよいことを示す。しかも、根音ノートタイミ
ング以後（根音より低音のノートタイミング）で
は遅延フリツプフロツプ３９４の出力は“１”と
なり、１オクターブ上げるべきことを示す。 尚、ベースパターンデータBassPTが８度であ
ることを示すアンド回路３５７の出力Ｂ８がオア
回路３９７を介して遅延フリツプフロツプ３９４
に記憶されるようになつている。従つて、８度の
ベース音を発生すべきときは、遅延フリツプフロ
ツプ３９４の出力は常に“１”となり、１オクタ
ーブ上げるべきことを示す。 次に、前記第７表に示した各事象ａ〜ｇ別にオ
クターブコード形成回路３８３の動作を説明す
る。 根音がＣのときは、根音データRTLD′はＣの
ノートタイミングで“１”となる。従つて、前述
の通り、ブロツクタイミングBT０及びBT１のと
き遅延フリツプフロツプ３９４に“１”は記憶さ
れない。事象ａの場合、ブロツクタイミングBT
０における根音すなわちＣのノートタイミング
（第１６図参照）では、根音データRTLD′とＣノ
ートタイミング信号CNT（第８図）を入力した
アンド回路３８５の条件が成立し、その出力信号
BQ２が“１”となる。そのとき、パルス4.5Mに
よつてアンド回路３９５及び３９６が不動作とな
るので、オア回路３９７からアンド回路３９８に
与えられる信号は“０”である。また、Ｃノート
タイミング信号CNTを反転した信号“０”を入
力したアンド回路３９９の出力も、“０”であ
り、両アンド回路３９８，３９９の出力を入力し
たオア回路３８４の出力信号BQ１も“０”であ
る。従つて、根音Ｃのノートタイミングにおい
て、信号BQ１は“０”、BQ２は“１”となる。
両信号BQ１，BQ２を入力した排他オア回路３８
６の出力（オクターブコードのビツトB1）は
“１”、信号BQ１と信号BQ２をインバータ３８８
で反転した信号を入力したアンド回路３８７の出
力（オクターブコードのビツトB2）は“０”、こ
のアンド回路３８７の出力“０”をインバータ３
８６で反転した信号（オクターブコードのビツト
B3）は“１”、となる。従つて、“１”，“０”，
“１”という値のオクターブコードB3，B2，B1が
アンド回路３９１〜３９３に入力される。事象ａ
の場合は、ベース音キーデータKPは根音Ｃのノ
ートタイミングで“１”となるので、Ｃのノート
タイミングで形成された上述の“１”，“０”，
“１”という値がアンド回路３９１〜３９３で選
択され、オクターブコードB3′，B2′，B1′として
得られる。これはC2のオクターブ音域を示して
いる。 事象ｂの場合、ブロツクタイミングBT０のＣ
のノートタイミングでは前述のようにアンド回路
３８５の条件が成立し、信号BQ２が“１”とな
る。一方、８度を示す信号Ｂ８が“１”となるの
で、オア回路３９７からアンド回路３９８に与え
られる信号はベース発音中は常に“１”であり、
信号CNTが発生するＣのノートタイミングにお
いてアンド回路３９８の出力BQ１が“１”とな
る。BQ１とBQ２が共に“１”の場合は、排他オ
ア回路３８６の出力B1は“０”、アンド回路３８
７の出力B2は“０”、インバータ３８９の出力B3
は“１”である。従つて、ベース音キーデータ
KPが“１”となる８度すなわち根音Ｃのノート
タイミングでは、“100”という値のオクターブコ
ードB3′，B2′，B1′が得られる。これはC3のオク
ターブ音域を示している。 事象ｃの場合、発生すべき従音はＣ以外の音名
である。Ｃ以外のノートタイミングでは信号
CNTは“０”であり、アンド回路３８５及び３
９８の出力は“０”となる。アンド回路３９９は
動作可能となるが、根音Ｃの場合は遅延フリツプ
フロツプ３９４の出力は“０”であるためアンド
回路３９９の出力も“０”となる。従つて、信号
BQ１とBQ２が共に“０”となり、排他オア回路
３８６の出力B1は“０”、アンド回路３８７の出
力B2も“０”、インバータ３８９の出力B3は
“１”、となる。従つて、Ｃ以外のノートタイミン
グで“１”となる従音のベース音キーデータKP
のタイミングで“100”という値のオクターブコ
ードB3′，B2′，B1′が出力される。これは従音が
Ｃ＃２〜B2の音域となることを示している。 根音がＣ以外のときは、根音データRTLD′が
“１”になるときＣノートタイミング信号CNTは
“０”であるので、アンド回路３８５の出力BQ２
は常に“０”である。また、前述のように根音デ
ータRTLD′はアンド回路３９６、オア回路３９
７を介して遅延フリツプフロツプ３９４に記憶さ
れる。根音のノートタイミングで遅延フリツプフ
ロツプ３９４に“１”が入力されると、１キー時
間遅れて該遅延フリツプフロツプ３９４の出力は
“１”に立上る。一例として、根音がＧのときの
遅延フリツプフロツプ３９４の出力Ｑを第１６図
の３９４−Ｑに示す。走査サイクルパルス4.5M
のタイミングで古い記憶がクリアされると、その
１キー時間後のＢのノートタイミングにおいて遅
延フリツプフロツプ３９４の出力が“０”に立下
る。Ｇのノートタイミングで発生した根音データ
RTLD′の“１”が取り込まれると、その１キー
時間後のＦ＃のノートタイミングで遅延フリツプ
フロツプ３９４の出力が“１”に立上る。従つ
て、ブロツクタイミングBT０，BT１において、
根音Ｇよりも高音Ｂ〜Ｇ＃のノートタイミングで
は遅延フリツプフロツプ３９４の出力は“０”で
あり、低音Ｆ＃〜Ｃ＃のノートタイミングでは遅
延フリツプフロツプ３９４の出力は“１”とな
る。 まず、事象ｄの場合、根音（Ｃ以外の音）のノ
ートタイミングでは信号CNTが常に“０”であ
り、アンド回路３９９からオア回路３８４を介し
て遅延フリツプフロツプ３９４の出力が信号BQ
１として与えられる。第１６図の３９４−Ｑにも
示したように根音のノートタイミングでは遅延フ
リツプフロツプ３９４の出力はまだ“０”であ
る。従つて信号BQ１とBQ２が共に“０”であ
り、前述の事象ｃのときと同様に、オクターブコ
ードB3，B2，B1の値は“100”となる。根音のノ
ートタイミングで“１”となるキーデータKPに
もとづいて上記値“100”がオクターブコード
B3′，B2′，B1′として出力される。これは、根音
の音域がＣ＃２〜B2となることを示している。 事象ｅの場合、８度を示す信号Ｂ８がベース音
（８度音）発音中は常に“１”となるので、遅延
フリツプフロツプ３９４の出力が常に“１”とな
り、アンド回路３９９からオア回路３８４を介し
て得られる信号BQ１は常に“１”となる。信号
BQ１が“１”で、BQ２が“０”の場合は、排他
オア回路３８６の出力B1は“１”、アンド回路３
８７の出力B2も“１”、インバータ３８９の出力
B3は“０”、となる。従つて、８度すなわち根音
のノートタイミングでベース音キーデータKPが
“１”となるとき、“011”という値のオクターブ
コードB3′，B2′，B1′が出力される。これは根音
の１オクターブ上の音域Ｃ＃３〜B3を示してい
る。 事象ｆの場合、根音よりも高い従音のノートタ
イミングはブロツクタイミングBT０，BT１にお
いて根音のノートタイミングよりも先に発生す
る、従つて、根音よりも高い従音のベース音キー
データKPが発生されたとき、遅延フリツプフロ
ツプ３９４にはまだ“１”が記憶されていないの
で（第１６図の３９４−Ｑ参照）、オア回路３８
４の出力BQ１は“０”である。ブロツクタイミ
ングBT０，BT１における音高順位はＣが最高
（最先）であり、以下Ｂ，Ａ＃……Ｃ＃の順であ
る。根音より高い従音がＣ以外の音すなわちＢ，
Ａ＃，……Ｄ（Ｃ＃は最低音すなわちBT１の最
後のノートタイミングであるので根音より高い従
音になることはあり得ない）の場合、信号CNT
が“０”のときにアンド回路３９９が動作可能と
なり、遅延フリツプフロツプ３９４の出力“０”
が信号BQ１として使用される。このとき信号BQ
１，BQ２が共に“０”であることにより、前記
事象ｃの場合と同様に、オクターブコードB3，
B2，B1として“100”が得られる。従つて、検音
Ｃ＃２〜B2よりも高い従音のオクターブ音域は
根音と同じD2〜B2である。根音よりも高い従音
がＣの場合、信号CNTが“１”のときにアンド
回路３９８が動作可能となりオア回路３９７の出
力が信号BQ１として使用される。ブロツクタイ
ミングBT０においてＣノートタイミング信号
CNTが発生するときはパルス4.5Mも発生するの
で、アンド回路３９５，３９６からオア回路３９
７に与えられる信号は“０”であり、信号BQ１
は“０”である。従つてオクターブコードB3，
B2，B1として“100”が得られ、従音としてのＣ
は必らずC3の音高で発生される。 事象ｇの場合、根音よりも低い従音のノートタ
イミングはブロツクタイミングBT０，BT１にお
いて根音のノートタイミングよりも後に発生す
る。従つて、根音よりも低い従音のベース音キー
データKPが発生されたときは、遅延フリツプフ
ロツプ３９４に既に“１”が記憶されており（第
１６図の３９４−Ｑ参照）、アンド回路３９９か
らオア回路３８４を介して出力される信号BQ１
は“１”となる。信号BQ１が“１”でBQ２が
“０”のときは、前記事象ｅの場合と同様に、オ
クターブコードB3，B2，B1として“011”が得ら
れ、Ｃ＃３〜Ｃ４の音域が設定される。但し、前
述のようにＣは根音よりも高い従音として処理さ
れ、かつＢはＣ以外の根音においてその根音より
低い従音とはなり得ないことから、このオクター
ブコードB3，B2，B1（“011”）によつて定められ
る根音よりも低い従音の音域はＣ＃３〜Ａ＃３で
ある。これは根音の音域Ｃ＃２〜B2よりも１オ
クターブ上の音域である。 ベース音キーデータ形成回路４２から発生され
たベース音キーデータKPは第１０図に示す発音
割当て制御部１９のアンド回路１７２に供給され
る。アンド回路１７２の他の入力には１キー時間
の後半を示す後半期間信号Ｈ２と、タイミング信
号発生回路２０（第２図）から供給されるベース
チヤンネルタイミング信号PchT（第６図）が加
えられる。従つて、ブロツクタイミングBT０，
BT１内の所要のノートタイミングにおいてベー
ス音キーデータKPが発生すると（第１６図のKP
参照）、そのキーデータKPが発生している１キー
時間内の後半の11ビツトタイムにおける２番目の
チヤンネルタイミング（PchTの発生タイミン
グ）においてアンド回路１７２の条件が成立し、
該アンド回路１７２の出力“１”にもとづいてオ
ア回路１７４からロード信号LDが発生される。
このロード信号LDにより、カレントキーオンメ
モリ１７７及びキーオンメモモリ１７８にベース
チヤンネルタイミング（PchT）に対応して
“１”が取込まれる。 また、ロード信号LDは第９図に示すキーコー
ドメモリ２４に供給される。ベース音キーデータ
KPが発生する１キー時間内の前半及び後半の11
ビツトタイムにおけるベースチヤンネルタイミン
グにおいては、第１５図のオクターブコード形成
回路３８３内のアンド回路３９０の条件が成立
し、そのベースチヤンネルタイミング（PchT）
に同期してオクターブコードB1′〜B3′が出力され
る。このオクターブコードB1′〜B3′は第９図のオ
クターブコード変換回路２６に供給され、オア回
路４００，４０１，４０２を夫々経由してアンド
回路４０３，４０４，４０５に夫々入力される。
オクターブコード変換回路２６内のアンド回路４
０６には、ベースチヤンネルタイミング信号
PchTとベース音キーデータ形成回路４２（第１
５図）から供給されるベースタイミング信号BT
と下鍵域キーオンメモリ３９（第１４図）から供
給される下鍵域エニイキーオン信号LKAKOが入
力される。アンド回路４０６の出力はオア回路１
５６を介してアンド回路４０３〜４０５に加わ
る。 従つて、何らかの鍵が下鍵域で押圧されており
（LKAKOが“１”）、かつ、ベース音を発音すべ
きとき（BTが“１”）、ベースチヤンネルタイミ
ングにおいて（PchTが“１”）、アンド回路４０
３〜４０５が動作可能となり、オア回路４００〜
４０２を介して与えられるベース音のオクターブ
コードB1′〜B3′を選択し、オア回路１５７〜１５
９を介して出力する。このとき、インバータ１５
５の出力“０”により走査キー表示ライン１２か
ら与えられるオクターブコードB1〜B3はアンド
回路１５２〜１５４で阻止される。 ベース音のオクターブコードB1′〜B3′がオクタ
ーブコード変換回路２６から選択出力されるタイ
ミングは、ベースチヤンネルタイミングに対応し
てベース音割当てのためのロード信号LDが発生
されるタイミングに一致している。 また、このとき走査キー表示ライン１２に供給
されているノーコードN1〜N4は、現在の（すな
わちベース音キーデータKPが発生している今現
在の）ノートタイミングがどの音名に相当するか
を、すなわちベース音の音名を、表わしている。
これは、前述の第１２図の和音検出制御回路３０
あるいは第１５図の自動ベースコード処理回路４
０における処理がすべて、キー走査におけるノー
トタイミング（第８図あるいは第１６図参照）に
同期して行なわれていることからも明らかであ
る。従つて、ベース音割当てのためのロード信号
LDが発生したとき、キーコードメモリ２４の入
力側には、発生すべき（割当てるべき）ベース音
の音名を示すノートコードN1〜N4とそのベース
音のオクターブ音域を示すオクターブコードB1
〜B3，B1′〜B3′が与えられており、このベース
音を示すキーコードN1〜B3がロード信号LDの発
生タイミングであるベースチヤンネルのタイミン
グに同期して該キーコードメモリ２４に取込ま
れ、記憶される。こうして、ベース音は信号
PchTによつて指示される専用の１つのチヤンネ
ルに割当てられる。 尚、カレントキーオンメモリ１７７（第１０
図）にはベースチヤンネルのタイミングで一旦
“１”が取込まれるが、これは無意味なデータで
ある。何故なら、ベース音割当て処理のためにカ
レントキーオンメモリ１７７の出力KON′を使用
することはないからである。キーオンメモリ１７
８にベースチヤンネルのタイミングで記憶された
“１”は、ベース音を発音すべきことを示すキー
オン信号KO１として利用される。このベースチ
ヤンネルのキーオン信号KO１はアンド回路１８
１を介して記憶保持される。アンド回路１８１の
他の入力にはアンド回路４０７の出力がオア回路
４０８を介して与えられる。アンド回路４０７に
は前述のアンド回路４０６（第９図）と同様に、
下鍵域エニイキーオン信号LKAKO、ベースタイ
ミング信号BT、ベースチヤンネルタイミング信
号PchTが入力される。信号LKAKO及びBTが
“１”のときは、信号PchTの発生タイミング毎に
アンド回路４０７を介してアンド回路１８１が動
作可能となり、ベースチヤンネルのキーオン信号
KO１を記憶保持する。ベース発音タイミングが
終了してベースタイミング信号BTが“０”に立
下つたとき、あるいは下鍵域ですべての鍵が離鍵
されたとき（LKAKOが“０”）に、ベースチヤ
ンネルのキーオン信号KO１がクリアされる。前
述のように、信号LKAKOはメモリモードのとき
は離鍵後も“１”を保持するので（第１４図参
照）、ベース音にもメモリ機能が適用される。 シングルフインガーモードにおける和音検出 シングルフインガーモード（SF）において
は、鍵盤の下鍵域は、発音すべき音そのものを指
定するのではなく、和音の根音と和音種類を指定
するために使用される。従来は、シングルフイン
ガーモードにおける根音指定と和音種類指定は
別々の鍵盤（例えば下鍵盤とペダル鍵盤）あるい
はスイツチ列を用いて行うようにしていたが、こ
の発明の電子楽器では一つの（一列の）鍵盤（下
鍵域）を用いて両方を指定し得るようにしてい
る。 すなわち、下鍵域Ｆ＃３〜C2において、根音
名に対応する１つの鍵を最端音（この実施例では
最高音としているが、最低音としてもよい）とし
て押圧し、それ以外の鍵で和音種類を指定するも
のとしている。詳しくは、根音名を最高音として
押鍵する場合は、その根音鍵よりも低音側の鍵で
和音種類を押鍵するものとする。和音種類の指定
方法は、白鍵を押圧することによりセブンス和音
を指定し、黒鍵を押圧することによりマイナ和音
を指定し、根音鍵以外は何も押圧しないことによ
りメジヤ和音を指定するものとする。尚、和音種
類の指定方法は白鍵と黒鍵で区別する方法に限ら
ず他の適当な方法、例えば鍵域で区別する等、を
採用することもできなくはない。 第１２図の和音検出制御回路３０内のSF根音
検出優先回路３２では、１走査サイクルの下鍵域
キーデータLKKDにおいて最初に“１”となる
（先頭の）ノートタイミングすなわち下鍵域の最
高押圧鍵の走査タイミングを優先検出することに
より、シングルフインガーモード演奏において指
定されている根音名を検出する。キー走査は高音
順に行われているので、最初に“１”になつたノ
ートタイミングが最高押圧鍵のキー走査タイミン
グである。 SF根音検出優先回路３２の遅延フリツプフロ
ツプ２７１の記憶はキヤンセル信号（第８
図参照）によつて下鍵域走査タイミング（第８図
参照）の前にクリアされている。下鍵域で押圧さ
れている最高音のキー走査タイミミング以前で
は、下鍵域キーデータLKKDは“０”であり、遅
延フリツプフロツプ２７１の状態は“０”であ
る。下鍵域最高押圧鍵のキー走査タイミングにな
ると、下鍵域キーデータLKKDは“１”となる。
このとき、遅延フリツプフロツプ２７１はその１
キー時間前のキー走査結果“０”を遅延出力して
おり、インバータ２７３の出力は、“１”となつ
ている。また、アンド回路２７４に加えられてい
るシングルフインガーモード信号SFはシングル
フインガーモードのとき“１”である。従つて、
インバータ２７３の出力及び下鍵域キーデータ
LKKDが入力されたアンド回路２７４は、１走査
サイクルで下鍵域キーデータLKKDが最初に
“１”となつたときに、すなわち下鍵域最高押圧
鍵の走査タイミング（ノートタイミング）で、
“１”を出力する。 最高押圧機の次のキー走査タイミングでは、遅
延フリツプフロツプ２７１の出力が“１”に立上
り（最高音キーデータを１キー時間遅延したも
の）、以後、次の走査サイクルでキヤンセル信号
が“０”になるまで“１”を保持する。従
つて、下鍵域最高押圧鍵よりも低音側の（キー走
査順位が後の）鍵の走査タイミングでキーデータ
LKKDが“１”になつても、遅延フリツプフロツ
プ２７１の出力“１”を反転したインバータ２７
３の出力“０”により、それらの低音側のキーデ
ータLKKDはアンド回路２７４で阻止される。こ
うして、下鍵域最高押圧鍵のキーデータ
（LKKD）のみが優先選択され、アンド回路２７
４から出力される。アンド回路２７４の出力は、
シングルフインガーモード演奏における和音の根
音のノートタイミングを示すデータSFRTLDと
してアンド回路４０９に加わり、更にオア回路２
９７を経由して根音データRTLDとして出力され
る。 アンド回路４０９の他の入力にはオア回路４１
０を介して下鍵域エニイニユーキーオン信号
LANKOが加えられる。この信号LANKOは、前
述の通り、第１３図の下鍵域ニユーキーオン検出
回路３８から供給されるものである。 ここで、下鍵域でC3の鍵とＡ＃２の鍵（黒
鍵）が押圧されているものとして、下鍵域キーデ
ータLKKDの発生例及び遅延フリツプフロツプ２
７１の出力２７１−Ｑ及びアンド回路２７４の出
力SFRTLDの一例を第１７図に示す。時分割多
重化データである下鍵域キーデータLKKD（ブロ
ツクタイミングBT７からBT１０の１キー時間目
までの間で発生する）の先頭に現われるC3のタ
イミングでデータSFRTLDが発生し、その次の
タイミングで遅延フリツプフロツプ２７１の出力
２７１−Ｑが“１に立上ることによりＡ＃２のキ
ーデータはアンド回路２７４で阻止される。 第１３図を参照して既に説明したように、下鍵
域エニイニユーキーオン信号LANKOは、新たな
押圧された鍵（ニユーキー）の走査タイミングか
ら“１”に立上り、以後、次の走査サイクルの下
鍵域走査タイミングの前にキヤンセル信号
によつてクリアされるまで“１”を持続する信号
である。従つて、下鍵域最高押圧鍵が初めて押圧
されたものであれば、データSFRTLDの発生タ
イミング（最高押圧鍵のタイミング）で信号
LANKOが“１”となるが、そうでなければ最高
押圧鍵データSFRTLDの発生タイミングにおい
ては信号LANKOは“０”である。第１７図の例
で、下鍵域最高押圧鍵C3が初めて押圧されたの
であればC3の走査タイミングから信号LANKOが
“１”に立上り、そのとき発生したデータ
SFRTLDがアンド回路４０９（第１２図）で選
択され、オア回路２９７を介して根音データ
RTLDとして出力される。しかし、最高押圧鍵
C3よりも低いＡ＃２の鍵が初めて押圧されたの
であれば、Ａ＃２の走査タイミングで信号
LANKOが“１”に立上るので、C3の走査タイミ
ングでは信号LANKOはまだ“０”であり、デー
タSFRTLDはアンド回路４０９で阻止され、根
音データRTLDは発生されない。エニイニユーキ
ーオン信号LANKOが全く発生されなかつた場合
も同様に、データSFRTLDは阻止される。従つ
て、シングルフインガーモードにおいては、下鍵
域最高押圧鍵が新たに押圧されたときだけ、すな
わち根音が変更されたときだけ、根音データ
RTLDが出力される。このシングルフインガーモ
ードにおける根音データRTLDは、フインガーコ
ードモードの場合とは異なり、下鍵域走査タイミ
ング（ブロツクタイミングBT７〜BT９及び最低
鍵走査タイミングCNT）の間に発生される。 第１２図において、SF根音検出優生回路３２
と下鍵域キーデータレジスタ３５との間に設けら
れているインバータ２７５及びアンド回路２６９
は、下鍵域キーデータLKKDをレジスタ３５に記
憶する際に、優先回路３２で優先選択した最高音
（根音）のキーデータ（LKKD）をキヤンセル
し、和音種類を指定するキーデータのみを選択す
るための回路である。アンド回路２６９の一方入
力に加えられるキーデータLKKDとして最高押圧
鍵のデータ“１”（第１７図の例ではC3）が現わ
れるとき、アンド回路２７４の出力SFRTLDは
“１”であり、インバータ２７５の出力は“０”
となる。従つて、最高押圧鍵（すなわち根音）の
キーデータLKKDはアンド回路２６９で阻止さ
れ、レジスタ３５には加えられない。最高押圧鍵
の走査タイミング（SFRTLD）以外はインバー
タ２７５の出力は、“１”であり、低音側の（す
なわち和音種類を指定する）キーデータLKKDが
アンド回路２６９で選択されてオア回路２７６，
２７７を介してレジスタ３５に取込まれる。アン
ド回路２６９の出力の一例を第１７図の２６９に
示す。最高押圧鍵C3のキーデータがキヤンセル
されて、鍵Ａ＃２のキーデータだけが選択されて
いる。 記憶保持用のアンド回路２７８は下鍵域走査タ
イミングの間動作可能となつているため（
５．６と１４．１５が“１”）、レジスタ３５
に取込まれた和音種類を指定するキーデータは、
12ステージの該レジスタ３５内を循環して記憶さ
れる。レジスタ３５のステージＱ１，Ｑ３，Ｑ
６，Ｑ８，Ｑ１０の出力は黒鍵検出用オア回路４
１２に入力され、ステージＱ２，Ｑ４，Ｑ５，Ｑ
７，Ｑ９，Ｑ１１の出力とオア回路２７７の出力
が白鍵検出用オア回路４１３に入力される。オア
回路４１２及び４１３の出力はマイナ和音メモリ
３６アンド回路４１４及びセブンス和音メモリ３
７のアンド回路４１５に夫々加えられる。アンド
回路４１４及び４１５の他の入力には最低鍵C2
の走査タイミングを示す信号CLT（第８図）が
キー走査回路１１（第７図）から供給される。最
低鍵C2のキー走査タイミグにおいてアンド回路
４１４及び４１５が動作可能となり、オア回路４
１２及び４１３の出力が該アンド回路４１４，４
１５を介して遅延フリツプフロツプ３０４及び３
０５に夫々取込まれる。このとき、信号CLTを
反転したノア回路３０８の出力“０”により、遅
延フリツプフロツプ３０４及び３０５の古い記憶
状態はクリアされる。次のタイミングで信号
CLTが“０”になると、ノア回路３０８の出力
が“１”となり、直前に取込んだオア回路４１２
及び４１３の出力信号状態がアンド回路３０６及
び３０７を介して遅延フリツプフロツプ３０４，
３０５で夫々自己保持される。 最低鍵走査タイミング信号CLTが発生したと
きは、キーデータLKKDとして最低鍵C2のデー
タが発生しており、レジスタ３５の第12ステージ
Ｑ１２から出力されるデータもＣのデータ（C3
のキーデータ）である。従つて、オア回路２７７
から白鍵検出用オア回路４１３にはＣの鍵（下鍵
域のC3あるいはC2）が押圧されているか否かを
示すキーデータ（ノートデータ）が与えられる。
このとき、レジスタ３５のステージＱ１乃至Ｑ１
１からは、Ｃの走査タイミングよりも１キー時間
乃至11キー時間前の走査タイミングに対応するＣ
＃乃至Ｂのキーデータ（ノートデータ）を夫々１
キー時間乃至11キー時間遅延したものが出力され
ている。従つて、ステージＱ２，Ｑ４，Ｑ５，Ｑ
７，Ｑ９，Ｑ１１からはＤ，Ｅ，Ｆ，Ｇ，Ａ，Ｂ
（すなわち白鍵）のキーデータが夫々出力されて
いる。また、ステージＱ１，Ｑ３，Ｑ６，，Ｑ
８，Ｑ１０からはＣ＃，Ｄ＃，Ｆ＃，Ｇ＃，Ａ
＃（すなわち黒鍵）のキーデータが夫々出力され
ている。 従つて、和音種類を指定る鍵として何らかの白
鍵が押圧されていれば、最低鍵走査タイミングに
おいて（CLTが“１”）、オア回路２７７の出力
あるいはレジスタ３５のステージＱ２，Ｑ４，Ｑ
５，Ｑ７，Ｑ９，Ｑ１１のいずれかから“１”が
出力され、オア回路４１３からアンド回路４１５
を介してセブンス和音メモリ３７の遅延フリツプ
フロツプ３０５に“１”が記憶される。また、和
音種類を指定する鍵として何らかの黒鍵が押圧さ
れていれば、最低鍵走査タイミングにおいて、レ
ジスタ３５のステージＱ１，Ｑ３，Ｑ６，Ｑ８，
Ｑ１０のいずれかから“１”が出力され、オア回
路４１２からアンド回路４１４を介してマイナ和
音メモリ３６の遅延フリツプフロツプ３０４に
“１”が記憶される。また、和音種類を指定する
鍵が何も押圧されていない場合は、最低鍵走査タ
イミングにおいてオア回路４１２及び４１３の出
力は共に“０”であり、遅延フリツプフロツプ３
０４及び３０５には“０”が記憶される。 前述のように、遅延フリツプフロツプ３０４及
び３０５の出力は遅延フリツプフロツプ３１４及
び３１５に転送されるが、この転送は遅延フリツ
プフロツプ２９９に“１”が記憶されたときにだ
け行われる。シングルフインガーモードの場合
は、シングルフインガーモード信号SFによりア
ンド回路４１１が動作可能となり、オア回路４１
０の出力“１”が該アンド回路４１１及びオア回
路２９８を介して遅延フリツプフロツプ２９９に
記憶される。前述のように、オア回路４１０には
下鍵域エニイニユーキーオン信号LANKOが与え
られている。従つて、下鍵域で何らかの鍵が新た
に押圧されたとき、すなわち根音が変更されたと
き（第１７図の例ではC3がニユーキーのとき）
あるいは和音種類が変更されたとき（第１７図の
例ではＡ＃２がニユーキーのとき）に遅延フリツ
プフロツプ２９９に“１”が記憶され、これによ
り遅延フリツプフロツプ３１４及び３１５の古い
記憶をクリアして遅延フリツプフロツプ３０４及
び３０５の出力を該フリツプフロツプ３１４及び
３１５に取込む。 尚、オア回路４１０の他の入力にはモード切換
制御回路１５（第４図）から供給される信号△
を反転した信号△Ｆが加えられる。信号△はモ
ード切換時に（フインガードコードモードとシン
グルフインガーモードとの間の切換も含む）、
4.5ms＋αの間だけ“０”となる信号であるので
（第５図）、その逆に信号△Ｆはモード切換時の約
１走査サイクル（4.5ms＋α）の間だけ“１”に
なる。この信号△Ｆはモード切換時にマイナ和音
メモリ３６及びセブンス和音メモリ３７の記憶デ
ータmin、7thをクリアする働きをする。 例えば、フインガーコードモードからシングル
フインガーモードに切換わつた場合、パルス
4.5Mのタイミングで信号△Ｆが“１”に立上る
と（第５図に示すように△が“０”に立下るた
め）、それより１キー時間遅れて信号SFが“１”
に立上る（第４図のラツチ回路１４−４参照）。
この信号SFと△Ｆにもとづいてアンド回路４１
１（第１２図）の出力は4.5msの間“１”とな
り、遅延フリツプフロツプ２９９に記憶される。
この遅延フリツプフロツプ２９９の出力“１”に
もとづいて、遅延フリツプフロツプ３１４及び３
１５に記憶されていたフインガードコードモード
における和音種類データmin、7thがクリアされ
る。このとき遅延フリツプフロツプ３０４及び３
０５から遅延フリツプフロツプ３１４及び３１５
に取込まれるデータは“０”である。何故なら、
第４図に示すように、フインガードコードモード
からシングルフインガーモードへのモード切換時
に信号△が“０”になるとき、インバータ８６
からオア回路８７を介して信号△（すなわち△
Ｆ）と同じ時間幅のモード切換パルス△ABCが
発生されるからである。このモード切換パルス△
ABCによつて、キー走査回路１１のアンド回路
１４２（第７図）において１走査サイクルの間だ
け下鍵域のキーデータ（LKが“１”のときの
KD）が阻止される。従つて、第１２図のオア回
路４１０に入力した信号△Ｆにもとづいてマイナ
和音メモリ３６及びセブンス和音メモリ３７をク
リアしたとき、下鍵域キーデータLKKDは発生し
ていず、黒鍵検出用オア回路４１２及び白鍵検出
用オア回路４１３から遅延フリツプフロツプ３０
４及び３０５に取込まれるデータは“０”であ
る。 尚、第１２図の和音検出制御回路３０におい
て、SF和音種類検出部３３（第１図）に相当す
る部分は今まで説明した部分すべてであり、参照
符号では、３５，３６，３７，２６９，２７５，
２９９，４０９〜４１５等で示された回路部分で
ある。 シングルフインガーモードの和音キーデータ形成 根音データRTLDはフインガーコードモードの
場合と同様に第１５図の根音シフトレジスタ４１
に記憶される。フインガードコードモードの場合
と異なる点は、シングルフインガーモードにおけ
る根音データRTLDは、下鍵域走査タイミング
（BT７〜BT９及びCLTすなわちBT１０の１キー
時間目）において発生するという点と、単一のキ
ー走査タイミングでしか発生しないという点であ
る。根音のノートタイミングで“１”となるデー
タがシフトレジスタ４１で順次遅延され、各ステ
ージＱ１〜Ｑ１１から各度数７，７b，６，６b，
５，５b，４，３，３b，２，２bに相当する従音
音名を示すノートタイミングで“１”が出力され
るのは前述の通りである。また、ノア回路３４５
とアンド回路３４６とによつて後着優先回路が構
成されているため、根音の変更によつて新しい根
音データRTLDが与えられると古い根音データ
RTLD′がクリアされるのも前述と同様である。 シフトレジスタ４１のステージＱ２及びＱ５か
ら出力される短７度７b及び完全５度５に対応す
るデータはSF和音キーデータ形成回路４３内の
アンド回路４１６及び４１７に夫々入力される。
また、シフトレジスタ４１のステージＱ８及びＱ
９の出力が加えられる長３度３と短３度３bの切
換用のアンド回路３５５及び３５６はSF和音キ
ーデータ形成回路４３の一部ともなつている。第
１２図のマイナ和音メモリ３６から供給されるマ
イナ和音データminの“１”または“０”に応じ
てアンド回路３５５または３５６において長３度
あるいは短３度のどちらか一方の従音ノートタイ
ミングデータが選択されるのは前述と同様であ
る。第１２図のセブンス和音メモリ３７から供給
されるセブンス和音データ7thがアンド回路４１
６に加わり、該データ7thを反転した信号がアン
ド回路４１７に加わる。従つて、セブンス和音の
ときはデータ7thが“１”であるからアンド回路
４１６において短７度７bに相当する従音ノート
タイミングデータが選択され、完全５度の従音ノ
ートタイミングデータは選択されない。セブンス
和音でないときはデータ7thが“０”であるから
アンド回路４１７において完全５度５に相当する
従音ノートタイミングデータが選択され、短７度
の従音ノートタイミングデータは選択されない。 アンド回路３５５，３５６，４１６，４１７の
出力及びオア回路３４４から出力される根音（１
度）のノートタイミングを示すデータはオア回路
４１８にてオア合成され、シングルフインガーモ
ードの和音構成音を示す時分割多重化データとし
て１本のライン４１９に与えられる。ライン４１
９のデータはアンド回路４２０を介しててアンド
回路４２１に供給される。アンド回路４２０には
シングルフインガーモード信号SFが入力されて
おり、シングルフインガーモードのときだけライ
ン４１９の多重化データを選択する。アンド回路
４２１の他の入力にはキー走査回路１１のオア回
路１４８（第７図）から供給される信号BT１
２．１３（第８図）と下鍵域キーオンメモリ３９
（第１４図）から供給される下鍵域エニイキーオ
ン信号LKAKOが加えられる。アンド回路４２１
の出力はシングルフインガー和音キーデータ
SFKLとして、第１０図のウインドウ回路２１内
のオア回路１６９に供給される。 従つて、シングルフインガー和音キーデータ
SFKLは、シングルフインガーモードのときに
（SFが“１”）、下鍵域で何らかの鍵が押圧されて
いること（LKAKOが“１”）を条件に、ブロツ
クタイミングBT１２及びBT１３（BT１２．１
３が“１”）において発生される。ブロツクタイ
ミングBT１２，BT１３における12キー時間の間
に根音データは根音シフトレジスタ４１内を１巡
し、各ステージＱ１〜Ｑ１２から根音及び各度数
７，７b，……２b，２に相当する音名のノートタ
イミングで順次“１”が出力される。各度数７，
７b，……２b，２に対応するステージＱ１〜Ｑ１
１から“１”が出力されるノートタイミング（す
なわち各度数に対応する音名）は、根音データ
RTLD′のノートタイミング（すなわち根音名）
に応じて定まることは、既にベース音キーデータ
形成に関連して説明した通りである。 第１７図のSFKLには、下鍵域でC3とＡ＃２
（黒鍵）が押圧された場合に発生される和音キー
データSFKLを示した。指定された和音はＣマイ
ナ和音であるので、ＣとＧとＤ＃のノートタイミ
ングにおいてキーデータSFKLは“１”となる。
すなわち、ブロツクタイミングBT１２のＣのノ
ートタイミングにおいて根音データRTLD′が
“１”となり、アンド回路３４６、オア回路３４
４を介してオア回路４１８に加えられ、キーデー
タSFKLとして出力される。セブンス和音データ
7thは“０”であるので、根音データRTLD′を２
キー時間遅延したステージＱ２の出力はアンド回
路４１６で選択されない。しかしアンド回路４１
７は動作可能であり、Ｃのノートタイミングデー
タ（RTLD′）を５キー時間遅延したステージＱ
５の出力はＧのノートタイミングで“１”とな
り、このステージＱ５の出力“１”が該アンド回
路４１７からオア回路４１８に加えられる。従つ
て、キーデータSFKLは５度の従音であるＧのノ
ートタイミングで“１”となる。マイナ和音デー
タminは“１”であるので、アンド回路３５５が
不動作、アンド回路３５６が動作可能となり、Ｃ
のノートタイミングデータ（RTLD′）を９キー
時間遅延したステージＱ９の出力はＤ＃のノート
タイミングで“１”となり、このステージＱ９の
出力“１”がアンド回路３５６からオア回路４１
８に加えられる。従つて、キーデータSFKLは短
３度の従音であるＤ＃のノートタイミングで
“１”となる。 尚、メジヤ和音の場合はデーmin，7thが共に
“０”であるので、１度及び５度（アンド回路４
１７により）及び長３度（アンド回路３５５によ
り）の３音に対応してキーデータSFKLが発生さ
れる。また、セブンス和音の場合はデータminが
“０”、7thが“１”であるので、１度及び短７度
（アンド回路４１６により）及び長３度（アンド
回路３５５により）３音に対応してキーデータ
SFKLが発生される。また、マイナセブンス和音
の場合はデータmin、7thが共に“１”であるの
で、１度及び短７度及び短３度の３音に対応して
キーデータSFKLが発生される。 第１０図のオア回路１６９に供給されたキーデ
ータSFKLは下鍵域キーデータKLとして発音割
当て制御部１９に供給される。従つて、前述の下
鍵域キーデータKLの割当て処理と同様にして、
下鍵域チヤンネルタイミング信号LchTによつて
示される下鍵域用発音チヤンネルのいずれかに和
音構成者の３音（SFKLによつて示された３音）
が夫々割当てられる。但し、このシングルフイン
ガー和音キーデータSFKLが発生するブロツクタ
イミングBT１２及びBT１３において、キー走査
回路１１からライン１２を介して供給されるオク
ターブコードB3，B2，B1の値は“110”であり、
実際のオクターブ音域（第５表参照）には対応し
ていない。そのため、第９図のオクターブコード
変換回路２６においてこのオクターブコードB1
〜B3の値を所定の音域に対応する値に変更する
ようにしている。すなわち、シングルフインガー
モード信号SFと信号BT１２．１３がアンド回路
１６０に入力され、シングルフインガーモードの
とき（SFが“１”）キーデータSFKLが発生する
ブロツクタイミングBT１２及びBT１３（BT１
２．１３が“１”）において該アンド回路１６０
の出力が“１”となる。このアンド回路１６０の
出力“１”はインバータ１６１で反転され、アン
ド回路１５３を不動作にする。このアンド回路１
５３にはライン１２から与えられるオクターブコ
ードB1〜B3のビツトB2が入力されており、この
ビツトB2の値が強制的に“０”に変更される。
従つてオクターブコード変換回路２６に入力され
たライン１２のオクターブコードB3，B2，B1の
値は“110”から“100”に変更されて出力され
る。これは前記第５表に示すようにC3〜Ｃ＃２
の音域を示すものである。尚、ライン１２のノー
トコードN1〜N4は、キーデータSFKLの各ノー
トタイミングに対応する音名を示すものであるの
で、そのまま利用する。従つて、この実施例で
は、シングルフインガーモードにおける和音は
C3〜Ｃ＃２の音域で発生される。 ところで、シングルフインガーモードの場合は
下鍵域のキーデータKDは実際に発音される和音
構成者を直接示しているわけではない。従つて、
キー走査回路１１から与えられる下鍵域のキーデ
ータKDをカレントキーオンメモリ１７７（第１
０図）で利用することはできない。そのため、カ
レントオンメモリ１７７のクリアのために利用す
るキーデータKDを阻止するためにアンド回路１
９９とアンド回路２０２（第１０図）が設けられ
ている。シングルフインガーモードのとき（SF
が“１”）下鍵域走査タイミングにおいて（LKが
“１”）ナンド回路２０２の出力が“０”となり、
オア回路１９８を経由して供給される下鍵域のキ
ーデータKDがすべて阻止される。従つて、シン
グルフインガーモードの場合は、ロード信号LD
によつて下鍵域チヤンネルタイミングでカレント
キーオンメモリ１７７に“１”が一時的に取込ま
れたとしても、その後に同じチヤンネルタイミン
グで一致信号EQが比較回路２５から発生された
ときに直ちにクリアされる。 キーオンメモリ１７８における下鍵域チヤンネ
ルのキーオン信号KO１の記憶は、シングルフイ
ンガーモードにおいては下鍵域エニイキーオン信
号LKAKOにもとづいて保持される。第１４図に
示す下鍵域キーオンメモリ３９から供給された下
鍵域エニイキーオン信号LKAKOが第１０図のイ
ンバータ４２２で反転されてオア回路２１１に加
わる。メモリモードでない場合は、下鍵域エニイ
キーオン信号LKAKOは下鍵域で何も鍵が押圧さ
れなくなると“０”に立下る。信号LKAKOが
“０”になると、インバータ４２２の出力が
“１”となり、オア回路２１１からアンド回路２
１２に“１”が加わり、更に下鍵域チヤンネルタ
イミングにおいて（LchTが“１”）アンド回路２
１２からノア回路２０６に“１”が加わる。これ
により、ノア回路２０６の出力が下鍵域チヤンネ
ルタイミングで“０”となり、下鍵域チヤンネル
のキーオン信号KO１がすべて“０”にクリアさ
れる。 メモリモード（Ｍが“１”）のときは前述のよ
うに下鍵域エニイキーオン信号LKAKOは“１”
を持続するので、下鍵域で根音及び和音種類を指
定していた鍵が離されても、下鍵域チヤンネルの
キーオン信号KO１はクリアされず、“１”を保
持する。また、このとき第１５図のSF和音キー
データ形成回路４３内のアンド回路４２１も信号
LKAKOによつて動作可能となつているのでキー
データSFKLも出続ける。 メモリモードのときは、和音が変更されたとき
にキーオンメモリ１７８の下鍵域キーオン信号
KO１がクリアされる。和音が変更されると、今
まで下鍵域チヤンネルに割当てられていなかつた
音のキーデータSFKLが発生される。この新たな
キーデータSFKLが発生される１キー時間の間、
下鍵域チヤンネルタイミングにおいて比較回路２
５（第９図）から一致信号EQは発生されない。
従つて、新たなキーデータSFKLが発生した１キ
ー時間の後半の11ビツトタイムにおいて遅延フリ
ツプフロツプ１９３（第１０図）の出力
LKOEXTは“０”であり、インバータ２１４の
出力が“１”となる。また、下鍵域チヤンネルに
対応するカレントキーオンメモリ１７７の出力
KON′も既にクリアされて“０”となつている。
従つて、新たなキーデータSFKLが発生した１キ
ー時間の後半の11ビツトタイム（H2が“１”）に
おいて、アンド回路２１３の条件が成立し、アン
ド回路２１２の出力が下鍵域チヤンネルタイミン
グ（LchTが“１”）で“１”となり、下鍵域チヤ
ンネルのすべてキーオン信号KO１がクリアされ
る。 一方、和音が変更されない場合は、キーデータ
SFKLが発生する毎にいずれかの下鍵域チヤンネ
ルタイミングにおいて一致信号EQが発生され、
アンド回路１８３に与えられる。シングルフイン
ガーモードの場合はオア回路１８７に加わる信号
SFが“１”であり、アンド回路１８４が動作不
能となり、アンド回路２１５が動作可能となる。
アンド回路２１５の他の入力にはキーオンメモリ
１７８からのキーオン信号KO１が加えられてお
り、その出力はオア回路１８５を介してアンド回
路１８３の他の入力に加えられる。従つて、シン
グルフインガーモードの場合はキーオン信号KO
１が発生していることを条件に、上記一致信号
EQがアンド回路１８３で選択され、遅延フリツ
プフロツプ１９３に記憶される。この遅延フリツ
プフロツプ１９３の出力LKOEXT（“１”）によ
りアンド回路２１３の条件は成立せず、キーオン
信号KO１はクリアされない。尚、メモリモード
において離鍵後も記憶されている和音と同じ和音
を指定する鍵が新たに押鍵されたとしてもキーオ
ン信号KO１はクリアされない。これは、同じ和
音であるため、新たな押鍵にもとづくキーデータ
SFKLに対しても一致信号EQが発生し、離鍵後
も記憶保持されているキーオン信号KO１がアン
ド回路２１５からオア回路１８５を介してアンド
回路１８３に与えられることにより該アンド回路
１８３を介して一致信号EQが選択され、遅延フ
リツプフロツプ１９３の出力LKOEXTが“１”
となることによる。このように、シングルフイン
ガーモードのメモリモード時においては、単なる
新たな押鍵ではなく、和音が変更されたときに下
鍵域チヤンネルのキーオン信号KO１がクリアさ
れる。 尚、シングルフインガーモードにおけるベース
音キーデータKPの形成及びそ発音割当て処理
は、前述のフインガードコードモードの場合と全
く同様である。シングルフインガーモードの和音
キーデータの形成にあたつては、根音シフトレジ
スタ４１（第１５図）の内容をブロツクタイミン
グBT１２，BT１３において利用したが、ベース
音キーデータの形成にあたつては根音シフトレジ
スタ４１の同じ内容をブロツクタイミングBT
０，BT１で利用するようにしている。 アルペジヨ音キーデータ形成と発音割当て処理 この実施例では、自動アルペジヨ演奏は自動ベ
ースコード演奏（フインガードコードモードある
いはシングルフインガーモード）に連動して実行
される。下鍵域チヤンネルに割当てられている和
音構成音（根音及び従音）の中からアルペジヨパ
ターンデータArpPTによつて指定された音高順
位の１音（音名）を選択し、その音（音名）のノ
ートコードN1〜N4と所定のオクターブコード
B1″〜B3″を付加して専用のアルペジヨチヤンネ
ル（信号AchTによつて示されるチヤンネル）に
割当てることによりアルペジヨ音が発生される。
第１８図に詳細例が示されたアルペジヨ音キーデ
ータ形成回路４４では、和音構成音の中からアル
ペジヨパターンデータArpPTによつて示された
音高順位の１つの音名を選択し、その音名のノー
トタイミングでアルペジヨ音キーデータKAを発
生すると共にオクターブコードB1″〜B3″を発生
する。アルベジヨパターンデータArpPTによつ
て示された音高順位の音名の選択は、和音を構成
する各音名のノートタイミングで“１”となる時
分割多重化された和音構成音キーデータAKDの
中から所要のノートタイミングで１つのキーデー
タを抽出することにより行なわれる。 下鍵域チヤンネルに既に割当てられている音の
キーコードN1〜B3（これは第９図のキーコード
メモリ２４から高速のチヤンネルタイミングに従
つて出力されている）と走査キー表示ライン１２
のキーコードN1〜B3（これはチヤンネルタイミ
ングよりも低速のキー走査タイミングに従つて出
力されている）とにもとづいて上記和音構成音キ
ーデータAKDを得るようにしており、そのため
に、比較回路２５及びオクターブコード変換回路
２７（第９図）と、一致信号EQを記憶する遅延
フリツプフロツプ１９３（第１０図）と、その出
力LKOEXTにもとづいて和音構成音キーデータ
AKDを発生するARPキーデータ記憶部３４（第
１図）とが使用される。ARPキーデータ記憶部
３４の詳細例としては、第１２図のアンド回路４
２３と下鍵域キーデータレジスタ３５の部分がこ
れに相当する。 第１８図において、アルペジヨ音キーデータ形
成回路４４は、キーデータ抽出回路４２４と同音
名除去回路４２５とオクターブコード形成回路４
２６とを具えている。キーデータ抽出回路４２４
において行う処理の概略は次の通りである。キー
オンメモリ１７８（第１０図）から同音名除去回
路４２５を経由して与えられるキーオン信号KO
１（高速のチヤンネルタイミングに従つて各チヤ
ンネルのものが時分割的に与えられている）にも
とづいて下鍵域チヤンネルに割当てられている音
すなわち和音構成音の数ｎをカウンタ４２７で加
算計数し、この計数値とオートリズム装置４５
（第１図）から与えられるアルペジヨパターンデ
ータArpPTの値とを比較器４２８で比較し、カ
ウンタ４２７の計数値とデータArpPTの値が同
じになるかあるいはカウンタ４２７の計数値の方
が大きくなるまで和音構成音の数ｎを該カウンタ
４２７にてＮ倍（但しＮは整数）する。アルペジ
ヨパターンデータArpPTの値は低音側から数え
て何番目の和音構成音をアルペジヨ音として発生
すべきかを示している（すなわち低音側から数え
た音高順位を示している）。また、このアルペジ
ヨパターンデータArpPTは、該データが示す音
高順位のアルペジヨ音を発音すべきタイミング
（期間）に対応して発生される。データArpPTの
値が和音構成音の数ｎよりも大きいときに、カウ
ンタ４２７の計数値Ｎ・ｎにおける乗数Ｎは２以
上値となる。 カウンタ４２７において上記計数値Ｎ・ｎを得
るための加算計数が終了すると、今度は、和音構
成音キーデータAKDが発生する毎に（“１”とな
る毎に）カウンタ４２７の計数値から１を減算す
る。和音構成音キーデータAKDは第１２図の下
鍵域キーデータレジスタ３５の最終ステージＱ１
２から第１８図のキーデータ抽出回路４２４のア
ンド回路４２９に供給される。このキーデータ
AKDはキー走査によるキーデータKDと同様に高
音側の音名（ノートタイミング）から順に発生す
る時分割多重化されたデータである。減算に入る
前のカウンタ４２７の計数値Ｎ・ｎは和音構成音
の中の最高音（すなわち最初に現われるキーデー
タAKD）の音高順位に対応している。何故な
ら、和音構成音の数ｎは最高音の順位（低音側か
ら数えてｎ番目）に対応しているので、その整数
倍であるＮ・ｎも最高音の音高順位に対応するこ
とになるためである。最高音に対応する計数値
Ｎ・ｎから順次１減算することにより、１減算し
たときの計数値（Ｎ・ｎ−１）は最高音の１つ下
の和音構成音の音高順位（低音側から数えてＮ・
ｎ−１番目）、２減算したときの計数値（Ｎ・ｎ
−２）は最高音の２つ下の和音構成音の音高順位
（低音側から数えてＮ・ｎ−２番目）、というよう
に順次低音側の音高順位に対応していく。また、
上記減算を行なわせるキーデータAKDも順次低
音側に移つていく（高音側から発生されるた
め）。従つて、カウンタ４２７の計数値Ｎ・ｎ−
ｘ（但しｘは１減算した回数）はその次に発生す
る（これから最初に到来する）キーデータAKD
の音高順位に対応しており、この計数値Ｎ・ｎ−
ｘとパターンデータArpPTが一致している状態
のときに発生された１つのの和音構成音キーデー
タAKDが該データArpPTによつて指定された音
高順位の音に相当し、そのときの（一致状態のと
きの）キーデータAKDがアルペジヨ音キーデー
タKAとして抽出される。 上述の事柄を、例えば和音構成音がＣ、Ｅ、Ｇ
の３音（ｎ＝３）で、パターンデータArpPTの
値が「７」であるとして下記第８表にまとめて例
示する。
【表】 すなわち、「加算」においては、和音構成音の
数ｎ＝３がパターンデータArpPTの値「７」と
同じかそれより大きくなるまで整数倍されること
により、カウンタ４２７の計数値はＮ・ｎ＝３×
３＝９となる。「減算」においては、高音側から
発生される和音構成音キーデータAKDの最高音
Ｃとその次の音Ｇの発生タイミングで夫々１減算
すると、減算結果はＮ・ｎ−ｘ＝９−２＝７とな
り、データArpPTに一致する。従つて、その次
にＥのタイミングで発生したキーデータAKDが
アルペジヨ音キーデータKAとして抽出される。
同音名除去回路４２５では、下鍵域チヤンネルに
おいて異オクターブ同音名の音が夫々別チヤンネ
ルに割当てられているか否かをブロツクタイミン
グBT１２及びBT１３において検出し（第８図の
Ｚに示すARP同音処理）、異オクターブ同音名の
和音構成音がある場合はその数だけ（同音名のチ
ヤンネル両方ではなく一方だけ）キーオン信号
KO１を除去し、残りの下鍵域チヤンネルのキー
オン信号KO１をキーデータ抽出回路４２４に供
給する。アルペジヨで利用する和音構成音キーデ
ータAKDは音名だけに対応しており、下鍵域チ
ヤンネルに割当てられた和音構成音のオクターブ
には対応していないため、異オクターブ同音名の
下鍵域キーオン信号KO１を１個（１チヤンネル
分）だけにするためにこの同音名除去回路４２５
が設けられている。尚、シングルフインガーモー
ドにおいては、異オクターブ同音名の和音構成音
は有り得ないので、この同音名除去回路４２５は
フインガードコードモードのときだけ使用され
る。キーデータ抽出回路４２４のカウンタ４２７
における前述の加算計数処理（これは第８図のＺ
に示したARP処理に相当する）は、同音名検出
処理後のブロツクタイミングBT１４及びBT１５
において行われる。 オクターブコード形成回路４２６は、アルペジ
ヨ音キーデータKAによつて示された音名のオク
ターブ音域すなわちアルペジヨ音のオクターブ音
域を示すオクターブコードB1″〜B3″を形成する
回路である。キーデータ抽出回路４２４のカウン
タ４２７における前述の加算計数処理の結果得た
計数値Ｎ・ｎの乗数Ｎの値に応じてオクターブコ
ードB1″〜B3″の値に定まるようになつている。
すなわち、カウンタ４２７において和音構成音の
数ｎが繰返し加算される毎に、１オクターブずつ
上げられるようになつており、所定最高オクター
ブに達した後なおも数ｎの繰返し加算が続く場合
は今度は１オクターブずつ下げられるようになつ
ている。 次に、フインガードコードモードにおける同音
名除去回路４２５の動作について説明する。 下鍵域チヤンネルにおいて別々のチヤンネルに
同音名の音が割当てられていることを検出するた
めに、ブロツクタイミングBT１２及びBT１３に
おいて比較回路２５（第９図）が利用される。既
に説明したように、このブロツクタイミングBT
１２及びBT１３の12キー時間においてはＣかＣ
＃までの12音名のノートコードN1〜N4がキー走
査回路１１からライン１２を介して比較回路２５
の一方入力Ａに１キー時間毎に順次与えられる
（第１６図のノートタイミング参照）。また、この
ブロツクタイミングBT１２及びBT１３において
は、キー走査回路１１からライン１２を介して与
えられるオクターブコードB3，B2，B1の値は
“110”となつている。 キーコードメモリ２４から高速のチヤンネルタ
イミングに従つて時分割的に出力される各チヤン
ネルの割当て音を示すキーコードN1〜B3のノー
トコードN1〜N4値と、ライン１２に与えられる
ノートコードN1〜N4の値とを、比較回路２５を
利用して比較するために、キーコードメモリ２４
から出力されるオクターブコードB1〜B3の値を
ライン１２のオクターブコードB1〜B3と同じ値
に変換するようにしている。すなわち、第９図の
オクターブコード変換回路２７において、アンド
回路４３０にフインガードコードモード信号FC
と信号BT１２・１３（第８図）が入力されてお
り、フインガードコードモード時（FCが“１”）
のブロツクタイミングBT１２及びBT１３のとき
に該アンド回路４３０の出力が“１”となる。こ
のアンド回路４３０の出力“１”がオア回路４３
１を介してオア回路１６３〜１６５に加わり、キ
ーコードメモリ２４から出力されたオクターブコ
ードB1、B2、B3を強制的にすべて“１”に変換
する。しかし、オア回路１６３の出力“１”が加
えられるアンド回路４３２は前記アンド回路４３
０の出力“１”を反転したインバータ４３３の出
力“０”により動作不能となるので、オクターブ
コードのビツトB1は強制的に“０”とされる。
こうして、キーコードメモリ２４から出力される
オクターブコードB3、B2、B1の値はライン１２
のオクターブコードB3、B2、B1と同じ値“110”
に変換されて比較回路２５に入力される。 従つて、１キー時間の間変化せずにライン１２
に供給されているノートコードN1〜N4と同音名
のノートコードN1〜N4が割当てられているチヤ
ンネルタイミングで比較回路２５から一致信号
EQが発生される。このとき、同音名の音が別々
のチヤンネルに割当てられていれば、１キー時間
の前半11ビツトタイム及び後半11ビツトタイムに
おいて複数のチヤンネルタイミングで一致信号
EQが発生する。 前述のように、この一致信号EQは第１０図の
アンド回路１８３に加わる。ブロツクタイミング
BT１２及びBT１３においてはオア回路１８７に
加わる信号BT１２．１３が“１”であり、アン
ド回路２１５からオア回路１８５を介してキーオ
ンメモリ１７８からのキーオン信号KO１がアン
ド回路１８３の他の入力に加わる。この一致信号
EQが押鍵中の（KO１が“１”）下鍵域チヤンネ
ルタイミングに対応して発生したものであれば
（LchTが“１”）、遅延フリツプフロツプ１９３に
“１”が記憶される。この遅延フリツプフロツプ
１９３の出力LKOEXTは第１８図の同音名除去
回路４２５のアンド回路４３４に加えられる。ア
ンド回路４３４の他の入力には比較回路２５（第
９図）からの一致信号EQとフインガードコード
モード信号FC及び信号BT１２．１３が加えられ
る。遅延フリツプフロツプ１９３の出力信号
LKOEXTは一致信号EQが発生したときから１ビ
ツトタイム遅れて“１”に立上る。従つて、最初
の一致信号EQに対してはアンド回路４３４の条
件は成立せず、それ以後に一致信号EQが発生し
たときアンド回路４３４の条件が成立する。アン
ド回路４３４の出力はアンド回路４３５に加わ
る。アンド回路４３５の他の入力には、後半期間
信号H2（第３図）を反転した信号2（すなわち
１キー時間の前半の11ビツトタイムで“１”とな
る信号）と、アンド回路４３６の出力が加えられ
る。アンド回路４３６には第１０図のキーオンメ
モリ１７８から出力されたキーオン信号KO１と
下鍵域チヤンネルタイミング信号LchTが加えら
れており、下鍵域チヤンネルのキーオン信号KO
１のみが選択される。 例えば第１９図ｂのN1〜N4に示すように、下
鍵域チヤンネル「３」及び「５」に異オクターブ
同音名のＣ（すなわちC2とC3）が夫々割当てら
れているとし、下鍵域チヤンネル「７」及び
「９」に夫々ＧとＥの音が割当てられているとす
る。尚、第６図に示すように、チヤンネルタイミ
ング「３」、「５」、「７」、「９」のとき下鍵域チヤ
ンネルタイミング信号LchTが発生する。第１９
図ｂは、第１９図ａに示すブロツクタイミング
BT１２の最初の１キー時間すなわちノートコー
ドN1〜N4としてライン１２にＣのノートコード
が与えられている時間を拡大して示すものであ
る。ライン１２のノートコードN1〜N4がＣであ
るので、ＣのノートコードN1〜N4がキーコード
メモリ２４（第９図）から出力されるチヤンネル
タイミング「３」及び「５」において比較回路２
５から一致信号EQが発生される。１キー時間の
前半のチヤンネルタイミング「３」で最初の一致
信号EQが発生されると、その１ビツトタイム後
に遅延フリツプフロツプ１９３（第１０図）の出
力LKOEXTが“１”に立上る。従つて第１８図
のアンド回路４３４はチヤンネルタイミング
「３」のときは条件が成立しない。この信号
LKOEXTは次のキー時間の始めに信号Ｓ１によ
つてクリアされるまで（第１０図のアンド回路１
９５参照）、“１”を保持する。従つて、その後の
チヤンネルタイミング「５」のときに２番目の一
致信号EQが発生したときアンド回路４３４の条
件が成立する。アンド回路４３５に加わる信号
2及びアンド回路４３６の出力KO１・LchTは
第１９図ｂに示すように発生する。アンド回路４
３５では、アンド回路４３４の条件を成立させた
２番目の一致信号EQが押鍵中（メモリモード時
に押鍵と見なされる場合も含む）の下鍵域チヤン
ネルに対応しているものであることを条件に
（KO１及びLchTが“１”）、前半期間に限り（2
が“１”）、“１”を出力する。このアンド回路４
３５の出力“１”（第１９図ｂの４３５に示す）
はカウンタ４３７にカウントパルスとして供給さ
れる。後半期間のチヤンネル「３」及び「５」の
タイミングにおいても一致信号EQが発生し、ア
ンド回路４３４の条件が成立するが、信号2が
“０”であるため、カウントパルスは与えられな
い。 第１９図ｂに示したような異オクターブ同音名
検出処理が、ブロツクタイミングBT１２及びBT
１３における各ノートタイミング（第１９図ａ）
毎に繰返し行なわれる。そして、異オクターブ同
音名を検出する毎にカウンタ４３７が１カウント
アツプされる。しかし、第１９図の例では、下鍵
域チヤンネルにおける異オクターブ同音名はＣだ
けであるため、結局、ブロツクタイミングBT１
３が終了したときのカウンタ４３７のカウント値
は１（２進の“01”）である。尚、カウンタ４３
７はキヤンセル信号（第８図）を反転した
信号により、ブロツクタイミングBT５及びBT６
のときリセツトされる。 以上のようにして、フインガードコードモード
時のブロツクタイミングBT１２及びBT１３にお
いて、カウンタ４３７にて異オクターブ同音名の
数（組数）がカウントされる。 アンド回路４３６から出力される下鍵域チヤン
ネルのキーオン信号KO１はアンド回路４３８を
介してアンド回路４３９に加わり、更にオア回路
４４０を介してカウンタ４２７のカウント入力Ｔ
に加わる。アンド回路４３８は、押鍵中の下鍵域
チヤンネルタイミングに対応して“１”となる時
分割多重化されたキーオン信号KO１のパルス列
（アンド回路４３６の出力）において、カウンタ
４３７でカウントされている異オクターブ同音名
の数だけパルス（すなわちキーオン信号KO１）
を除去するためのものである。 カウンタ４３７のカウント出力はコンパレータ
４４１の一方入力に加えられ、コンパレータ４４
１の他方入力にはカウンタ４４２の出力が加えら
れる。カウンタ４４２は信号Ｓ１（第３図）によ
つて１キー時間の始めにクリアされる。カウンタ
４３７の値が０以外の値のとき、１キー時間の始
めにおいてはコンパレータ４４１の両入力は一致
せず（カウンタ４４２が０にクリアされているた
め）、一致出力EQLは“０”である。アンド回路
４４３には、一致出力EQLを反転した信号が与
えられており、一致出力EQLが“０”のとき、
すなわちカウンタ４３７と４４２のカウント値が
一致していないときアンド回路４３６から与えら
れるキーオン信号KO１を選択してカウンタ４４
２のカウント入力Ｔに加える。一致出力EQLは
アンド回路４３８にも加えられており、カウンタ
４３７と４４２のカウント値が一致していないと
き、該アンド回路４３８を動作不能にして、キー
オン信号KO１を阻止する。カウンタ４３７と４
４２のカウント値が一致したときは、異オクター
ブ同音名の数と同数のキーオン信号KO１を除去
した（阻止した）ことを意味する。従つて、一致
後は、アンド回路４３８を動作可能にし（EQL
が“１”）、残りの下鍵域キーオン信号KO１を通
過させる。尚、アンド回路４３８の他の入力には
後半期間Ｈ２を反転した信号2が加わり、１キ
ー時間の前半期間でのみ下鍵域キーオン信号KO
１を通過させる。これは、カウンタ４４２が１キ
ー時間の始めにクリアされるようになつているの
で、１キー時間の前半11ビツトタイムにおいて有
効な同音名数キーオン信号除去処理を行うことが
できるからである。 第１９図ｂと同様に、下鍵域チヤンネル
「３」，「５」，「７」，「９」にＣ、Ｃ、Ｇ、Ｅの４
音が割当てられており、これらすべてが押鍵中で
あつてキーオン信号KO１が発生されているもの
として上記除去処理の一例を第２０図に示す。第
２０図においてKO１・LchTはアンド回路４３
６から出力される下鍵域チヤンネルのキーオン信
号KO１を示す。４４２−Ｑはカウンタ４４２の
出力を示す。異オクターブ同音名数をカウントし
たカウンタ４３７のカウント値は１（２進の
“01”）である。１キー時間の始めはコンパレータ
４４１の出力EQLは“０”であり、１キー時間
内で最初に発生したキーオン信号KO１・LchT
はアンド回路４３８で阻止される。しかし、この
最初のキーオン信号によつてカウンタ４４２が１
カウントアツプされる。すると、カウンタ４３７
のカウント値１とカウンタ４４２のカウン値が一
致し、一致出力EQLが“１”に立上る。従つ
て、前半期間（2が“１”）におて、以後発生す
る３つのキーオン信号KO１・LchTがアンド回
路４３８を通過する。アンド回路４３８から出力
されるキーオン信号KO１（ｎ）の１キー時間内
におけるパルス発生数は、同音名を除去した後の
和音構成音の数ｎに対応している。この和音構成
音の数ｎに対応する数のパルス列から成るキーオ
ン信号KO１（ｎ）は、第２０図に示すように、
１キー時間毎に繰返し発生する。しかし、カウン
タ４３７における異オクターブ同音名数カウント
処理が確実に終わるのは、前述のようにブロツク
タイミングBT１３の終わりであるので、その次
のブロツクタイミングBT１４以後にアンド回路
４３８から出力されるキーオン信号KO１（ｎ）
が有効に和音構成音数ｎを示している。そのた
め、アンド回路４３９においては信号BT１４．
１５を入力し、ブロツクタイミングBT１４及び
BT１５においてアンド回路４３８（すなわち同
音名除去回路４２５）から出力されるキーオン信
号KO１（ｎ）を選択してカウンタ４２７に加え
るようにしている。 尚、シングルフインガーモードの場合は、異オ
クターブ同音名数をカウントするカウンタ４３７
の出力は常に“０”であり、コンパレータ４４１
の出力EQLは常に“１”となる。従つて、下鍵
域チヤンネルのすべてのキーオン信号KO１が信
号KO１（ｎ）としてアンド回路４３８から出力
される。 カウンタ４２７はアツプダウンカウンタであ
り、信号BT１４．１５がアツプダウン切換入力
UPに加わり、ブロツクタイミングBT１４及び
BT１５においてアツプカウントモードに設定さ
れる。従つて、ブロツクタイミングBT１４及び
BT１５においてアンド回路４３９からオア回路
４４０を介してカウンタ４２７に入力されるキー
オン信号KO１（ｎ）は、該カウンタ４２７で加
算計数される。 カウンタ４２７のリセツト入力Ｒにはナンド回
路４４４の出力が与えられており、通常は常にリ
セツトされており、アルペジヨパターンデータ
ArpPTが発生した直後のブロツクタイミングBT
１４，BT１５，BTO，及びBT１においてのみ
リセツトが解除されるようになつている。アルペ
ジヨパターンデータArpPTの全ビツトがオア回
路４４５に与えられ、何らかのアルペジヨパター
ンデータArpPTが供給されたときオア回路４４
５の出力は“１”に立上る。オア回路４４５の出
力“１”は下鍵域で何らかの鍵が押圧されている
こと（メモリモード時に離鍵後も押鍵と見なされ
る場合も含む）を条件にアンド回路４４６を通過
し、フリツプフロツプ４４８に入力される。アン
ド回路４４６の他の入力には、下鍵域キーオンメ
モリ３９（第１４図）から供給された下鍵域ユニ
イキーオン信号LKAKOがシフトレジスタ４４７
を経由して与えられる。シフトレジスタ４４７は
走査サイクルパルス4.5Mによつて制御される３
ステージ／１ビツトのもので、下鍵域における押
圧鍵の全てが完全に発音割当てされるまでの待ち
時間を設定するためのものである。 フリツプフロツプ４４８は、アンド回路４４６
から与えられる信号を信号BT１２．１３のタイ
ミング（すなわちブロツクタイミングBT１２及
びBT１３）で取込み、該アンド回路４４６の出
力が“１”のときはセツト状態となり、“０”の
ときはリセツト状態に反転する。従つて、パター
ンデータArpPTの発生に対応して“１”となり
その消滅に対応して“０”となるオア回路４４５
の出力信号の立上りタイミング及び立下りタイミ
ングを、ブロツクタイミングBT１２及びBT１３
に同期させた信号が該フリツプフロツプ４４８か
ら出力される。該フリツプフロツプ４４８の出力
Ｑは、立上り検出用の遅延フリツプフロツプ４４
９とアンド回路４５０に加えられると共にアンド
回路４２９に加えられ、更にアルペジヨタイミン
グ信号ATとして出力される。 アルペジヨパターンデータArpPTの実際の発
生タイミングの一例を第２１図に示す。この発生
時間幅は、一般的な押鍵時間と同程度であり、例
えば数100ms前後の比較的長い時間である。この
データArpPTの発生タイミングに対応してフリ
ツプフロツプ４４８から出力されるアルペジヨタ
イミング信号ATを同じく第２１図に示す。信号
ATの発生時間幅はデータArpPTの発生時間幅と
ほぼ対応している。但し、信号ATの立上り及び
立下りタイミングがブロツクタイミングBT１２
に同期している。第２１図のBT０〜１５はブロ
ツクタイミングBT０〜BT１５を示す。 フリツプフロツプ４４８の出力ATを遅延フリ
ツプフロツプ４４９で１キー時間遅延し、その遅
延出力の反転信号がアンド回路４５０に入力さ
れる。従つて、アンド回路４５０の出力は、第２
１図の４５０に示すように、アルペジヨタイミン
グ信号ATの立上り時の１キー時間の間だけ
“１”となる。アンド回路４５０の出力はフリツ
プフロツプ４５１のセツト入力Ｓに与えられる。
フリツプフロツプ４５１のリセツト入力Ｒはキヤ
ンセル信号（第８図）を反転した信号が与
えられる。従つて、フリツプフロツプ４５１の出
力Ｑは、第２１図の４５１−Ｑに示すように、ア
ルペジヨタイミング信号ATが立上るブロツクタ
イミングBT１２からその次の走査サイクルのブ
ロツクタイミングBT４までの間だけ（実際はク
ロツクパルスφABによつて出力タイミングは１キ
ー時間遅延されているが）“１”となる。フリツ
プフロツプ４５１の出力はナンド回路４４４に加
えられる。ナンド回路４４４の他の入力には信号
BT０．１及びBT１４．１５（第８図）がオア回
路４５３を介して与えられる。従つてナンド回路
４４４の出力は、第２１図の４４４に示すよう
に、アルペジヨパターンデータArpPTが発生し
た直後のブロツクタイミングBT１４，BT１５，
BT０及びBT１においてのみ“０”となり、それ
以外のときは常に“１”である。 上記ナンド回路４４４の出力が“０”のときの
みカウンタ４２７のリセツトが解除され、カウン
ト可能となる。従つて、カウンタ４２７は、アル
ペジヨパターンデータArpPTが発生した直後の
ブロツクタイミングBT１４及びBT１５において
のみ加算計数を行ない、その直後のブロツクタイ
ミングBT０及びBT１においてのみ減算計数を行
なう（信号BT１４．１５が“０”となることに
よりダウンカウントモードとなる）。 カウンタ４２７のカウント値を一方入力Ａに入
力し、アルペジヨパターンデータArpPTを他方
入力Ｂに入力した比較器４２８は、カウンタ４２
７のカウント値を反転するインバータ４５４〜４
５７と、このインバータ４５４〜４５７の出力４
ビツトと４ビツトのデータArpPTとを加算する
４ビツトの加算器４５８と、この加算器４５８の
４ビツト出力すべてを入力したアンド回路４５９
とから成る。加算器４５８の内容がオーバーフロ
ーしたとき発生されるキヤリイ信号CROが、カ
ウンタ４２７のカウント値（Ａ入力）よりもパタ
ーンデータArpPTの値（Ｂ入力）のほうが大き
い（Ｂ＞Ａ）ことを示す信号として利用される。
例えばカウンタ４２７のカウント値（Ａ入力）が
“0011”で、データArpPTが“0100”のとき（Ｂ
＞Ａ）、計算式は であり、キヤリイ信号CROが“１”となる。カ
ウンタ４２７のカウント値ＡとデータArpPTの
値Ｂとが同じかデータArpPTの方が小さいとき
（Ｂ≦Ａ）は、キヤリイ信号CROは発生しない。
カウンタ４２７のカウント値ＡとデータArpPT
の値Ｂとが一致する場合には、加算器４５８の出
力がすべて“１”となり、アンド回路４５９の出
力が“１”となる。例えば、カウンタ４２７のカ
ウント値Ａが“0011”で、データArpPTの値Ｂ
も“0011”のとき、計算式は、 であり、出力がすべて“１”となる。 アンド回路４５９の出力“１”は遅延フリツプ
フロツプ４６０で１キー時間遅延され、アルペジ
ヨパターンデーター致信号ArpEQとしてアンド
回路４５２に加えられる。 加算器４５８のキヤリイ信号CROはアンド回
路４６１に加えられると共に遅延フリツプフロツ
プ４６２で１キー時間遅延された後アンド回路４
３９に加わる。従つて、加算計数が行なわれるブ
ロツクタイミングBT１４（パターンデータ
ArpPTの発生直後のBT１４）の最初の１キー時
間（Ｃのノートタイミング）においては、その直
前のブロツクタイミングBT１３の最後の１キー
時間（Ｃ＃のノートタイミング）のときに加算器
４５８から出力されたキヤリイ信号CROの状態
が遅延フリツプフロツプ４６２から出力されてい
る。ブロツクタイミングBT１３においてはカウ
ンタ４２７は前述のようにリセツトされているの
で、アルペジヨパターンデータArpPTの値の方
が大きく、キヤリイ信号CROは“１”となつて
いる。従つて、加算計数が行なわれるブロツクタ
イミングBT１４の最初の１キー時間の間は遅延
フリツプフロツプ４６２の出力は必らず“１”で
あり、この１キー時間の前半において発生される
和音構成音の数ｎに対応するキーオン信号KO１
（ｎ）（第２０図参照）がすべてアンド回路４３９
を通過し、オア回路４４０を介してカウンタ４２
７に与えられる。 上述のように、ブロツクタイミングBT１４の
最初の１キー時間においてカウンタ４２７では必
らず和音構成音の数ｎを加算計数する。アルペジ
ヨパターンデータArpPTの値が、和音構成音の
数ｎと同じかそれよりも小さい場合は、この最初
のｎの計数の過程で（すなわちブロツクタイミン
グBT１４の最初の１キー時間の前半11ビツトタ
イムのいずれかのタイミングで）、比較器４２８
においてＢ＞Ａが成立しなくなり、キヤリイ信号
CROが“０”に立下る（第２２図参照）。このキ
ヤリイ信号CROの“０”は、同じキー時間（BT
１４の最初の１キー時間）の後半において、クロ
ツクパルスφA（第３図参照）のタイミングで遅
延フリツプフロツプ４６２に取込まれ、次のキー
時間（BT１４の２番目のキー時間すなわちＢの
ノートタイミング）においてクロツクパルスφB
（第３図）の立上りと共に該フリツプフロツプ４
６２から出力される。従つて、比較器４２８にお
いてＢ＞Ａが成立しなくなつた場合は、次のキー
時間において遅延フリツプフロツプ４６２からア
ンド回路４３９に与えられる信号が“０”とな
り、キーオン信号KO１（ｎ）が阻止され、カウ
ントが停止される（第２２図の４６２−Ｑ参
照）。 一方、アルペジヨパターンデータArpPTの値
が和音構成音の数ｎよりも大きい場合は、ブロツ
クタイミングBT１４の最初の１キー時間におけ
るｎの計数が終了してもなお、比較器４２８でＢ
＞Ａが成立している（第２３図参照）。従つて、
依然としてキヤリイ信号CROは“１”であり、
その次のキー時間においても遅延フリツプフロツ
プ４６２から“１”が出力される。従つて、次の
キー時間（BT１４の２番目のキー時間すなわち
Ｂのノートタイミング）においても、ｎ個のキー
オン信号KO１（ｎ）がアンド回路４３９を通過
してカウンタ４２７に与えられ、カウンタ４２７
は更にｎカウントアツプされる。この２回目のｎ
の計数の過程で、比較器４２８でＢ＞Ａが成立し
なくなつた場合は前述と同様に次のキー時間で遅
延フリツプフロツプ４６２の出力が“０”とな
り、以後の計数が停止される。他方、なおも比較
器４２８でＢ＞Ａが成立している場合は、次のキ
ー時間においてカウンタ４２７では更にｎカウン
トアツプされる。 こうして、カウンタ４２７の計数値Ａがパター
ンデータArpPTの値Ｂと同じかそれよりも大き
くなるまで（Ｂ＞Ａが成立しなくなるまで）、１
キー時間単位でキーオン信号KO１（ｎ）の数が
計数される。すなわち和音構成音の数ｎが整数倍
（Ｎ倍）される。比較器４２８でＢ＞Ａが成立し
なくなつたとき、カウンタ４２７の計数値Ｎ・ｎ
とパターンデータArpPTの値との関係は次のよ
うになつている。 Ｎ・ｎ≧ArpPT＞（Ｎ−１）・ｎ 一方、オクターブコード形成回路４２６におい
ては上記カウンタ４２７の加算計数動作と並行し
てオクターブカウンタ４６３の計数動作が行なわ
れる。オクターブカウンタ４６３はアツプダウン
カウンタであり、そのアツプダウン制御入力UP
にはＴ型フリツプフロツプ（２進カウンタ）４６
４の反転出力が与えられる。オクターブカウン
タ４６３及びＴ型フリツプフロツプ４６４のリセ
ツト入力Ｒには前記カウンタ４２７と同様にナン
ド回路４４４の出力（第２１図）が与えられる。
尚、Ｔ型フリツプフロツプ４６４には２相クロツ
クパルスφABが加えられており、カウント入力Ｔ
あるいはリセツト入力ＲをパルスφAで取込んで
パルスφBで状態設定して出力する。従つて、Ｔ
型フリツプフロツプ４６４の入力タイミングと出
力タイミングには一般に１キー時間の遅れがあ
る。オクターブカウンタ４６３はオア回路４６５
からカウント入力Ｔに与えられる“１”をクロツ
クパルスφBのタイミングでカウントする。 カウンタ４６３のカウント入力Ｔにはアンド回
路４６６あるいは４６７の出力がオア回路４６５
を介して与えられる。Ｔ型フリツプフロツプ４６
４のカウント入力Ｔにはアンド回路４６８あるい
は４６９の出力がオア回路４７０を介して与えら
れる。アンド回路４６６乃至４６９にはアンド回
路４６１の出力が与えられる。アンド回路４６１
には、前記キヤリイ信号CROと信号BT１４．１
５を遅延フリツプフロツプ４７１で１キー時間遅
延した信号が与えられる。 カウンタ４６３及びフリツプフロツプ４６４の
リセツトが解除されるブロツクタイミングBT１
４及びBT１５の最初の１キー時間（BT１４の最
初の１キー時間すなわちＣのノートタイミング）
においては遅延フリツプフロツプ４７１の出力は
“０”であり（第２２図、第２３図参照）、アンド
回路４６１の出力“０”、アンド回路４６６乃至
４６９の出力“０”により、カウンタ４６３及び
フリツプフロツプ４６４の状態は変化しない。す
なわち、フリツプフロツプ４６４の反転出力は
リセツトによつて“１”となつており、カウンタ
４６３はアツプカウントモードとなつている。ま
たカウンタ４６３の出力Ｑ２，Ｑ１はリセツトに
よつて“00”となつている。カウンタ４６３の出
力Ｑ２，Ｑ１はアンド回路４７２及びノア回路４
７３，４７４から成るコード変換回路４７５によ
つてオクターブコードB3，B2，B1に変換され
る。このコード変換テーブルは第９表に示す通り
である。
【表】 従つて、カウンタ４２７で和音構成音の数ｎが
最初に計数されるとき（BT１４の１キー時間
目）、コード変換回路４７５から出力されるオク
ターブコードB3，B2，B1の値はＣ＃２〜C3の音
域を示す“100”となつている。これがアルペジ
ヨ音の最低オクターブ音域である。 ブロツクタイミングBT１４の２番目のキー時
間（Ｂのノートタイミング）以降ブロツクタイミ
ングBTOの最初の１キー時間まで、遅延フリツ
プフロツプ４７１の出力は“１”となる（第２２
図、第２３図参照）。カウンタ４２７における和
音構成音数ｎの最初の計数の過程でキヤリイ信号
CROが“０”になつたとき（第２２図参照）、す
なわち和音構成音の数ｎがパターンデータ
ArpPTの値と同じかそれよりも大きい場合、遅
延フリツプフロツプ４７１の出力が“１”に立上
つたとき信号CROは既に“０”となつており、
アンド回路４６１の条件は成立しない。従つて、
オクターブカウンタ４６３のカウント入力Ｔに
“１”は与えられず、カウンタ４６３の出力Ｑ
１，Ｑ２の値“00”は変化しない（第２２図参
照）。 カウンタ４２７における和音構成音数ｎの最初
の計数が終了した後もキヤリイ信号CROが
“１”のままの場合（第２３図参照）、すなわち和
音構成音の数ｎがパターンデータArpPTの値よ
りも小さい場合、遅延フリツプフロツプ４７１の
出力が“１”に立上つたときアンド回路４６１の
条件が成立し、アンド回路４６６乃至４６９に
“１”が供給される。アンド回路４６６及び４６
８にはアツプカウントモードを示すフリツプフロ
ツプ４６４の反転出力が加えられており、この
信号は今のところ“１”である。アンド回路４
６７及び４６９にはフリツプフロツプ４６４の反
転出力をインバータ４７６で反転した信号が加
えられている。また、アンド回路４６６の他の入
力にはカウンタ４６３の出力Ｑ１，Ｑ２を入力し
たアンド回路４７７の出力をインバータ４７８で
反転した信号が加わる。カウンタ４６３の出力Ｑ
１，Ｑ２が最高値“11”になつたときアンド回路
４７７の出力が“１”となる。カウンタ４６３の
出力Ｑ１，Ｑ２はノア回路４７９にも加えられ
る。カウンタ４６３の出力Ｑ１，Ｑ２が“00”の
ときノア回路４７９の出力は“１”となる。ノア
回路４７９の出力はアンド回路４６９に加えられ
る。ノア回路４７９の出力をインバータ４８０で
反転した信号がアンド回路４６７に加えられる。
また、アンド回路４７７の出力がアンド回路４６
８に加えられる。当初は、フリツプフロツプ４６
４の反転出力が“１”、インバータ４７８の出
力が“１”であるので、アンド回路４６６の条件
が成立し、オクターブカウンタ４６３のカウント
入力Ｔに“１”が与えられる。オクターブカウン
タ４６３では、遅延フリツプフロツプ４７１の出
力の立上りと共に立上つたカウント入力Ｔの
“１”をパルスφBに従つて直ちにカウントし、そ
の出力Ｑ２，Ｑ１が“01”に変化する。（第２３
図参照）。これに伴ない、コード変換回路４７５
から出力されるオクターブコードB3，B2，B1の
値が“011”と変化し（第９表参照）、１オクター
ブ上の音域Ｃ＃３〜C4を示す。 カウンタ４２７における和音構成音の数ｎの２
回目の計数の過程でキヤリイ信号CROが“０”
に立下つた場合（第２３図参照）、その次にカウ
ント用パルスφBが立上るとき（BT１４のＡ＃の
ノートタイミング）アンド回路４６１の出力は
“０”であり、オクターブカウンタ４６３でカウ
ントは行なわれない。以後、カウンタ４６３のカ
ウント値Ｑ２，Ｑ１は“01”のまま保持される
（第２３図参照）。 カウンタ４２７における和音構成音の数ｎの２
回目の計数終了後もキヤリイ信号CROが“１”
のままである場合は、その次のキー時間（BT１
４のＡ＃のノートタイミング）の始めにパルスφ
Bが立上つたときアンド回路４６６からの信号
“１”によりオクターブカウンタ４６３が更に１
カウントアツプされる。こうして、キヤリイ信号
CROが“０”に立下るまで、１キー時間毎に、
すなわちカウンタ４２７で和音構成音数ｎの加算
が繰返される毎に、オクターブカウンタ４６３が
カウントを行う。尚、ブロツクタイミングBT１
４の４キー時間目（Ａのノートタイミング）に行
なわれた３回目のアツプカウントにより、オクタ
ーブカウンタ４６３の値Ｑ２，Ｑ１が最大値
“11”になるとアンド回路４６８の条件が成立
し、その１キー時間後（Ｇ＃のノートタイミン
グ）にフリツプフロツプ４６４の出力が“０”
に反転する。これによりカウンタ４６３はダウン
カウントモードとなり、今度はアンド回路４６７
から与えられる信号“１”にもとづいて１キー時
間毎に１カウントダウンする。その後、引き続き
キヤリイ信号CROが“１”で、ブロツクタイミ
ングBT１５の１キー時間目（Ｆ＃のノートタイ
ミング）に行なわれた３回目のダウンカウントに
より、カウンタ４６３の出力Ｑ２，Ｑ１が“00”
になるとアンド回路４６９の条件が成立し、その
１キー時間後（Ｆのノートタイミング）にフリツ
プフロツプ４６４の出力は“１”に反転する。
このようにして、キヤリイ信号CROが“０”に
立下るまで、オクターブカウンタ４６３ではアツ
プカウントとダウンカウントを繰返す。このよう
に、アツプカウントとダウンカウントを繰返すの
は、和音構成音の数ｎよりもパターンデータ
ArpPTの値の方がはるかに大きい場合である。 第２２図は、和音構成音がＣ、Ｅ、Ｇの３音で
あつてアルペジヨパターンデータArpPTの値が
「１」であるときのキーデータ抽出回路４２４及
びオクターブコード形成回路４２６における動作
例を示すタイミングチヤートである。また、第２
３図は、和音構成音は同じくＣ、Ｅ、Ｇの３音と
しアルペジヨパターンデータArpPTの値を
「４」としたときの動作例を示すタイミングチヤ
ートである。第２２図及び第２３図には、第２１
図に示すように、ナンド回路４４４の出力“０”
によりカウンタ４２７のリセツトが解除されたと
きのブロツクタイミングBT１４乃至BT１を拡大
して示している。この場合、和音構成音Ｃ、Ｅ、
Ｇに対応するキーオン信号KO１（ｎ）は、第２
０図に拡大して示したものと同様に発生している
と考えてもよい。第２２図及び第２３図におい
て、４２７−Ｑはカウンタ４２７のカウント値を
示し、４６２−Ｑは遅延フリツプフロツプ４６２
の出力を示し、４７１−Ｑは遅延フリツプフロツ
プ４７１の出力を示し、４６１はアンド回路４６
１の出力を示し、４６３はオクターブカウンタ４
６３の出力Ｑ１，Ｑ２の状態を示す。 第２２図の例の場合、ブロツクタイミングBT
１４の最初の１キー時間（Ｃのノートタイミン
グ）においてキーオン信号KO１（ｎ）の先頭の
パルスがカウンタ４２７で加算されたとき、該カ
ウンタ４２７のカウント値「１」とパターンデー
タArpPTの値「１」が一致し、比較器４２８か
ら出力されるキヤリイ信号CROが“０”に立下
る。しかし、遅延フリツプフロツプ４６２の状態
はまだ変化しないので（“１”のまま）、カウンタ
４２７のカウントが続行され、１キー時間の前半
において発生されるキーオン信号KO１（ｎ）の
第２及び第３のパルスが夫々カウントされ、カウ
ント値４２７−Ｑは「１」から「２」へ、そして
更に「３」へと変化する。次のＢのノートタイミ
ングのとき、遅延フリツプフロツプ４６２の出力
４６２−Ｑは“０”に立下る。従つて、アンド回
路４３９が不動作となり、キーオン信号KO１
（ｎ）が阻止され、カウントが停止される。以
後、カウンタ４２７のカウント値４２７−Ｑは
「３」のまま保持される。 第１回目の（Ｃのノートタイミングにおける）
加算によりキヤリイ信号CROが“０”に立下つ
てしまつたので、その次のＢのノートタイミング
で遅延フリツプフロツプ４７１の出力４７１−Ｑ
が“１”に立上つたときアンド回路４６１の条件
は成立しない。従つて、オクターブカウンタ４６
３はカウントがなされないまま、リセツトされた
ままの値“00”を保持する。 第２３図の例の場合、ブロツクタイミングBT
１４の最初の１キー時間においてキーオン信号
KO１（ｎ）のパルスをすべてカウントしても、
カウンタ４２７のカウント値４２７−Ｑは「３」
であり、パターンデータArpPTの値「４」より
も小さい。従つて、比較器４２８ではＢ＞Ａがま
だ成立しており、キヤリイ信号CROが出続けて
いる。次のＢのノートタイミングにおいて、キー
オン信号KO１（ｎ）の先頭のパルスがカウンタ
４２７でカウントされたとき、該カウンタ４２７
のカウント値４２７−Ｑは「４」となる。従つ
て、このときキヤリイ信号CROは“０”に立下
る。一方、遅延フリツプフロツプ４７１の出力４
７１−Ｑは数ビツトタイム前に既に“１”に立上
つているので、キヤリイ信号CROが“０”に立
下るまでの短い間アンド回路４６１の条件が成立
する（第２３図の４６１）。このとき、前述のよ
うにアンド回路４６６の出力がアンド回路４６１
の出力“１”に対応して“１”となり、オクター
ブカウンタ４６３のカウント入力Ｔに与えられ
る。このアンド回路４６１の出力が“１”となる
のは１キー時間の前半の数ビツトタイムの間であ
り、このときパルスφBが発生している（第３図
参照）ので、オクターブカウンタ４６３が１カウ
ントアツプされる。これによりカウンタ４６３の
出力Ｑ２，Ｑ１が“01”に変化する。 一方、カウンタ４２７では引き続いて発生され
たキーオン信号KO１（ｎ）をカウントし、その
カウント値が「４」から「５」へ、そして「６」
へと変化する。次のＡ＃のノートタイミングで
は、その直前のパルスφAの発生タイミング（１
キー時間の後半）で既にキヤリイ信号CROは
“０”となつているので、遅延フリツプフロツプ
４６２の出力４６２−Ｑが“０”に立下り、カウ
ンタ４２７におけるキーオン信号KO１（ｎ）の
加算計数が停止される。 ブロツクタイミングBT１４及びBT１５におい
て上述のようなカウンタ４２７の加算計数あるい
はオクターブカウンタ４６３の計数が行われてい
る間に、第１２図の下鍵域キーデータレジスタ３
５には和音構成音の各ノートタイミングに対応し
てキーデータが取込まれる。アルペジヨ演奏のた
めに和音構成音（下鍵域チヤンネルに割当てられ
ている音）のキーデータを取込む回路すなわち
ARPキーデータ記憶部３４（第１図）に相当す
る部分は、第１２図の詳細例においては下鍵域キ
ーデータレジスタ３５とアンド回路４２３とオア
回路２７６及び２７７とから成る部分である。ア
ンド回路４２３にはブロツクタイミングBT１４
及びBT１５を示す信号BT１４，１５と下鍵域チ
ヤンネルに関する一致信号EQを記憶する遅延フ
リツプフロツプ１９３（第１０図）の出力
LKOEXTが入力されており、ブロツクタイミン
グBT１４，１５のときにこの信号LKOEXTを選
択し、オア回路２７６及び２７７を介して下鍵域
キーデータレジスタ３５に入力する。この間、信
号BT１４，１５を反転した信号１４，１５は
“０”であり、自己保持用アンド回路２７８が不
動作となる。従つて、ブロツクタイミングBT１
４以前に該レジスタ３５に記憶したキーデータ
（フインガードコードモードの場合は和音検出の
ために記憶した下鍵域押圧鍵のキーデータであ
り、シングルフインガーモードの場合は和音種類
検出のために記憶した白鍵あるいは黒鍵に対応す
るキーデータ）は、アンド回路２７８で阻止さ
れ、レジスタ３５にフイードバツクされない（ク
リアされる）。 ブロツクタイミングBT１４及びBT１５におい
て発生する12のノートタイミングＣ〜Ｃ＃のうち
下鍵域チヤンネルに既に割当てられている音（和
音構成音）と同音名のノートタイミングが選択さ
れ、そのノートタイミングに対応して下鍵域キー
データレジスタ３５に“１”が取込まれる。各ノ
ートタイミングに対応する音名はキー走査回路１
１から走査キー表示ライン１２に与えられるノー
トコードN1〜N4によつて示されている。そこ
で、各和音構成音の音名に対応するノートタイミ
ング選択のために比較回路２５（第９図）が利用
される。ブロツクタイミングBT１４及びBT１５
において走査キー表示ライン１２に与えられるオ
クターブコードB3，B2，B1の値は“111”である
ので、キーコードメモリ２４（第９図）から出力
される各チヤンネルのキーコードN1〜B3のうち
オクターブコードB1〜B3の値を“111”に変更し
て比較回路２５に入力する必要がある。何故な
ら、この場合比較回路２５ではノートコードN1
〜N4のみを比較すればよいのでオクターブコー
ドB1〜B3の値を強制的に同じ値に固定するので
ある。そのため第９図のオクターブコード変換回
路２７において、信号BT１４・１５をオア回路
４３１を介してオア回路１６３〜１６５に入力
し、ブロツクタイミングBT１４及びBT１５にお
いてはオクターブコードB1〜B3の値を強制的に
“111”に変更している。尚、このとき信号BT１
２．１３は“０”であるので、アンド回路４３０
の出力は“０”、インバータ４３３の出力は
“１”で、オア回路１６３の出力“１”はアンド
回路４３２を通過する。 １キー時間の間同じ値を維持するライン１２か
らのノートコードN1〜N4と各チヤンネルタイミ
ング毎に高速で変化するキーコードメモリ２４か
らのノートコードN1〜N4とが比較回路２５で比
較され、両者が一致したチヤンネルタイミングで
一致信号EQが発生される。下鍵域チヤンネルタ
イミングにおいて一致信号EQが発生したこと
は、現在のノートタイミング（その音名はライン
１２のノートコードN1〜N4によつて示されてい
る）と同音名の音が和音構成音（下鍵域チヤンネ
ル割当て音）の中に存在することを意味する。下
鍵域チヤンネルタイミング（LchTが“１”）にお
いて発生した一致信号EQはアンド回路１８９
（第１０図）で選択されて遅延フリツプフロツプ
１９３に記憶され、この遅延フリツプフロツプ１
９３の出力LKOEXTは次のキー時間が始まるま
で（Ｓ１の発生タイミングまで）“１”となる。
この信号LKOEXTが発生するまでの回路動作
は、第１９図ｂに示した例と全く同一である。第
１９図ｂはブロツクタイミングBT１２について
示しているBT１４においても同様である。尚、
押鍵中のチヤンネルであることを条件に一致信号
EQを選択するためのアンド回路１８３（第１０
図）にはアンド回路２１５及びオア回路１８５を
介してキーオンメモリ１７８からのキーオン信号
KO１が加えられる。これはオア回路１８７に加
えられる信号BT１４．１５が“１”となるから
である。 上述から明らかなように、遅延フリツプフロツ
プ１９３の出力LKOEXTは、和音構成音のノー
トタイミングに対応して（少くともその１キー時
間の後半期間において）“１”となる。尚、異オ
クターブ同音名の音が下鍵域チヤンネルに別々に
割当てられているときは、当然にも、１つのノー
トタイミングに対応して１つの信号LKOEXTし
か発生されない（第１９図ｂ参照）。例えば、和
音構成音がＣ、Ｅ、Ｇの３音であるとすると、ブ
ロツクタイミングBT１４及びBT１５におけるＣ
及びＧ及びＥのノートタイミングに対応して第２
４図に示すように信号LKOEXTが“１”とな
る。尚、信号LKOEXTの発生タイミングを詳細
に見ると第１９図ｂに示すように１キー時間の前
半期間の途中から“１”に立上り、次の１キー時
間の始まりに“１”に立下る。 しかし、第１２図のレジスタ３５にこの信号
LKOEXTを取込む場合は、１キー時間の後半に
発生するパルスφA（第３図）によつて入力信号
LKOEXTの状態を取込みその次の１キー時間の
前半に発生するパルスφB（第３図）によつて該
レジスタ３５の記憶状態設定（各ステージの出力
状態設定）を行うので、信号LKOEXTは１キー
時間の後半において正しい状態となつていれば十
分である。 ブロツクタイミングBT１４及びBT１５におい
てアンド回路４２３（第１２図）を介して下鍵域
キーデータレジスタ３５に取込まれた上記信号
LKOEXTは、該レジスタ３５において12キー時
間遅延され、ブロツクタイミングBT０及びBT１
において第12ステージＱ１２から出力される。こ
のレジスタ３５の第12ステージＱ１２の出力が和
音構成音キーデータAKDとして第１８図のアン
ド回路４２９に供給される。第２４図に示す信号
LKOEXTにもとづいてその12キー時間後にレジ
スタ３５から出力されるキーデータAKDの状態
を同図に示す。ノートタイミングは高音順（Ｃ、
Ｂ……Ｃ＃）になつているので、高音側のキーデ
ータAKDが先に発生する。第２２図及び第２３
図の例においても和音構成音をＣ、Ｅ、Ｇの３音
と仮定したので、第２４図のキーデータAKDと
同様に発生するキーデータAKDが示されてい
る。 第１８図において、アンド回路４２９の他の入
力にはアルペジヨタイミング信号AT（第２１
図）とブロツクタイミングBT０及びBT１を示す
信号BT０，１（第８図）が加えられている。ア
ルペジヨ音を発生するときであつて（ATが
“１”）ブロツクタイミングBT０及びBT１（BT
０．１が“１”）において、和音構成音キーデー
タAKDが該アンド回路４２９で選択される。ア
ンド回路４２９で選択されたキーデータAKDは
アンド回路４５２及び４８１に加えられる。アン
ド回路４８１の他の入力には信号Ｓ１（第３図）
が遅延フリツプフロツプ４８２を介して与えられ
る。遅延フリツプフロツプ４８２はシステムクロ
ツクパルスφに従つて信号Ｓ１を１ビツトタイム
だけ遅延する。従つて、アンド回路４８１はキー
データAKDが“１”となつたとき信号Ｓ１の直
後のタイミング（１キー時間の前半のチヤンネル
「２」のタイミング）で１ビツトタイムの間だけ
パルス“１”を出力する。このアンド回路４８１
の出力パルスがオア回路４４０を介してカウンタ
４２７のカウント入力（Ｔ）に与えられる。ブロ
ツクタイミングBT０及びBT１においては信号
BT１４．１５は“０”であり、カウンタ４２７
はダウンカウントモードとなつている。従つて、
ブロツクタイミングBT０及びBT１においては、
カウンタ４２７は和音構成音キーデータAKDが
発生する毎に１カウントダウンされる。 第２２図の例の場合、カウンタ４２７のカウン
ト値が「３」になつたとき加算計数が停止されて
いる４２７−Ｑ。ブロツクタイミングBT０及び
BT１において最初に最高音ＣのキーデータAKD
が与えられるとカウンタ４２７のカウント値は
「２」にダウンされる。パターンデータArpPTは
「１」であるため比較器４２８ではＡ＝Ｂが成立
しない。従つてＣのキーデータAKDはアンド回
路４５２で阻止される。次に、Ｇのキーデータ
AKDが与えられているとカウンタ４２７は更に
１カウントダウンされそのカウント値が「１」と
なる。このとき、比較器４２８ではＡ＝Ｂが成立
し、アンド回路４５９の出力が“１”となる（第
２２図の４５９（Ａ＝Ｂ）参照）。しかし、この
とき遅延フリツプフロツプ４６０からはその１キ
ー時間前の（Ｇ＃のノートタイミングの）アンド
回路４５９の出力“０”が遅延出力されている
（第２２図のArpEQ参照）のでアンド回路４５２
の条件は成立せず、Ｇのノートタイミングで発生
したキーデータAKDもアンド回路４５２で阻止
される。その次のＦ＃のノートタイミングで遅延
フリツプフロツプ４６０の出力信号ArpEQが
“１”に立上る。 従つて、Ｅのノートタイミングでキーデータ
AKDが発生したときアンド回路４５２の条件が
成立し、該アンド回路４５２の出力がＥのノート
タイミングに対応して“１”となり、Ｅのノート
タイミングに対応するアルペジヨ音キーデータ
KAが得られる。尚、アンド回路４５２の他の入
力に加えられるフリツプフロツプ４５１の出力は
第２１図の４５１−Ｑに示すように、カウンタ４
２７で加減算数が行なわれるときは“１”となつ
ている。一方、ＥのキーデータAKDにもとづい
てカウンタ４２７は更に１カウントダウンされ、
そのカウン値は「０」となる。これにより比較器
４２８におけるＡ＝Ｂは成立しなくなり、その次
のＤ＃のノートタイミングにおいて信号ArpEQ
は“０”に立下る。従つて、それ以後にたとえキ
ーデータAKDが発生したとしても（第２２図の
例では発生しないが）、それらはすべてアンド回
路４５２で阻止される。 以上のようにして、複数の和音構成音キーデー
タAKDのうち、アルペジヨパターンデータ
ArpPTによつて指定された順位に相当する唯一
つのキーデータKAが抽出される。第２２図の例
では、パターンデータArpPTは「１」であるの
で、和音構成音Ｃ、Ｇ、Ｅのうち低音側から数え
て１番目の音すなわち最低音に相当するＥのノー
トタイミングでアルペジヨ音キーデータKAが発
生される。 アルペジヨ音キーデータKAはオクターブコー
ド形成回路４２６内のアンド回路４８３に加えら
れる。アンド回路４８３の他の入力にはアルペジ
ヨチヤンネルタイミング信号AchT（第６図）が
タイミング信号発生回路２０（第２図）から与え
られ、その出力はアンド回路４８４〜４８６に加
えられる。アンド回路４８４〜４８６の他の入力
にはコード変換回路４７５からオクターブコード
B1〜B3が与えられる。従つて、アルペジヨ音キ
ーデータKAが発生されるとき（KAが“１”）、
アルペジヨチヤンネルタイミングで（AchTが
“１”）オクターブコードB1〜B3が選択され、ア
ルペジヨ音のオクターブコードB1″〜B3″として
出力される。第２２図の場合、オクターブカウン
タ４６３の出力Ｑ１，Ｑ２は“00”であるので、
Ｃ＃２〜C3の音域を示す値“100”のオクターブ
コードB3″，B2″，B1″が出力される。従つて、こ
の場合のアルペジヨ音はＥ２である。 第２３図の例では、カウンタ４２７のカウント
値が「６」のとき加算計数が停止されている。従
つて、ブロツクタイミングBT０及びBT１におい
て、ＣとＧの和音構成音キーデータAKDにもと
づいて夫々１カウントダウンしたときカウント値
が「４」となり、アンド回路４５９の出力（第２
３図の４５９（Ａ＝Ｂ））が“１”となる。その
１キー時間後に信号ArpEQが“１”となり、次
にＥのノートタイミングでキーデータAKDが発
生したときアンド回路４５２から“１”が出力さ
れる。従つて、第２２図の例と同様にＥのノート
タイミングでアルペジヨ音キーデータKAが発生
される。しかし、第２３図の例ではオクターブカ
ウンタ４６３の出力Ｑ２，Ｑ１が“01”であるの
で、オクターブコードB3″，B2″，B1″の値はＣ
＃３〜C4の音域を示す値“011”である。従つ
て、この場合のアルペジヨ音はＥ３である。 アルペジヨ音キーデータKAは発音割当て制御
部１９のアンド回路１７３（第１０図）に供給さ
れる。該アンド回路１７３の他の入力にはアルペ
ジヨチヤンネルタイミング信号AchTと後半期間
信号Ｈ２が加えられる。前述のようにアルペジヨ
音として発生すべき音のノートタイミングにおい
てアルペジヨ音キーデータKAが“１”となる
と、その１キー時間の後半の（Ｈ２が“１”）単
一のアルペジヨチヤンネルタイミング（第６図の
AchT参照）においてアンド回路１７３の条件が
成立し、オア回路１７４を介して１発のロード信
号LDが発生される。キーコードメモリ２４（第
９図）においてはこのロード信号LDにもとづい
て、ライン１２からのノートコードN1〜N4（こ
れはキーデータKAが発生している現在のノート
タイミングの音名を示している）とオクターブコ
ード変換回路２６からのオクターブコードB1″〜
B3″とを、アルペジヨチヤンネルに対応して記憶
する。このとき、オクターブコード変換回路２６
のオア回路４００〜４０２には第１８図のオクタ
ーブコード形成回路４２６から供給されたアルペ
ジヨ音のオクターブコードB1″〜B3″が夫々入力
されている。また、下鍵域エニイキーオン信号
LKAKOびアルペジヨチヤンネルタイミング信号
AchT及び第１８図のアルペジヨ音キーデータ形
成回路４４から供給されるアルペジヨタイミング
信号ATが入力されたアンド回路４８７は、下鍵
域で何らかの鍵が押圧されておりかつアルペジヨ
音発音タイミングである限り（LKAKOとATが
“１”）、アルペジヨチヤンネルタイミング
（AchTが“１”）において“１”を出力し、オア
回路１５６を介してアンド回路４０３〜４０５を
動作可能にする。従つてアンド回路４０３〜４０
５を介してアルペジヨ音のオクターブコード
B1″〜B3″が選択され、キーコードメモリ２４に
供給される。 一方、アルペジヨチヤンネルタイミングにおい
て発生したロード信号LDにもとづいてキーオン
メモリ１７８においてアルペジヨチヤンネルに対
応してキーオン信号KO１が記憶される（KO１
が“１”になる）。また、カレントキーオンメモ
リ１７７にもアルペジヨチヤンネルに対応して
“１”が一旦記憶されるが、次に一致信号EQが発
生したときにアンド回路１９６の出力にもとづい
てクリアされる。従つて、カレントキーオンメモ
リ１７７はアルペジヨ音の発音割当て処理におい
ては全く利用されない。アルペジヨチヤンネルに
記憶したキーオン信号KO１を保持するのはアン
ド回路４８８の働きによる。アンド回路４８８に
は第９図のアンド回路４８７と同様に下鍵域エニ
イキーオン信号LKAKO及びアルペジヨタイミン
グ信号AT及びアルペジヨチヤンネルタイミング
信号AchTが入力されている。従つて、１つのア
ルペジヨ音の発音タイミングが終了するときに信
号ATが“０”になることにより、それまで保持
されていたアルペジヨチヤンネルのキーオン信号
KO１がクリアされる。また、信号ATが発生し
ている最中でも下鍵域の鍵がすべて離鍵されると
信号LKAKOが“０”となり、アルペジヨチヤン
ネルのキーオン信号KO１がクリアされる。 尚、アルペジヨ音キーデータKAの形成のため
の処理を行うブロツクタイミングBT１４及びBT
１５においては、前述のように、オクターブコー
ド変換回路２７（第９図）で各チヤンネルのキー
コードN1〜B3のオクターブコードB1〜B3を変更
して比較回路２５の出力EQをアルペジヨ処理に
利用するようにしている。そのため、キー走査回
路１１から実際に出力されているキーデータKD
とは無関係に一致信号EQが発生する。この一致
信号EQは、前述のように、カレントキーオンメ
モリ１７７のクリア制御のためにアンド回路１９
６（第１０図）でも利用されているものである。
従つて、ブロツクタイミングBT１４及びBT１５
において発生する一致信号EQによつてカレント
キーオンメモリ１７７がクリアされて上鍵域及び
下鍵域チヤンネルの割当てが解除されないように
するために、ブロツクタイミングBT１４及びBT
１５（BT１４．１５が“１”）のときに、第１０
図のオア回路２０１を介してオア回路１９８に常
に“１”を与え、インバータ１９７からアンド回
路１９６に与えられる信号を“０”にしている
（すなわち偽似的にキーオン状態とする）。また、
フインガードコードモードにおいては上述したこ
とがブロツクタイミングBT１２及びBT１３にお
いても生じるので（第９図のアンド回路４３０の
参照）、シングルフインガードコードモード（FC
が“１”）のときには第１０図のアンド回路２０
３を介してブロツクタイミングBT１２及びBT１
３（BT１２．１３が“１”）の期間もオア回路２
０１に“１”を入力するようにしている。 多重化回路２８の詳細 第９図に示す多重化回路２８には、キーコード
メモリ２４から各チヤンネルタイミング（第６図
参照）毎に時分割的に供給されるキーコード（ノ
ートコードN1〜N4とオクターブコードB1〜B3）
と、キーオンメモリ１７８（第１０図）から同じ
く各チヤンネルタイミング毎に時分割的に出力さ
れるキーオン信号KO１と、モード切換制御回路
１５（第４図）から供給される自動ベースコード
モード信号ABC（第５図参照）と、下鍵域キー
オンメモリ３９（第１４図）から供給される下鍵
域エニイキーオン信号LKAKOと、タイミング信
号発生回路２０（第２図）から供給される信号Ｓ
１（第３図）及び下鍵域チヤンネルタイミング信
号LchTと、キー走査回路１１（第７図）から供
給される走査サイクルパルス4.5Mと、オートリ
ズム装置４５（第１図）から供給される和音発音
タイミングパターンパルスCT及びリズムストツ
プ信号RSTPとが入力される。下鍵域チヤンネル
タイミング信号LchTをインバータ４９５で反転
した信号がアンド回路４８９に加えられており、
下鍵域チヤンネル以外のチヤンネルのキーオン信
号KO１が該アンド回路４８９をそのまま通過
し、オア回路４９０を介してアンド回路４９４に
与えられる。ノーマルモードの場合（自動ベース
コード演奏を行わない場合）は、すべてのチヤン
ネルが上鍵域チヤンネルとなり、信号LchTは発
生されないので、すべてのチヤンネルのキーオン
信号KO１がアンド回路４８９をそのまま通過す
る。一方、下鍵域チヤンネルに関するキーオン信
号KO１は和音発音タイミングパターンパルス
CTによつてゲートされ、該パターンパルスCTが
発生しているときだけ“１”となるキーオン信号
KO１′に変更される。また、自動ベースコード
モード（ABCが“１”）のときにオートリズムが
ストツプした場合は（RSTPが“１”）、ノーマル
ゲート信号NGが発生されるようになつている。 多重化回路２８では、各チヤンネルに割当てら
れた音のノートコードN1〜N4及びオクターブコ
ードB1〜B3及びキーオン信号KO１，KO１′、更
に、上記ノーマルゲート信号NG及び自動ベース
コードモード信号ABC及び走査サイクルパルス
4.5Mを第２５図に示すように４ビツトのデータ
KC１〜KC4に時分割多重化する。データKC１〜
KC４は１サイクルが22タイムスロツトから成る
時分割多重化データであり、第２５図のタイムス
ロツトの欄には各タイムスロツトの発生順に「１
〜「22」の番号が付けられている。１タイムスロ
ツトの時間幅はシステムクロツクパルスφの１ビ
ツトタイムである。従つて、データKC１〜KC４
の１繰返しサイクルは１キー時間（22ビツトタイ
ム）である。第２５図のチヤンネルの欄には第６
図に示す時分割的なチヤンネル「１」〜「11」
（発音割当て回路１８及びキーコードメモリ２４
における各チヤンネルタイミング）を示した。例
えばタイムスロツト「３」及び「４」のチヤンネ
ルは「３」であり、これはチヤンネル「３」に割
当てられた音のキーコードN1〜B3及びキーオン
信号KO１，KO１′がデータKC１〜KC４として
送出されることを示している。第２５図の鍵域の
欄に示した符号Ｕ，Ｌ，Ｐ，Ａは、自動ベースコ
ードモードの場合において各チヤンネル「１」〜
「11」が上鍵域チヤンネルＵあるいは下鍵域チヤ
ンネルＬあるいはベース音用チヤンネルＰあるい
はアルペジヨ音用チヤンネルＡのどれに相当する
かを示している。ノーマルモードの場合は全べて
が「Ｕ」すなわち上鍵域チヤンネルに切換るの
は、既に述べたことから明らかである。 実際の発音チヤンネルに対応していないチヤン
ネル「１」のタイムスロツト「１」においてはデ
ータKC１〜KC４がすべて“１”となる。これは
データKC１〜KC４の基準タイミングすなわちタ
イムスロツト「１」を示すためである。タイムス
ロツト「２」には制御用の信号類NG，ABC，
4.5MがデータKC１，KC2，KC3として送出され
る。発音チヤンネルに対応するタイムスロツト
「３」〜「22」においては、１チヤンネルにつき
夫々２つのタイムスロツトが割当てられ、最初の
タイムスロツト「３」，「５」…「21」においてオ
クターブコードB1〜B3及びキーオン信号KO１，
KO１′をデータKC１〜KC４として送出し、次の
タイムスロツト「４」，「６」…「22」においてノ
ートコードN1〜N4をデータKC１〜KC４として
送出する。尚、第２５図には10個の発音チヤンネ
ルすべてを利用する（10／７が“０”のとき）も
のとしてデータKC１〜KC４を示しているれが、
７チヤンネルモード（10／７が“１”）のときは
データN1〜B3，KO１が送出されないタイムスロ
ツトが存在することは勿論である。 第９図の多重化回路２８において、アンド回路
４９６には、和音発生タイミングパターンパルス
CTとリズムストツプ信号RSTPとを入力したオ
ア回路４９７の出力と、下鍵域エニイキーオン信
号LKAKO及び下鍵域チヤンネルタイミング信号
LchTが入力され、その出力がアンド回路４９８
に加わる。オートリズムが動いているときはパタ
ーンパルスCTが和音発音パターンに従つて断続
的に発生し、リズムストツプ信号RSTPは常に
“０”である。従つて、オートリズムが動いてい
るとき（パターンパルスCTを発生し得るとき）
は、アンド回路４９８の他の入力に加わるキーオ
ン信号KO１のうち下鍵域チヤンネルのもの
（LchTが“１”のとき発生するもの）は、パター
ンパルスCTが発生しているときだけすなわち所
定の和音発音タイミングにおいてのみ、該アンド
回路４９８で選択され、オア回路４９０を介して
下鍵域用（和音用）のキーオン信号KO１′とし
てアンド回路４９４に与えられる。従つて、この
キーオン信号KO１′にもとづいて下鍵域チヤン
ネルに割当てられた音（和音構成音）は和音発音
タイミングパターンに従つてすべて同時にかつ断
続的に発音される（すなわち自動的に和音がきざ
まれる）。オートリズムが止まると、パターンパ
ルスCTは発生されなくなる。その代わりにリズ
ムストツプ信号RSTPが持続して“１”となり、
下鍵域のキーオン信号KO１はきざまれることな
くそのままアンド回路４９８を通過する。 自動ベースコードモード（信号ABCが“１”）
のときにオートリズムが止まり（信号RSTPが
“１”）、かつ下鍵域で何らかの鍵が押圧されてい
る（信号LKAKOが“１”）と、アンド回路４９
９の条件が成立し、オア回路５００を介して遅延
フリツプフロツプ５０１に“１”が与えられ、ア
ンド回路５０２を介して自己保持される。この遅
延フリツプフロツプ５０１の出力“１”がノーマ
ルゲート信号NGとしてアンド回路５０３に入力
される。このノーマルゲート信号NGは、オート
リズムが止まつたときの自動演奏音（和音、ベー
ス音、アルペジヨ音）の発音制御に利用される。
下鍵域で鍵がすべて離鍵されたとき（LKAKOが
“０”）あるいはノーマルモードに切換つたとき
（ABCが“０”）、アンド回路５０２が不動作とな
り、ノーマルゲート信号NGが消去される。 １キー時間の最初に信号Ｓ１（第３図参照）が
発生されると、オア回路５０４〜５０６を介して
オア回路５０７〜５１０に“１”が与えられ、該
オア回路５０７〜５１０から出力されるデータ
KC１〜KC４がすべて“１”となる。このときが
基準タイミングすなわち第２５図のタイムスロツ
ト「１」である。次のタイムスロツト「２」に
は、信号Ｓ１を１ビツトタイム遅延した遅延フリ
ツプフロツプ５１１の出力が“１”となり、アン
ド回路５０３，５１２，５１３を介してノーマル
ゲート信号NG及び自動ベースコードモード信号
ABC及び走査サイクルパルス4.5Mが選択され、
オア回路５０４〜５０６を介してオア回路５０７
〜５０９に与えられる。従つてデータKC１，
KC2，KC3として、第２５図に示すように信号
NG，ABC，4.5Mが送出される。 また、信号Ｓ１はオア回路５１４を介して遅延
フリツプフロツプ５１５にも与えられる。遅延フ
リツプフロツプ５１５の出力はアンド回路５１７
〜５２０に加えられると共に、インバータ５１６
で反転されオア回路５１４に戻される。オア回路
５１４の出力はアンド回路４９１〜４９４に加え
られる。アンド回路４９１〜４９３にはキーコー
ドメモリ２４から時分割的に出力される各チヤン
ネルのオクターブコードB1〜B3が入力される。
アンド回路４９４にはオア回路４９０を経由して
時分割的に与えられる各チヤンネルのキーオン信
号KO１（下鍵域チヤンネルにあつてはKO１′）
が入力される。アンド回路５１７〜５２０にはキ
ーコードメモリ２４から時分割的に出力される各
チヤンネルのノートコードN1〜N4を遅延フリツ
プフロツプ５２１〜５２４で１ビツトタイム遅延
した信号が与えられる。アンド回路５１７〜５２
０及び４９１〜４９４の出力はオア回路５２５〜
５２８を介してオア回路５０７〜５１０に与えら
れ、データKC１〜KC４として出力される。 信号Ｓ１が発生したとき（タイムスロツト
「１」）、オア回路５１４の出力“１”によりアン
ド回路４９１〜４９４が動作可能となるが、この
ときは使用されないチヤンネル「１」のタイミン
グなので信号B1〜B3、KO１の値はすべて“０”
である。また、その１ビツトタイム後に（タイム
スロツト「２」）遅延フリツプフロツプ５１５の
出力が“１”となり、アンド回路５１７〜５２０
が動作可能となるが、使用されないチヤンネル
「１」に対応するノートコードN1〜N4（すなわち
すべて“０”のデータ）が１ビツトタイム遅延さ
れて遅延フリツプフロツプ５２１〜５２４から出
力される。従つて、タイムスロツト「２」におけ
る信号NG、ABC、4.5Mの送出に悪影響を与えな
い。また、このタイムスロツト「２」においては
遅延フリツプフロツプ５１５の出力“１”をイン
バータ５１６で反転した信号“０”がオア回路５
１４に与えられており、アンド回路４９１〜４９
４は動作不能である。従つて、このときアンド回
路４９１〜４９４に与えられているチヤンネル
「２」（第６図）のオクターブコードB1〜B3及び
キーオン信号KO１は選択されない。このオア回
路５１４の出力“０”は次のタイムスロツト
「３」のとき遅延フリツプフロツプ５１５から遅
延出力される。 タイムスロツト「３」のとき、遅延フリツプフ
ロツプ５１５から出力された“０”がインバータ
５１６で反転され、オア回路５１４の出力が
“１”となる。従つてこのときアンド回路４９１
〜４９４に与えられているチヤンネル「３」（第
６図）のオクターブコードB1〜B3とキーオン信
号KO１，KO１′が、第２５図に示すようにデー
タKC１〜KC４として出力される。 次のタイムスロツト「４」において、遅延フリ
ツプフロツプ５１５の出力は“１”となり、オア
回路５１４の出力は“０”となる。従つて、遅延
フリツプフロツプ５２１〜５２４で１ビツトタイ
ム遅延されたチヤンネル「３」のノートコード
N1〜N4が、第２５図に示すように、データKC１
〜KC４として出力される。このとき、アンド回
路４９１〜４９４は動作しないので、チヤンネル
「４」のオクターブコードB1〜B3とキーオン信号
KO１は阻止される。 こうして、オア回路５１４と遅延フリツプフロ
ツプ５１５の出力が交互に“１”となり、１チヤ
ンネル置きに、かつ同じチヤンネルのオクターブ
コードB1〜B3及びキーオン信号KO１，KO１′と
ノートコードN1〜N4を順番に選択し、データKC
１〜KC４として出力する。１キー時間の間に11
（奇数）のチヤンネル時間が２循環するので、１
キー時間の前半で「１」，「３」，「５」，「７」，
「９」，「11」の奇数チヤンネルのオクターブコー
ドB1〜B3、キーオン信号KO１，KO１′、ノート
コードN1〜N4が選択され、後半で偶数のチヤン
ネル「２」，「４」，「６」，「８」，「10」のオクタ
ー
ブコード等B1〜B3，KO１，N1〜N4が選択され
る。従つて、第２５図に示すように、各チヤンネ
ルのキーコード類N1〜N4，B1〜B3，KO１，KO
１′がデータKC１〜KC４として多重化される。
尚、第２５図ではキーコード類N1〜N4，B1〜
B3，KO１，KO１′の表示を一部省略してある
が、他と同様に最初のタイムスロツトでB1〜
B3，KO１（あるいはKO１′）が送出され、次の
タイムスロツトでN1〜N4が送出される。 多重化データの復調及び楽音発生 第１図における復調回路５０、タイミング信号
発生部５２及び楽音制御回路５３の詳細例は第２
６図に示されている。 第２６図において第９図の多重化回路２８から
供給されたデータKC１〜KC４は復調回路５０の
ラツチ回路５３０に入力されると共に遅延フリツ
プフロツプ群５３１で１ビツトタイム遅延されて
同ラツチ回路５３０の別の入力に加えられる。ラ
ツチ回路５３０はノートコードN1〜N4及びオク
ターブコードB1〜B3及びキーオン信号KO１
（KO１′）をラツチするためのもので、各々に対
応する８個のラツチ位置を有する。また、データ
KC１，KC２，KC３はラツチ回路５３２にも入
力される。このラツチ回路５３２は信号NG，
ABC，4.5Mをラツチするためのものである。ま
た、復調回路５０において、データKC１〜KC４
の全ビツトがアンド回路５２９に入力される。 第２５図に示すタイムスロツト「１」において
データKC１〜KC４がすべて“１”となると、ア
ンド回路５２９の出力が“１”となる。このアン
ド回路５２９の出力“１”はタイムスロツト
「１」を示す基準パルスSYとしてタイミング信号
発生部５２のオア回路５３４及び遅延フリツプフ
ロツプ５３３に供給される。オア回路５３４の出
力は遅延フリツプフロツプ５３５に加わり、該フ
リツプフロツプ５３５の出力がインバータ５３６
で反転されてオア回路５３４に戻される。従つ
て、前述の第９図の多重化回路２８内のオア回路
５１４及び遅延フリツプフロツプ５１５と同様
に、オア回路５３４及び遅延フリツプフロツプ５
３５からは１ビツトタイム毎に交互に“１”が出
力される。 オア回路５３４の出力はアンド回路５３７に、
遅延フリツプフロツプ５３５の出力はアンド回路
５３８に、夫々入力される。アンド回路５３７及
び５３８の他の入力には、１ビツトタイムの前半
で立上るクロツクパルスφ２（第３図に示すよう
に２相のシステムクロツクパルスφの一方）が加
えられる。従つて、アンド回路５３７及び５３８
から夫々出力されるクロツクパルスφA′，φB′は
第２７図に示すように発生する。第２７図にはデ
ータKC１〜KC４のタイムスロツト「１」〜
「22」（第２５図参照）と基準パルスSYも示され
ている。 遅延フリツプフロツプ５３３からは基準パルス
SYを１ビツトタイム遅延したパルスＳ２が得ら
れる。このパルスＳ２はデータKC１〜KC４のタ
イムスロツト「２」に対応している。このパルス
Ｓ２はアンド回路５３９に入力される。アンド回
路５３９の他の入力にはアンド回路５３８から出
力されたクロツクパルスφB′が入力される。従つ
て、アンド回路５３９の出力はタイムスロツト
「２」の前半で“１”となり、ラツチ回路５３２
の制御入力Ｌに加えられる。これにより、タイム
スロツト「２」においてデータKC１〜KC３とし
て送出されるノーマルゲート信号NG、自動ベー
スコードモード信号ABC、走査サイクルパルス
4.5Mがラツチ回路５３２に夫々ラツチされる。 アンド回路５３８から出力されるクロツクパル
スφB′ラツチ回路５３０の制御入力Ｌに供給され
る。従つて、ラツチ回路５３０は偶数のタイムス
ロツト「２」，「４」，「６」…「22」毎に入力デー
タを取込み、ラツチする。尚、タイムスロツト
「２」のときにラツチするデータ（NG，ABC，
4.5M等）はラツチ回路５３０にとつて無意味な
データであり、全く利用されないままに、次のラ
ツチタイミング（タイムスロツト「４」）のとき
に消去される。偶数のタイムスロツト「４」，
「６」…「22」毎にラツチすることにより、その
ときにデータKC１〜KC４として送出されている
ノートコードN1〜N4と、遅延フリツプフロツプ
群５３１で遅延された１タイムスロツト前の同じ
チヤンネルのオクターブコードB1〜B3とキーオ
ン信号KO１，KO１′が同時にラツチ回路５３０
にラツチされる。２ビツトタイム毎にラツチ回路
５３０のラツチ内容が書替えられるので、該ラツ
チ回路５３０から出力される同じチヤンネルのデ
ータN1〜N4，B1〜B3，KO１，KO１′の時間幅
は２ビツトタイムである。ラツチ回路５３０から
出力されるデータN1〜N4，B1〜B3，KO１，KO
１′のチヤンネルを第２７図の５３０に示す。 ラツチ回路５３０から出力されたノートコード
N1〜N4とオクターブコードB1〜B3は第２８図の
楽音発生回路５１内の分周比ROM（リードオン
リイメモリの略）５４０とデコーダ５４１に供給
される。分周比ROM５４０は、所定の音高周波
数を得るための分周比データを12の各音名Ｃ〜Ｃ
＃に対応して夫々予じめ記憶しており、ラツチ回
路５３０（第２６図）から供給されたノートコー
ドN1〜N4が示す音名に対応して所定の分周比デ
ータ（ノート分周比データNFD）を出力する。
デコーダ５４１はラツチ回路５３０から供給され
たオクターブコードB1〜B3の値をデコードし、
オクターブ単位の分周比すなわち２nの分周比を
示すオクターブ分周比データOFDを得る。分周
比ROM５４０及びデコーダ５４１から出力され
たノート分周比データNFD及びオクターブ分周
比データOFDは夫々ラツチ回路５４２に入力さ
れる。ラツチ回路５４２の制御入力Ｌには第２６
図のアンド回路５３７から出力されるクロツクパ
ルスφA′（第２７図参照）が与えられる。従つ
て、ラツチ回路５４２から出力されるノート分周
比データ及びオクターブ分周比データのチヤンネ
ルは第２７図に示すようになる。 第２６図のタイミング信号発生部５２におい
て、遅延フリツプフロツプ５３３からタイムスロ
ツト「２」のときに出力された信号“１”は、ラ
ツチ回路５４３に入力される。ラツチ回路５４３
のラツチ制御入力ＬにはクロツクパルスφB′が与
えられており、タイムスロツト「２」のとき取込
んだ“１”をタイムスロツト「４」の直前まです
なわちタイムスロツト「２」と「３」の２ビツト
タイムの間保持出力する。ラツチ回路５４３の出
力は遅延フリツプフロツプ５４４で２ビツトタイ
ム遅延される。該フリツプフロツプ５４４の出力
FBOは第２７図に示すようにタイムスロツト
「４」及び「５」のとき“１”となる。この遅延
フリツプフロツプ５４４はアンド回路５３７及び
５３８から出力されるクロツクパルスφA′，φ
B′によつて駆動されるもので、クロツクパルスφ
A′のタイミングで取込んだ入力信号にもとづいて
クロツクパルスφB′のタイミングで出力状態を設
定する。従つて、クロツクパルスφA′，φB′の周
期に見合つた２ビツトタイムの遅延を行う。 遅延フリツプフロツプ５４４の出力FBOは、
10ステージ／１ビツトのシフトレジスタ５４５に
入力され、２相のクロツクパルスφA′，φB′に従
つて順次２ビツトタイムずつ遅延される。シフト
レジスタ５４５の各ステージからは第２７図に示
すように２ビツトタイム幅のパルスFB１〜FB１
０が順送りに発生される。これらのパルスFB１
〜FB１０は第２８図に示す楽音発生回路５１に
供給され、ラツチ回路５４２から第２７図に示す
ように時分割的に供給される分周比データを各チ
ヤンネル別に振分けるために利用される。 第２８図において、楽音発生回路５１は、発音
割当て回路１８で形成される時分割的な各チヤン
ネル「２」〜「11」に夫々対応する10個の楽音発
生系列ch１〜ch１０を具えている。楽音発生系
列ch１，Ch２，ch３，ch４，ch５，ch６に時分
割的に形成されたチヤンネル「３」，「５」，
「７」，「９」，「11」，「２」に夫々対応するもの
で、これらは自動ベースコードモード（ABCが
“１”）の場合は下鍵域チヤンネルＬ及びアルペジ
ヨチヤンネルＡ及びベースチヤンネルＰ（すなわ
ち第２の楽音発生態様のための発音チヤンネルグ
ループ）に夫々相当する（第６図，第２５図参
照）。楽音発生系列ch７，ch８，ch９，ch１０は
時分割的に形成されたチヤンネル「４」，「６」，
「８」，「10」に夫々対応するもので、これらは上
鍵域チヤンネルＵ（すなわち第１の楽音発生態様
のための発音チヤンネルグループ）に相当する
（第６図，第２５図参照）。勿論、ノーマルモード
（ABCが“０”）の場合はすべての楽音発生系列
ch１〜ch１０が上鍵域チヤンネルＵすなわち第
１の楽音発生態様のためのチヤンネルグループに
切換わる（第６図参照）。 楽音発生系列ch１及びch６及びch７のみ詳細
を示してあるが、下鍵域チヤンネル用のch２〜
ch４及びアルペジヨチヤンネル用のch５はch１
と同一構成であり、また上鍵域チヤンネル用の
ch８〜ch１０はch７と同一構成である。ベース
チヤンネル用の楽音発生系列ch６は下鍵域チヤ
ンネル用の楽音発生系列ch１とほぼ同一である
が、ベース音源として取り出される信号のフイー
ト数が下鍵域音（和音）とは異なるようになつて
いる。 各楽音発生系列ch１乃至ch１０は、ラツチ回
路５４６，５４７，５４８……、可変分周器５４
９，５５０，５５１，……、３段の1/2分周器５
５２，５５３，５５４，……を夫々具えている。
各系列ch１〜ch１０のラツチ回路５４６，５４
７，５４８，……にはラツチ回路５４２から時分
割的に出力される分周比データNFD，OFDが入
力される。各系列ch１〜ch１０のアンド回路５
５５，５５６，５５７，……には前記シフトレジ
スタ５４５（第２６図）から出力されるパルス
FB１〜FB１０が各別に供給され、更にクロツク
パルスφB′（第２７図）が共通に入力される。各
アンド回路５５５，５５６，５５７……の出力が
ラツチ回路５４６，５４７，５４８……のラツチ
制御入力Ｌに与えられる。 従つて、楽音発生系列ch１においては、パル
スFB１とクロツクパルスφB′が“１”になつた
ときアンド回路５５５の条件が成立し、そのとき
ラツチ回路５４２から出力されている時分割チヤ
ンネル「３」の分周比データがラツチ回路５４６
にラツチされる（第２７図参照）。以下同様に、
系列ch２では時分割チヤンネル「５」の分周比
データがラツチされ、更に、ch３では「７」、ch
４では「９」、ch５では「11」（すなわちアルペ
ジヨチヤンネルＡ）、ch６では「２」（すなわち
ベースチヤンネルＰ）、ch７，ch８，ch９，ch１
０では「４」，「６」，「８」，「10」（すなわち上鍵
域チヤンネルＵ）の分周比データが夫々ラツチさ
れる。こうして、時分割的な各チヤンネルのキー
コードN1〜Ｎ３にもとづく時分割的な分周比デ
ータが、各時分割チヤンネルに対応する所定の楽
音発生系列ch１〜ch１０に分配され直流化され
る。 可変分周器５４９，５５０，５５１，……はラ
ツチ回路５４６，５４７，５４８，……から供給
される分周比データに対応する分周比で音源クロ
ツクパルスφjkを分周し、当該チヤンネル割当て
られている音の音高に対応する２フイート系２′
の音源信号を出力する。音源クロツクパルスφjk
は音源用マスタクロツク発振器５５８から発生さ
れる。この音源クロツクパルスφjkの周波数は、
ビブラート信号発生器５５９からのビブラート周
波数に応じて周期的に変化させることができる。 可変分周器５４９，５５０，５５１，……から
出力された２フイート系の音源信号２′は３段の
1/2分周器５５２，５５３，５５４，……で夫々
順次1/2分周される。従つて、分周器５５２，５
５３，５５４，……の各段からは４フイート系
４′及び８フイート系８′及び16フイート系１６′
の音源信号が夫々得られる。上鍵域チヤンネル専
用（第１の楽音発生態様専用）の楽音発生系列
ch７〜ch１０では各フイート系２′，４′，８′，
１６′の音源信号は開閉回路５６０，……で開閉
制御された後、各フイート系別のメロデイ音源信
号ラインＭ２′，Ｍ４′，Ｍ８′，Ｍ１６′に夫々供
給される。楽音発生態様が使い分けられる楽音発
生系列ch１〜ch６では、各フイート系２′，
４′，８′，１６′の音源信号は、４個のアンド回
路から成るゲート部５６１，５６２……を介して
開閉回路５６３，５６４，……に入力され、開閉
制御された後、各フイート系別のメロデイ音源信
号ラインＭ２′，Ｍ４′，Ｍ８′，Ｍ１６′に夫々供
給される。ゲート部５６１，５６２……は、楽音
制御回路５３（第２６図）で後述のように自動ベ
ースコードモード信号ABC〓が“０”のときす
なわちノーマルモードのとき導通し、各フイート
系２′〜１６′の音源信号を開閉回路５６３，５６
４……に導く。その場合は楽音発生系列ch１〜
ch６が上鍵域チヤンネル音すなわちメロデイ音
の発生のために使用されているのであつて、メロ
デイ音源信号ラインＭ２′〜Ｍ１６′に音源信号が
与えられる。 自動ベースコードモードのときは、（ABC〓が
“１”）、信号ABC〓を反転した信号によりゲート
部５６１，５６２……が不動作となり、各フイー
ト系の音源信号２′〜１６′が阻止され、メロデイ
音源信号ラインＭ２′〜Ｍ１６′に系列ch１〜ch
６からの音源信号は与えられない。その代わり
に、“１”となつている自動ベースコードモード
信号ABC〓により系列ch１〜ch６のアンド回路
５６５，５６６……が動作可能となる。系列ch
１〜ch５（下鍵域チヤンネルＬとアルペジヨチ
ヤンネルＡ）のアンド回路５６５，……の他の入
力には２フイート系２′と４フイート系４′の分周
器出力信号をアンド回路５６７……で合成した信
号が加えられる。２フイート系と４フイート系の
合成により４フイート系の周波数の音源信号（波
形は分周器出力のものとは異なるが）各系列ch
１〜ch５のアンド回路５６７……から出力さ
れ、アンド回路５６５……を介して開閉回路５６
３……に入力される。系列ch６（ベースチヤン
ネルＰ）のアンド回路５６６の他の入力には４フ
イート系４′と８フイート系８′の分周器出力信号
をアンド回路５６８で合成した信号が加えられ
る。これにより８フイート系の周波数の音源信号
（波形は分周器出力のものとは異なる）がアンド
回路５６６から出力され、開閉回路５６４に入力
される。系列ch１〜ch４（下鍵域チヤンネル
Ｌ）において、アンド回路５６５……から開閉回
路５６３……を経由して出力された４フイート系
の音源信号は和音音源信号ラインC4′に供給され
る。系列ch５（アルペジヨチヤンネルＡ）にお
いて、自動ベースコードモード（ABC〓が
“１”）のときに出力される４フイート系の音源信
号はアルペジヨ音源信号ラインＡ４′に供給され
る。系列ch６（ベースチヤンネルＰ）におい
て、アンド回路５６６から開閉回路５６４を介し
て出力される８フイート系の音源信号はベース音
源信号ラインＰ８′に供給される。 第２６図の楽音制御回路５３においては、ラツ
チ回路５３２から与えられる自動ベースコードモ
ード信号ABC及び走査サイクルパルス4.5Mにも
とづいて自動ベースコードモード信号ABC〓及
びモード切換パルス△ABC〓を再生する回路を
含んでいる。ラツチ回路５３２から出力される走
査サイクルパルス4.5Mと自動ベースコードモー
ド信号ABCの一例を第２９図に示す。ラツチ回
路５３２では、データKC１〜KC４のタイムスロ
ツト「２」（第２７図）のタイミングでラツチ制
御を行うので、出力されるパルス4.5Mあるいは
ABCの立上り及び立下りはタイムスロツト
「２」すなわちパルスFB１０（第２７図）のタイ
ミングに同期している。走査サイクルパルス
4.5Mのパルス幅は１キー時間、周期は4.5msであ
ることは既に述べた通りである。パルスFB０〜
FB１０の繰返し周期は22ビツトタイムすなわち
１キー時間である。従つて、ラツチ回路５３２か
ら出力されるパルス4.5MはパルスFB１０のタイ
ミングで“１”に立上ると、１キー時間後の同じ
パルスFB１０のタイミングで“０”に立下る。 ラツチ回路５３２から出力された信号ABCは
遅延フリツプフロツプ５６９及び排他オア回路５
７０に入力される。遅延フリツプフロツプ５６９
は、パルスFB６（第２７図）のタイミングで入
力信号を取込み、パルスFB０（第２７図）のタ
イミングで先の入力信号に対応する出力を生じる
ものである。従つて、ラツチ回路５３２の出力信
号ABCがパルスFB１０のタイミングで“１”に
立上ると、遅延フリツプフロツプ５６９の出力信
号ABC′は第２９図に示すように約１キー時間
（正確には24ビツトタイム）遅れてパルスFB０の
タイミングで“１”に立上る。排他オア回路５７
０の他の入力には遅延フリツプフロツプ５６９の
出力ABC′が加えられており、その出力△
ABC″は第２９図に示すようにラツチ回路５３２
から出力される信号ABCの立上り直後及び立下
り直後の約１キー時間（正確にはパルスFB１０
から次のFB０までの24ビツトタイム）の間
“１”となる。すなわち、この信号△ABC″が
“１”のとき、ノーマルモードから自動ベースコ
ードモードへ、あるいはその逆に、モードが変化
したことを意味する。このモード変化検出信号△
ABC″によりカウンタ５７１がリセツトされ、フ
リツプフロツプ５７２がセツトされる。フリツプ
フロツプ５７２のセツト出力Ｑはモード切換パル
ス△ABC〓として出力される。 カウンタ５７１のカウント入力Ｔにはラツチ回
路５３２から出力された走査サイクルパルス
4.5Mがアンド回路５７３を介して入力される。
カウンタ５７１はパルスFB０のタイミングでカ
ウント入力Ｔに加わる信号を取込み、FB６のタ
イミングで取込んだ信号（“１”または“０”）に
応じたカウント値を出力する。信号△ABC″によ
つてカウンタ５７１がリセツトされてから７個の
パルス4.5Mが発生すると、カウンタ５７１の出
力Ｑ１〜Ｑ３は“111”となりアンド回路５７４
の出力が“１”となる。このアンド回路５７４の
出力“１”によりフリツプフロツプ５７２がリセ
ツトされる。従つて、フリツプフロツプ５７２か
ら出力されるモード切換パルス△ABC〓はモー
ド切換時において第２９図に示すように約
31.5ms（パルス4.5Mの７周期分）の間“１”と
なる。アンド回路５７４の出力が“１”となると
インバータ５７５の出力が“０”となり、パルス
4.5Mがアンド回路５７３で阻止され、以後のカ
ウントはなされない。 また、アンド回路５７４の出力はアンド回路５
７６及び５７７に加わる。アンド回路５７７の他
の入力には遅延フリツプフロツプ５６９から信号
ABC′が与えられ、アンド回路５７６には該信号
ABC′を反転した信号が与えられる。また、アン
ド回路５７６、５７７の出力はフリツプフロツプ
を構成しているノア回路５７８及び５７９に夫々
入力される。従つて、ノア回路５７８から出力さ
れる自動ベースコードモード信号ABC〓は第２
９図に示すように信号ABCが立上つたときから
約31.5ms後に立上り、かつ該信号ABCが立下つ
たときから約31.5ms後に立下る。 復調回路５０のラツチ回路５３０にラツチされ
たキーオン信号KO１（KO１′）はラツチ回路５
８０に入力される。ラツチ回路５８０のラツチ制
御入力ＬにはクロツクパルスφA′（第２７図）が
入力される。このラツチ回路５８０は、キーオン
信号KO１のチヤンネルタイミングを、ラツチ回
路５４２（第２８図）から出力される各チヤンネ
ルの分周比データのチヤンネルタイミング（第２
７図における５４２の出力チヤンネル参照）に合
わせるためのものである。 ラツチ回路５４２の出力チヤンネルタイミング
と同じタイミングでラツチ回路５８０から時分割
的に出力されるキーオン信号KO１は、キーオン
立上りパルス発生回路５４のアンド回路５８１及
び５８２、５８３に入力されると共に、アンド回
路５８４に入力される。音色選択回路５８５で何
らかの音色が選択されていれば、アンド回路５８
４の他の入力に加わるインバータ５８６の出力は
常に“１”であり、通常は、ラツチ回路５８０か
ら出力されたキーオン信号KO１はアンド回路５
８４を通過する。 キーオン立上りパルス発生回路５４において、
２ビツトの加算器５８７と２個の11ステージ／１
ビツトのシフトレジスタ５８８，５８９によつて
時分割的な計数動作が可能なカウンタが構成され
ている。シフトレジスタ５８８，５８９はアンド
回路５３８及び５３７から出力される２ビツトタ
イム周期の２相クロツクパルスφB′，φA′によつ
てシフト制御されるもので、パルスφB′のタイミ
ングで各ステージに入力信号を取込んでパルスφ
A′のタイミングで各ステージの出力状態を設定す
る。シフトレジスタ５８８及び５８９の出力は加
算器５８７に入力され、アンド回路５９０から該
加算器５８７に与えられる信号と加算される。加
算器５８７の出力はアンド回路５８２，５８３を
介してシフトレジスタ５８８，５８９に入力され
る。アンド回路５９０にはラツチ回路５３２から
与えられる走査サイクルパルス4.5Mとナンド回
路５９１の出力が与えられる。ナンド回路５９１
にはシフトレジスタ５８８，５８９の出力が入力
される。 鍵が押圧されていないチヤンネルのタイミング
ではラツチ回路５８０からアンド回路５８２，５
８３に与えられるキーオン信号KO１は“０”で
あり、１キー時間後の（２ビツトタイム周期のパ
ルスφB′，φA′によつて11ステージ分遅延され
た）同じチヤンネルタイミングにおいてシフトレ
ジスタ５８８，５８９から出力される信号は
“00”でありナンド回路５９１の出力は“１”で
ある。シフトレジスタ５８８，５８９の出力のチ
ヤンネルタイミングは第２７図に示すラツチ回路
５４２の出力チヤンネルタイミングと同じであ
る。ナンド回路５９１の出力“１”により、アン
ド回路５９０では走査サイクルパルス4.5Mを通
過させて加算器５８７に加えるが、キーオン信号
KO１が“０”である限り、加算器５８７の出力
はアンド回路５８２，５８３で阻止され、レジス
タ５８８，５８９には与えられない。 鍵が新たに押圧されて該鍵に関する発音が或る
チヤンネルに割当てられることにより、そのチヤ
ンネルのタイミングでキーオン信号KO１が
“１”となる。キーオン信号KO１が“１”とな
ると、当該チヤンネルタイミングではアンド回路
５８２，５８３が動作可能となり、走査サイクル
パルス4.5Mの計数が開始される。或るチヤンネ
ルのキーオン信号KO１が“１”に立上つたとき
から数えて３個の走査サイクルパルス4.5Mが発
生すると、そのチヤンネルのタイミングでシフト
レジスタ５８８及び５８９の出力が共に“１”と
なり、ナンド回路５９１の出力が“０”となる。
これにより、そのチヤンネルタイミングに関して
はパルス4.5Mの計数を停止し、以後、そのチヤ
ンネルのキーオン信号KO１が発生している限
り、計数値“11”をシフトレジスタ５８８，５８
９で循環保持する。 ナンド回路５９１の出力はアンド回路５８１に
入力される。アンド回路５８１の他の入力に加わ
るノア回路５９２の出力は通常“１”である。従
つて、１つのチヤンネルだけを抽出してみると、
第２９図に示すようにそのチヤンネルのキーオン
信号KO１が“１”に立上つた（鍵が押圧され
た）ときからナンド回路５９１の出力が“０”に
立下るまでの9ms（２×4.5ms）乃至13.5ms（３
×4.5ms）の間アンド回路５８１の出力が“１”
となる。このアンド回路５８１の出力“１”はキ
ーオン立上りパルスKO２として、パーカツシブ
系のエンベロープ形成のために利用される。この
キーオン立上りパルスKO２は各チヤンネルのキ
ーオン信号KO１の立上りから約9ms〜13.5msの
間各チヤンネル毎に時分割的に発生される。この
キーオン立上りパルスKO２のチヤンネルタイミ
ングはラツチ回路５８０から出力されるキーオン
信号KO１と同様に、ラツチ回路５４２（第２８
図）の出力のチヤンネルタイミングに対応してい
る。 タイミング信号発生部５２の遅延フリツプフロ
ツプ５４４から出力されるパルスFB０がフリツ
プフロツプ５９３のセツト入力Ｓに加えられ、シ
フトレジスタ５４５から出力されるパルスFB６
がフリツプフロツプ５９３のリセツト入力Ｒに加
えられる。このフリツプフロツプ５９３はクロツ
クパルスφA′，φB′によつて制御される。パルス
FB０が発生しているときパルスφA′のタイミン
グでセツト入力Ｓに“１”が取込まれ、その次の
パルスφB′のタイミングで出力Ｑがセツト状態
“１”に設定される。またパルスFB６が発生して
いるときパルスφA′のタイミングでリセツト入力
Ｒに“１”が取込まれ、その次のパルスφB′のタ
イミングで出力Ｑがリセツト状態“０”に設定さ
れる。従つてフリツプフロツプ５９３の出力信号
LAPchは第２７図に示すようにパルスFB１から
FB６までの間“１”となる。この信号LAPchが
“１”となつている期間は、楽音発生系列ch１〜
ch６すなわち第２の楽音発生態様（下鍵域チヤ
ンネルＬ、アルペジヨチヤンネルＡ、ベースチヤ
ンネルＰ）のために利用される系列に時分割デー
タをラツチするタイミング、換言すれば、アンド
回路５８４からのキーオン信号KO１及びアンド
回路５８１からのキーオン立上りパルスKO２と
して上記チヤンネルＬ，Ａ，Ｐに相当する時分割
チヤンネル「３」，「５」，「７」，「９」，「11」，
「２」のデータが現われるとき（第２７図におけ
る５４２の出力チヤンネル参照）、である。 音色選択回路５８５においては、上鍵域（メロ
デイ）、下鍵域（和音）及びアルペジヨ、及びベ
ースに対応して、例えば下記のような音色を選択
することが可能である。 上鍵域（メロデイ）…… ピアノ、ハープシコード、オルガン、ストリン
グ、ブラス。 下鍵域（和音）及びアルペジヨ…… ピアノ、ギター ベース……ストリングベース。 音色選択操作のために複数個のプリセツトボタ
ン（図示せず）が設けられており、所望のプリセ
ツトボタンを押すことにより上記音色のうち所定
の組合せで音色選択信号TCが発生される。例え
ば、或る１つのプリセツトボタンを押圧すると、
上鍵域メロデイ音色として「ピアノ」、下鍵域
（和音）及びアルペジヨ音色として「ピアノ」、ベ
ース音色として「ストリングベース」を夫々選択
する音色選択信号TCが発生される。 また、音色選択回路５８５では、上鍵域（メロ
デイ）音色としてパーカツシブエンベロープ系の
音色（例えばピアノ）が選択されている場合は、
上鍵域パーカツシブ信号Ｕ・PERCを発生する。
また、音色選択スイツチ（プリセツトボタン）が
全く操作されていない場合はトーンセレクトオフ
信号TSOFを発生する。トーンセレクトオフ信号
TSOFは、音色が全く選択されていないとき
“１”となり、インバータ５８６で反転されてア
ンド回路５８４を動作不能にすると共に、ノア回
路５９２で反転されて、アンド回路５８１を動作
不能にする。従つて、音色が全く選択されていな
い場合は、キーオン信号KO１及びキーオン立上
りパルスKO２の発生が禁止される。 楽音制御回路５３では、アンド回路５８４から
出力されるキーオン信号KO１、アンド回路５８
１から出力されるキーオン立上りパルスKO２、
フリツプフロツプ５９３から出力される信号
LAPch、ラツチ回路５３２から与えられるノー
マルゲート信号NG、及び上鍵域パーカツシブ信
号Ｕ・PERCにもとづいてアタツク信号AT及び
デイケイ信号DCを発生するロジツクを含んでい
る。アタツク信号AT及びデイケイ信号DCとして
は、下記第10表に示すように、キーオン信号KO
１あるいはキーオン立上りパルスKO２あるいは
その反転信号１，２が選択される。
【表】 第10表において「Ｕ」は上鍵域チヤンネルを示
す。「Ｕ・PERC」は上鍵域パーカツシブ信号
Ｕ・PERCが発生したときを示す。「Ｌ，Ａ，
Ｐ」は下鍵域チヤンネル、アルペジヨチヤンネ
ル、ベースチヤンネルを示す。「NG」はノーマル
ゲート信号NGが発生したときを示す。アタツク
信号ATとしてキーオン立上りパルスKO２が使
用されるとき、楽音の振幅エンベロープはパーカ
ツシブ系のものとなる。 自動ベースコードモードの場合、ノア回路５７
８からアンド回路５９４に与えられる自動ベース
コードモード信号ABC〓が“１”であり、下鍵
域チヤンネルＬ及びアルペジヨチヤンネルＡ及び
ベースチヤンネルＰのタイミングに対応して信号
LAchが“１”となるときアンド回路５９４の出
力が“１”となる。このアンド回路５９４の出力
“１”はオア回路５９５を介してアンド回路５９
６に加えられる。アンド回路５９６の他の入力に
はオア回路５９７を介してキーオン立上りパルス
KO２が加えられる。従つて、下鍵域チヤンネル
Ｌ及びアルペジヨチヤンネルＡ及びベースチヤン
ネルＰのタイミングではキーオン立上りパルス
KO２がアンド回路５９６で選択され、オア回路
５９８を介してアタツク信号ATとして出力され
る。尚、このとき、オア回路５９５の出力“１”
をインバータ６００で反転した信号“０”がアン
ド回路５９９に加わり、キーオン信号KO１が選
択されないようになつている。また、チヤンネル
Ｌ，Ａ，Ｐのタイミングではアンド回路５９４の
出力“１”がインバータ６０１で反転され、ノア
回路６０２に“０”が加わる。従つて、ノア回路
６０２の出力は他の入力に加わるキーオン立上り
パルスKO２の状態によつて定まる。キーオン立
上りパルスKO２が“１”の間はノア回路６０２
の出力は“０”であるが、パルスKO２が“０”
となるとノア回路６０２の出力が“１”となり、
オア回路６０３を介してデイケイ信号DCが発生
される。 自動ベースコードモードのときにオートリズム
が止まり、ノーマルゲート信号NGが発生される
と、信号LAPchのタイミングでアンド回路６０
４の条件が成立し、該アンド回路６０４からオア
回路５９７にキーオン信号KO１が与えられる。
オア回路５９７の出力はキーオン立上りパルス
KO２とキーオン信号KO１を重ねた状態とな
り、パルスKO２がKO１によつて事実上置換え
られる。従つて、アンド回路５９６とノア回路６
０２はキーオン信号KO１にもとづいて動作し、
チヤンネルＬ，Ａ，Ｐのタイミングでもキーオン
信号KO１に対応するアタツク信号ATと、その
反転信号KO１に対応するデイケイ信号DCが得ら
れる。 上鍵域チヤンネルのタイミング（すなわちノー
マルモードにおける全チヤンネルのタイミングあ
るいは自動ベースコードモードにおける所定の一
部のチヤンネルのタイミング）においてはアンド
回路５９４の出力が“０”である。これは信号
ABC〓もしくは信号LAPch“０”となるためで
ある。従つて、インバータ６００の出力が“１”
となり、アンド回路５９９が動作可能となる。こ
れにより、キーオン信号KO１が該アンド回路５
９９で選択され、オア回路５９８を介してアタツ
ク信号ATとして出力される。このとき、オア回
路５９５の出力は“０”であるので、キーオン立
上りパルスKO２はアンド回路５９６で選択され
ない。またアンド回路５９４の出力“０”によ
り、インバータ６０１の出力が“１”となり、ノ
ア回路６０２の出力は“０”に固定される。従つ
てキーオン立上りパルスKO２の反転２に対
応するデイケイ信号DCは発生されない。キーオ
ン信号KO１が“０”に立下るとインバータ６０
５の出力が“１”となり、オア回路６０３を介し
て該キーオン信号KO１の反転１に対応する
デイケイ信号DCが発生される。 上鍵域パーカツシブ信号Ｕ・PERCが“１”の
ときはオア回路５９５の出力が常に“１”とな
り、上鍵域チヤンネルのタイミングにおいてもア
ンド回路５９６を介してキーオン立上りパルス
KO２がアタツク信号ATとして選択される。一
方、上鍵域チヤンネルタイミングではアンド回路
５９４の出力は常に“０”であるので、キーオン
立上りパルスKO２の反転信号２はノア回路
６０２から発生されない。従つてデイケイ信号
DCとしてはキーオン信号KO１の反転信号１
が使用される。 キーオン信号KO１及びキーオン立上りパルス
KO２と同じチヤンネルタイミングで、すなわち
ラツチ回路５４２（第２８図）から出力される分
周比データと同じチヤンネルタイミングで、時分
割的に発生されるアタツク信号AT及びデイケイ
信号DCは各楽音発生系列ch１〜ch１０（第２８
図）のラツチ回路６０６，６０７，６０８，…に
供給される。各系列ch１〜ch１０のラツチ回路
６０６，６０７，６０８，…のラツチ制御入力Ｌ
にはラツチ回路５４６，５４７，５４８，…と同
様に、各系列ch１〜ch１０に対応するパルスFB
１〜FB１０とクロツクパルスφB′を夫々入力し
たアンド回路の出力が与えられる。従つて、ラツ
チ回路５４６，５４７，５４８…と同様に、各系
列ch１〜ch１０のラツチ回路６０６，６０７，
６０８…には夫々に対応するチヤンネタイミング
で供給されたアタツク信号AT及びデイケイ信号
DCだけがラツチされる。こうして、各チヤンネ
ルのアタツク信号AT及びデイケイ信号DCは所定
の系列ch１〜ch１０に分配され、ラツチ回路６
０６，６０７，６０８…において直流化される。 ラツチ回路６０６，６０７，６０８にラツチさ
れた直流化されたアタツク信号AT′及びデイケイ
信号DC′はエンベロープ発生回路６０９，６１
０，６１１…に供給される。系列ch１〜ch６で
使用されるエンベロープ発生回路６０９，６１０
…の一例を第３０図ａに示し、系列ch７〜ch１
０で使用されるエンベロープ発生回路６１１…の
一例を第３０図ｂに示す。第３０図ａあるいはｂ
において、アタツク信号AT′が“１”のときコン
デンサCeまたはCe′がアタツク抵抗Ｒ１またはＲ
１′及びトランジスタTr1またはTr1′を介して充電
される。デイケイ信号DC′が“１”になると、デ
イケイ抵抗Ｒ２またはＲ２′及びトランジスタ
Tr2またはTr2′を介してコンデンサCeまたは
Ce′が放電される。このコンデンサCeまたは
Ce′の充放電波形がエンベロープ制御信号として
開閉回路５６３，５６４，５６０…に供給され
る。尚、コンデンサCeまたはCe′に並列に抵抗Ｒ
３またはＲ３′による放電回路が設けられてい
る。これは、アタツク信号AT′が“０”に立下つ
た後、デイケイ信号DC′すぐに“１”に立上らな
い場合に、該抵抗Ｒ３またはＲ３′を介して緩や
かに放電させるための回路である。例えば上鍵域
パーカツシブ信号Ｕ・PERCが発生したときがこ
れに該当する（前記第10表参照）。 尚、系列ch１〜ch６のエンベロープ発生回路
（第３０図ａ）のデイケイ抵抗Ｒ２のすべての合
成値は、系列ch７〜ch１０のデイケイ抵抗Ｒ
２′（第３０図ｂ）の値よりも大きい。第２６図
のノア回路５７８から出力される自動ベースコー
ドモード信号ABC〓が系列ch１〜ch６のエンベ
ロープ発生回路６０９，６１０，…に供給されて
おり、この信号ABC〓が“１”のときエンベロ
ープ発生回路６０９，６１０…のトランジスタ
Tr３（第３０図ａ）をオフにし、デイケイ抵抗
Ｒ２を最大値にしている。すなわち、自動ベース
コードモードの場合は短いパルスKO２の反転信
号２がデイケイ信号DC′となるので発音開始
後速やかに放電状態となる。そのため、放電時間
を長くして、緩やかに減衰するパーカツシブ系の
エンベロープ波形を得るようにしているのであ
る。信号ABC〓が“０”のときはトランジスタ
Tr３がオンして、デイケイ抵抗Ｒ２の値が系列
ch７〜ch１０のデイケイ抵抗Ｒ２′の値と同じに
なるようになつている。これは、信号ABC〓が
“０”すなわちノーマルモードのときは系列ch１
〜ch６はch７〜ch１０と同様に上鍵域チヤンネ
ルとして利用されるためである。 第２６図のフリツプフロツプ５７２から出力さ
れるモード切換パルス△ABC〓が系列ch１〜ch
６のエンベロープ発生回路６０９，６１０，…に
供給される。このモード切換パルス△ABC〓が
発生したときエンベロープ発生回路６０９，６１
０…（第３０図ａ）のトランジスタTr４がオン
し、デイケイ抵抗Ｒ２の値は最も小さくなる。こ
のモード切換パルス△ABC〓は第２６図のアン
ド回路６１２にも入力され、信号LAPchが
“１”のとき、すなわち上鍵域チヤンネルＵから
下鍵域チヤンネルＬあるいはアルペジヨチヤンネ
ルＡあるいはベースチヤンネルＰへと、またはそ
の逆に、楽音発生態様が切換えられる系列ch１
〜ch６に対応するチヤンネル「３」，「５」，
「７」，「９」，「11」，「２」のタイミングにおい
て、該アンド回路６１２の出力が“１”となる。
このアンド回路６１２の出力“１”はオア回路６
０３を介してデイケイ信号DCとして出力され
る。従つて、モード切換パルス△ABC〓が発生
したときは、系列ch１〜ch６のエンベロープ発
生回路６０９，６１０…のトランジスタTr４
（第３０図ａ）がオンすると共に、該系列ch１〜
ch６に対して強制的にデイケイ信号DCが与えら
れ、デイケイ用のトランジスタTr２がオンす
る。これにより、コンデンサCeは急速放電さ
れ、系列ch１〜ch６でそれまで発音されていた
楽音が急速に消去される。 尚、発音割当て回路１８（第１図）の側におい
ても、モード切換時にモード切換制御回路１５
（第４図）から発生されるモード切換パルス△
ABCによりオフチヤンネルタイミング信号
OFchTをタイミング信号発生回路２０（第２０
図）から発生し、上記系列ch１〜ch６に対応す
るチヤンネルタイミング「３」，「５」，「７」，
「９」，「11」，「２」（第６図）に関するキーオンメ
モリ１７８（第１０図）の記憶（キーオン信号
KO１）をクリアするようにしている。しかし、
キーオン信号KO１のクリアのみ（すなわちそれ
に連動するデイケイ信号DCの発生のみ）ではデ
イケイ抵抗Ｒ２の関係で必ずしも直ちに消去され
るとは限らない。そこで、モード切換パルス△
ABC〓によつてデイケイ抵抗Ｒ２を小さくして
急速放電させることにより、モード切換時に直ち
に消音するようにしているのである。このような
２段構えの（信号OFchTとエンベロープ急速放
電）処理によつて、モード切換時に楽音発生態様
が切換えられる発音チヤンネルの一時的な消音制
御を確実に行うことができるようになり、モード
切換時におかしな音が出るのを確実に防止する。 一方、第２６図において、モード切換パルス△
ABC〓はキーオン立上りパルス発生回路５４の
ノア回路５９２にも入力される。モード切換パル
ス△ABC〓の発生によりノア回路５９２の出力
は“０”となり、アンド回路５８１を動作不能に
する。ここれにより、モード切換パルス△ABC
〓が発生する約31.5msの間、キーオン立上りパ
ルスKO２の発生が禁止される。これは次のよう
な不都合が生じないようにするためである。 例えば、上鍵域（下鍵域に変更されることのな
い上鍵域）で押鍵しているときにノーマルモード
から自動ベースコードモードに切換えたとする。
この押鍵中の上鍵域音が下鍵域チヤンネルに変更
されるべきチヤンネル（例えばチヤンネル
「３」）にそれまで割当てられていたとすると、モ
ード切換えによつて発生するオフチヤンネルタイ
ミング信号OFchTによつてそれまでの割当てが
クリアされる（キーオン信号KO１のクリアによ
つて強制的に離鍵扱いとなる）。しかし実際は上
鍵域で鍵が押され続けているので、その押鍵音が
今度は上鍵域専用チヤンネル「４」，「６」，
「８」，「10」のいずれかに新たに割当てし直され
る。この新たな割当てによつて、実際は押鍵が持
続していたにもかかわらず、新たな割当てチヤン
ネルでキーオン信号KO１が“１”に立上り、キ
ーオン立上りパルス発生回路５４（第２６図）か
らキーオン立上りパルスKO２が発生される。こ
の場合、上鍵域の音色としてパーカツシブ系の音
色（例えばピアノ）が選択されているとすると、
音色選択回路５８５から発生される信号Ｕ・
PERCにもとづいて上鍵域チヤンネルのキーオン
信号KO２がアタツク信号ATとして選択され
る。従つて、上記の場合、上鍵域で鍵が押され続
けているにもかかわらず、モード切換前（ノーマ
ルモードのとき）とモード切換直後においてキー
オン立上りパルスKO２に伴ないアタツク信号
ATが２度発生する。そのままにしておくと、鍵
が１度しか押されないのにパーカツシブ系エンベ
ロープの音が２度発生されてしまう（別チヤンネ
ルで）という不都合が生じる。そのため、モード
ド切換パルス△ABC〓によつてモード切換直後
に発生されるキーオン立上りパルスKO２（特に
上鍵域チヤンネルのキーオン立上りパルスKO
２、何故なら下鍵域チヤンネル等はモード切換時
に信号OFchTによりクリアされキーオン信号KO
１が発生せず、従つてパルスKO２も発生しな
い）を禁止し、２度目のキーオン立上りパルス
KO２にもとづいてアタツク信号ATが発生され
ることのないようにしているのである。 上記のような点も考慮して、モード切換パルス
△ABC〓（あるいは△ABC）の発生時間幅は、
再割当て処理に要する時間すなわちキー走査１サ
イクルに要する時間4.5msとキーオン立上りパル
スKO２の時間幅9ms乃至13.5msとを合計した時
間よりも長い時間、例えば31.5msに設定し、モ
ード切換時に発生される偽のキーオン立上りパル
スKO２を確実に除去できるようにしている。 各楽音発生系列ch１〜ch１０から発生された
音源信号はラインＭ２′〜Ｍ１６′，４′，Ａ４′，
Ｐ８′を介して音色形成回路６１３に供給され
る。音色形成回路６１３では音色選択回路５８５
（第２６図）から与えられる音色選択信号TCにも
とづいて、メロデイ音源信号ラインＭ２′〜Ｍ１
６′の音源信号に対してはメロデイ音色を、和音
音源信号ラインC4′及びアルペジヨ音源信号ライ
ンＡ４′の音源信号に対しては和音音色を、ベー
ス音源信号ラインＰ８′の音源信号に対してはベ
ース音色を、夫々付与する。従つて、系列ch１
〜ch６が上鍵域（メロデイ）のために利用され
ているとき（ノーマルモードのとき）は系列ch
１〜ch６の出力音源信号（Ｍ２′〜Ｍ１６′の信
号）にメロデイ音色が付与されるが、伴奏音のた
めに利用されているとき（自動ベースコードモー
ドのとき）は該系列ch１〜ch６の出力音源信号
C4′，Ａ４′，Ｐ８′に所定の伴奏音色が付与され
る。 尚、上記実施例では、一段鍵盤式の電子楽器に
この発明を適用した例が示されているが、複数鍵
盤を具える電子楽器にも適用することができる。
例えば、実施例における上鍵域を上鍵盤に置換
え、下鍵域を下鍵盤に置換えれば実施例とほぼ同
様に実施することができる。また、実施例では、
複数の楽音発生チヤンネルの利用態様を演奏モー
ド（ノーマルモードと自動ベースコードモード）
に応じて変更するようにしているが、この点はこ
の発明の要旨ではない。 また、上記実施例では、ベース音キーデータ形
成回路４２（第１図、第１５図）から出力された
ベース音キーデータKPにもとづいてベース音の
楽音信号を発生するために複雑な経路（発音割当
て回路１８、キー情報変換部２３、復調回路５
０、楽音発生回路５１等）を経由させているが、
これらの複雑な経路を具備することはこの発明の
必須の要件ではない。ベース音キーデータKPに
おけるパルス発生タイミング（第１６図のKP参
照）は、発音すべき音の音名を特定するのに十分
なデータであるので、要するにこのパルス発生タ
イミングに対応する音名の楽音信号を発生するよ
うになつていればよい。ベース音キーデータKP
にもとづいて楽音信号を発生する構成を、例えば
次のように簡略化することもできる。すなわち、
ベース音専用のトーンジエネレータを12音名Ｃ〜
Ｂに対応して夫々設け、12音名の各ノートタイミ
ングに同期したタイミングパルスを各音名に対応
する音名データとして別途に発生し、ベース音キ
ーデータKPにおけるパルス発生タイミングと同
じタイミングで発生する上記タイミングパルスを
選択し、選択されたタイミングパルスを該パルス
の音名に対応するトーンジエネレータに加えて楽
音信号を発生するようにしてもよい。 尚、シフトレジスタ４１（第１５図）に入力す
るパルスの基準の度数を１度（根音）以外のもの
とした場合は、該シフトレジスタ４１における各
ステージＱ１〜Ｑ１２と音程度数１〜７の対応関
係はその基準の度数に応じて上記実施例とは異な
るものとなる。例えば、基準の度数を長３度３と
した場合は、シフトレジスタ４１のステージＱ１
は短３度３bに対応するものとなる。これに伴つ
て、ベース音キーデータ形成回路４２の論理回路
３４７内のアンド回路３４９〜３５４に入力され
るべきシフトレジスタ４１の出力ステージも上記
実施例とは異なるものとなることはいうまでもな
い。 ところで、この発明では基準の度数（例えば１
度すなわち和音の根音）に相当する音名タイミン
グで発生するパルスをシフトレジスタで順次シフ
トし、パターン信号が指示する度数に対応するシ
フトステージから出力パルスを取り出すようにし
ており、該シフトレジスタ（根音シフトレジスタ
４１）の各ステージが音程度数に対応している。
このようなこの発明の技術思想を拡張・変形し
て、次のようにしてパターン信号が指示する度数
に相当する音名データを求めることも可能であ
る。すなわち、基準の度数に相当する音名のタイ
ミングでパルスを発生する一方で（このパルスは
実施例の根音データRTLDに相当する）、基本の
音程度数に対応する時分割タイミングを形成して
パターン信号が指示する度数に対応するタイミン
グで音程度数タイミングパルスを発生する。例え
ば、基本の音程度数に対応する時分割タイミング
においては、音名Ｃのノートタイミングを基本の
１度としてこの音名Ｃのノートタイミングから半
音毎にノートタイミングがずれるに伴つて半音毎
の音程度数（短２度、長２度、短３度、長３度、
…）に対応させる。従つて、パターン信号が長３
度を指示している場合は、基本の１度に相当する
Ｃのノートタイミングから４半音分のノートタイ
ミングが経過したＧ＃のノートタイミングに対応
して音程度数タイミングパルスを発生する。こう
して発生した音程度数タイミングパルスをシフト
レジスタで順次シフトする。このシフトレジスタ
の各ステージは音名に対応しているものとする。
このシフトレジスタの各ステージ出力をゲート回
路に導き、基準の度数に相当する音名タイミング
で発生されるパルス（RTLD）によつて該ゲート
回路を導通して、そのときのシフトレジスタの各
ステージの出力パルスを同時に（並列的に）取り
出す。パターン信号に対応する音程度数タイミン
グパルスがシフトレジスタ内をシフトされていく
過程で該音程度数に対応する音名が順次切換えら
れていき、基準の度数に相当する音名タイミング
のパルス（RTLD）が発生するタイミングにおい
ては該基準の度数に相当する音名から前記パター
ン信号に対応する音程度数分だけ隔つた音名に対
応するステージにパルスが来ている。従つて、基
準の度数に相当する音名タイミング（パルス
RTLDのタイミング）で各ステージの出力を同時
に取り出すことにより、パターン信号が指示する
音程度数に相当する音名に対応するステージから
パルスを取り出すことができる。各音名に対応す
るトーンジエネレータのうちパルスが取り出され
たステージの音名に対応するトーンジエネレータ
を該パルスによつてトリガするようにすれば、パ
ターン信号によつて指示された音程度数に相当す
る音名の楽音信号を発生させることができる。 以上説明したようにこの発明によれば、各音名
に対応して時分割タイミングを割当て、基準の度
数に相当する音名のタイミングで発生するパルス
を上記時分割タイミングに同期して順次シフト
し、パターン信号によつて示された度数に対応す
るシフトステージから出力パルスを取り出すこと
により該パターン信号によつて示された度数に相
当する音名を示すタイミングデータを得るように
しているので、簡略化された回路構成によつてパ
ターン信号に対応する楽音の音名データを求める
ことが可能となるという優れた効果がある。ま
た、パターン信号に対応する音名データと共にオ
クターブデータを適切に形成することにより、例
えばウオーキング・ベースのような、高度な演奏
効果を得ることができる、という効果を奏する。
さらに、根音が変更された場合、変更直後は強制
的に根音を発音することにより、根音が変更され
たこと（和音が変わつたこと）を印象づけること
ができるようになる、という効果を奏する。
【図面の簡単な説明】
第１図はこの発明を適用した電子楽器の一実施
例を示す全体構成ブロツク図。第２図は第１図に
おける発音割当て回路内のタイミング信号発生回
路の詳細例を示す回路図。第３図は第２図の回路
における制御用信号類の発生例を示すタイミング
チヤート。第４図は第１図におけるモード選択回
路の詳細例を示す回路図。第５図は第４図の動作
例を示すタイミングチヤート。第６図は第２図の
回路から発生されるチヤンネルタイミング信号の
発生例を示すタイミングチヤート。第７図は第１
図におけるキー走査回路の詳細例を示す回路図。
第８図は第７図の回路から発生されるタイミング
信号類の一例及びこれらのタイミング信号類によ
つて時間制御されて１走査サイクル内で実行され
る各種処理の時間関係を示すタイミングチヤー
ト。第９図は第１図におけるキー情報変換部の詳
細例を示す回路図。第１０図は第１図における発
音割当て制御部及びウインドウ回路の詳細例を示
す回路図。第１１図は第１図におけるトランケー
ト回路の詳細例を示す回路図。第１２図は第１図
における和音検出制御回路の詳細例を示す回路
図。第１３図は第１図における下鍵域ニユーキー
オン検出回路の詳細例を示す回路図。第１４図は
第１図における下鍵域キーオンメモリの詳細例を
示す回路図。第１５図は第１図における自動ベー
スコード処理回路の詳細例を示す回路図。第１６
図は第１５図の回路動作例、特に根音シフトレジ
スタを中心とする動作例を示すタイミングチヤー
ト。第１７図は第１２図の回路におけるシングル
フインガーモードのときの処理動作例を示すタイ
ミングチヤート。第１８図は第１図におけるアル
ペジヨ音キーデータ形成回路の詳細例を示す回路
図。第１９図は第１８図における同音名除去回路
において同音名数がカウントされるまでの動作例
を示すタイミングチヤート。第２０図は第１８図
における同音名除去回路において同音名を除去し
たキーオン信号を得るまでの動作例を示すタイミ
ングチヤート。第２１図は第１８図のキーデータ
抽出回路において加減算計数が可能な時間関係を
示すタイミングチヤート。第２２図及び第２３図
は第１８図の回路においてアルペジヨ音キーデー
タが抽出されるまでの動作例を夫々示すタイミン
グチヤート。第２４図は第１２図の下鍵域キーデ
ータレジスタからアルペジヨ用の和音構成キーデ
ータが発生される一例を示すタイミングチヤー
ト。第２５図は第９図の多重化回路から出力され
る多重化されたキーコード類の状態の一例を各時
分割タイムスロツト毎に示す図。第２６図は第１
図における復調回路及びタイミング信号発生部及
び楽音制御回路の詳細例を示す回路図。第２７図
は第２６図各部の出力信号の一例を示すタイミン
グチヤート。第２８図は第１図における楽音発生
回路の一例を示すブロツク図。第２９図は第２６
図の回路におけるモード切換パルス等の再発生例
及びキーオン立上りパルスの発生例を示すタイミ
ングチヤート。第３０図ａ，ｂは第２８図におけ
るエンベロープ発生回路の詳細例を夫々示す回路
図。 １０……キースイツチマトリクス、１１……キ
ー走査回路、１８……発音割当て回路、２３……
キー情報変換部、３０……和音検出制御回路、４
１……根音シフトレジスタ、４２……ベース音キ
ーデータ形成回路、４６……パターン発生回路、
３４７……論理回路、３６７……根音変更検出回
路、３８３……オクターブコード形成回路、KD
……時分割多重化されたキーデータ、RTLD……
根音のノートタイミングに対応するデータ、KP
……ベース音キーデータ。

Claims (1)

  1. 【特許請求の範囲】 １ 各音名に割当てられた時分割タイミングのう
    ち、基準の度数に相当する所望の音名のタイミン
    グでパルスを出力するパルス発生手段と、 複数のステージを有し、各ステージの間隔が音
    程に対応しており、前記パルス発生手段から出力
    されたパルスを前記時分割タイミングに同期して
    順次シフトするシフトレジスタと、 発生すべき自動伴奏音に対応してその度数を示
    すパターン信号を発生するものであり、このパタ
    ーン信号が示す度数は前記基準の度数に対する音
    程差に対応するものであるパターン発生手段と、 前記パターン発生手段で発生されたパターン信
    号に応じて、前記シフトレジスタのステージのう
    ち前記基準の度数に対する該パターン信号の度数
    の音程差に対応するステージから出力パルスを取
    り出すパルス取り出し手段と、 根音が変更されたことを検出し、この根音検出
    に応じて前記パターン信号の内容に関わりなく前
    記シフトレジスタの１度（根音）に対応するステ
    ージから出力パルスを取り出すよう前記パルス取
    り出し手段を制御する根音変更検出手段と、 前記パルス取り出し手段で取り出されたパルス
    に基づきそのパルス発生タイミングに対応する音
    名の楽音信号を前記自動伴奏音の楽音信号として
    発生する楽音発生手段と を具える電子楽器の自動伴奏装置。 ２ 前記根音変更検出手段は、前記シフトレジス
    タの１度（根音）に対応するステージから出力さ
    れるパルスの発生タイミングの変化にもとづいて
    根音変更を検出するものである特許請求の範囲第
    １項記載の電子楽器の自動伴奏装置。 ３ 各音名に割当てられた時分割タイミングのう
    ち、基準の度数に相当する所望の音名のタイミン
    グでパルスを出力するパルス発生手段と、 複数のステージを有し、各ステージの間隔が音
    程に対応しており、前記パルス発生手段から出力
    されたパルスを前記時分割タイミングに同期して
    順次シフトするシフトレジスタと、 発生すべき自動伴奏音に対応してその度数を示
    すパターン信号を発生するものであり、このパタ
    ーン信号が示す度数は前記基準の度数に対する音
    程差に対応するものであるパターン発生手段と、 前記パターン発生手段で発生されたパターン信
    号に応じて、前記シフトレジスタのステージのう
    ち前記基準の度数に対する該パターン信号の度数
    の音程差に対応するステージから出力パルスを取
    り出すパルス取り出し手段と、 前記パルス取り出し手段で取り出されたパルス
    の発生タイミングと前記シフトレジスタの１度
    （根音）に対応するステージから出力されるパル
    スの発生タイミングとの先後関係に応じてオクタ
    ーブデータを形成するオクターブデータ形成手段
    と、 前記パルス取り出し手段で取り出されたパルス
    の発生タイミングに対応する音名の楽音信号を前
    記オクターブデータ形成手段で形成されたオクタ
    ーブデータに対応するオクターブ音域で発生する
    楽音発生手段と を具え、かつ、前記オクターブデータ形成手段
    は前記パルス取り出し手段で取り出されたパルス
    の発生タイミングに対応する音名が前記根音に対
    応するパルスの発生タイミングに対応する音名よ
    り低いとき、根音のオクターブ音域よりも高いオ
    クターブ音域を示すオクターブデータを形成する
    ようにしたことを特徴とする電子楽器の自動伴奏
    装置。 ４ 前記オクターブデータ形成手段は、前記パル
    ス取り出し手段で取り出されたパルスの発生タイ
    ミングが前記シフトレジスタの根音に対応するス
    テージから出力されるパルスの発生タイミングよ
    りも先であるかあるいは後であるかに応じて１オ
    クターブの差を設けてオクターブデータを形成す
    るものである特許請求の範囲第３項記載の電子楽
    器の自動伴奏装置。
JP7363680A 1980-01-28 1980-05-31 Automatic accompanying device for electronic musical instrument Granted JPS56106290A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7363680A JPS56106290A (en) 1980-05-31 1980-05-31 Automatic accompanying device for electronic musical instrument
US06/228,905 US4354413A (en) 1980-01-28 1981-01-27 Accompaniment tone generator for electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7363680A JPS56106290A (en) 1980-05-31 1980-05-31 Automatic accompanying device for electronic musical instrument

Publications (2)

Publication Number Publication Date
JPS56106290A JPS56106290A (en) 1981-08-24
JPS6255678B2 true JPS6255678B2 (ja) 1987-11-20

Family

ID=13523984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7363680A Granted JPS56106290A (en) 1980-01-28 1980-05-31 Automatic accompanying device for electronic musical instrument

Country Status (1)

Country Link
JP (1) JPS56106290A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0161274U (ja) * 1987-10-14 1989-04-19
JPH04174143A (ja) * 1990-04-25 1992-06-22 Nishihara Eisei Kogyosho:Kk 小便器ユニツトを用いたシステムトイレ
JPH0542145Y2 (ja) * 1988-11-17 1993-10-25
JPH061653Y2 (ja) * 1988-05-10 1994-01-12 株式会社イナックス 脱臭機能を備えた小便器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0161274U (ja) * 1987-10-14 1989-04-19
JPH061653Y2 (ja) * 1988-05-10 1994-01-12 株式会社イナックス 脱臭機能を備えた小便器
JPH0542145Y2 (ja) * 1988-11-17 1993-10-25
JPH04174143A (ja) * 1990-04-25 1992-06-22 Nishihara Eisei Kogyosho:Kk 小便器ユニツトを用いたシステムトイレ

Also Published As

Publication number Publication date
JPS56106290A (en) 1981-08-24

Similar Documents

Publication Publication Date Title
JPS6249634B2 (ja)
JPS634195B2 (ja)
EP0035636B1 (en) Chord generating apparatus of electronic musical instrument
JPS6255675B2 (ja)
US4356752A (en) Automatic accompaniment system for electronic musical instrument
US4350068A (en) Electronic musical instrument with tone production channel groups
JPS6255678B2 (ja)
JPH0127440B2 (ja)
JPS6255676B2 (ja)
JPH0213318B2 (ja)
JPS6033279B2 (ja) 電子楽器
US4402245A (en) Electronic musical instrument with special tone generator
JPS5812595B2 (ja) 電子楽器
GB2027970A (en) Electronic musical instrument with rhythm
JPS6255680B2 (ja)
JPS6255677B2 (ja)
US4354413A (en) Accompaniment tone generator for electronic musical instrument
JPS6255679B2 (ja)
US4321850A (en) Electronic musical instrument with highest priority key tone production
JPH0319559B2 (ja)
JPS6326697A (ja) 電子楽器の和音指定装置
JPS631595B2 (ja)
JPS593757B2 (ja) 電子楽器
JPS6322318B2 (ja)
US4350069A (en) Automatic bass generator for electronic organ