JPS6331788B2

JPS6331788B2 -

Info

Publication number: JPS6331788B2
Application number: JP55116119A
Authority: JP
Inventors: Akira Nakada; Shigeru Yamada; Koichi Kozuki; Kotaro Mizuno
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1980-08-23
Filing date: 1980-08-23
Publication date: 1988-06-27
Also published as: JPS5740295A

Description

【発明の詳細な説明】この発明は、クレツシエンドペダルを有する電
子楽器に関する。

周知のように、クレツシエンドペダルとはオル
ガンの増音装置であり、このペダルと特殊な機械
装置とによつて実際に鳴る音栓（電子オルガンに
おけるタブレツトスイツチと略同等の機能を有す
るもの）の数を次々に増しながらクレツシエンド
の効果をあげるものである。

ところで、従来のこのようなクレツシエンドペ
ダルを有するオルガンにおいては、ベダルの操作
量にしたがつて増加する音栓の数あるいは順序が
固定されており、演奏者による設定は不可能であ
つた。

また、上述したクレツシエンドペダルを有する
電子オルガンも開発されているが、この電子オル
ガンの場合もペダルの操作量にしたがつて増加す
るタブレツトスイツチの数あるいは順序は固定で
あつた。

そこでこの発明は、クレツシエンドペダルの操
作量にしたがつて増加する音色の数あるいは順序
を、演奏者が任意に設定することができる電子楽
器を提供するもので、電子楽器に記憶手段および
切換手段を設け、上記切換手段が第１の状態にお
いて演奏者がタブレツトスイツチを順次操作した
ときは、操作されたタブレツトスイツチに対応す
るデータが順次前記記憶手段に記憶され、また、
切換手段が第２の状態において演奏者がクレツシ
エンドペダルを操作したときは、クレツシエンド
ペダルの操作量に対応する記憶手段の領域の内容
に基づいて楽音が形成されるようにしたものであ
る。

以下、図面を参照しこの発明の一実施例につい
て説明する。

第１図は、この発明による電子楽器（電子オル
ガン）の構成を示すブロツク図であり、この図に
おいて符号１はキーボードである。このキーボー
ド１は、複数のキーと、各キーに対応して設けら
れたキースイツチとからなるもので、各キースイ
ツチの出力はトーンジエネレータ２（楽音信号形
成手段）へ供給される。トーンジエネレータ２
は、キーボード１の出力に基づき押下キーに対応
する音高で、かつ後述するオア回路３の出力に対
応する音色を有する楽音信号を形成する回路であ
り、形成された楽音信号はサウンドシステム４へ
供給される。サウンドシステム４は増幅器、スピ
ーカ等を有して構成され、供給された楽音信号を
楽音として発音する。

また、図において符号５はクレツシエンドペダ
ル（操作子）である。このクレツシエンドペダル
５には、ペダルに連動する可変抵抗器６が設けら
れており、この可変抵抗器６の一方の端子は接地
され、また他方の端子は正電源端子（電圧＋Ｖ）
に接続されている。そして、クレツシエンドペダ
ル５をいつぱいに踏込むと、電圧「＋Ｖ」が出力
され、またクレツシエンドペダル５から足を離す
と、電圧「０」が出力される。符号S₁〜S₁₀₀はサ
ウンドシステム４から発生する楽音の音色を設定
するためのダブレツトスイツチである。このタブ
レツトスイツチS₁〜S₁₀₀は、例えばフルート１
６′，８′，４′、ヴアイオリン、ピアノ等の各音
色を設定するためのもので、この実施例において
は100個のスイツチが設けられている。符号７は
RAM（ランダムアクセスメモリ）（記憶手段）で
あり、このRAM７には、操作されたタブレツト
スイツチS₁〜S₁₀₀に対応するコードが記憶され
る。また、符号８はRAM７への書込みを指定す
る切換スイツチ（切換手段）である。この切換ス
イツチ８の端子８ａには“１”信号（二値論理レ
ベルにおける“１”信号；以下同じ）が供給さ
れ、また端子８ｂには“０”信号（二値論理レベ
ルにおける“０”信号；以下同じ）が供給されて
いる。そして、共通端子８ｃと端子８ａとを接続
した状態（第１の状態）、すなわち共通端子８ｃ
から“１”信号が出力される状態において、演奏
者がタブレツトスイツチS₁〜S₁₀₀を順次操作する
と、操作されたタブレツトスイツチS₁〜S₁₀₀に
各々対応するコードが順次RAM７に書込まれ、
また、切換スイツチ８の共通端子８ｃと端子８ｂ
とを接続した状態（第２の状態）、すなわち、共
通端子８ｃから“０”信号が出力される状態にお
いて、演奏者がクレツシエンドペダル５を操作す
ると、クレツシエンドペダル５の操作量に対応す
るRAM７の領域の内容が読出され、この読出さ
れた内容に基づいてトーンジエネレータ２におけ
る楽音信号の形成が行なわれる。

しかして、図において上述した構成要素１〜８
以外の部分が制御回路９（制御手段）を構成して
いる。

次に、第１図に示す電子オルガンの動作および
制御回路９の詳細を以下に説明する。

最初に、タブレツトスイツチS₁〜S₁₀₀に対応す
るコードをRAM７へ書込む場合について説明す
る。この場合、演奏者は、まず切換スイツチ８の
共通端子８ｃと端子８ａとを接続する。これによ
り、モノステーブル・マルチバイブレータ（以
下、MMと略称する）１１の入力端子およびセレ
クタ１２，１３の各コントロール端子Ｃへ“１”
信号が供給される。MM１１の入力端子に“１”
信号が供給されると、同“１”信号の立上り時点
で、MM１１の出力端子からパルス信号が出力さ
れ、Ｕ／Ｄ（アツプ／ダウン）カウンタ１４のリ
セツト端子Ｒへ供給される。

Ｕ／Ｄカウンタ１４は、その端子UDへ“１”
信号が供給されている場合は、クロツク端子CK
へ供給される信号をダウンカウントし、また、
“０”信号が供給されている場合はアツプカウン
トする128進のカウンタである。そして、上記端
子UDには、アンドゲート１５の出力が供給さ
れ、また、このアンドゲート１５の一方の入力端
子にはMM１６の出力が供給されている。MM１
６の出力は常時は“０”信号となつており、後述
する押ボタンスイツチ１７（第２の操作手段）が
操作されたときのみ、パルス信号（“１”信号）
を出力するものである。したがつて、この場合ア
ンドゲート１５の出力は“０”信号となつてお
り、Ｕ／Ｄカウンタ１４はアツプカウント状態に
ある。なお、Ｕ／Ｄカウンタ１４が128進となつ
ている理由は次の通りである。すなわち、この実
施例においてはタブレツトスイツチS₁〜S₁₀₀が
100個であり、このためＵ／Ｄカウンタ１４とし
て100進以上のカウンタが必要となる。この理由
によつて128進が選ばれている。また、Ｕ／Ｄカ
ウンタ１４はクロツク端子CKへ供給される信号
の立下りにおいてトリガされる。

さて、Ｕ／Ｄカウンタ１４のリセツト端子Ｒへ
パルス信号が供給されると、カウント出力が
「０」となり、このカウント出力「０」が「100」
検出回路１９の入力端子およびセレクタ１２，１
３の各入力端子Ｂに供給される。「100」検出回路
１９は、Ｕ／Ｄカウンタ１４のカウント出力が
「100」となつたとき、これを検出する回路であ
り、Ｕ／Ｄカウンタ１４のカウント出力が「100」
となつたときのみ“１”信号を出力し、それ以外
の場合は“０”信号を出力する。セレクタ１２，
１３は共に、そのコントロール端子Ｃに“０”信
号が印加された場合は、入力端子Ａに得られる信
号を出力端子から出力し、また、コントロール端
子Ｃに“１”信号が印加された場合は、入力端子
Ｂに得られる信号を出力端子から出力する。この
場合、セレクタ１２，１３の各コントロール端子
Ｃには“１”信号（切換スイツチ８から出力され
る“１”信号）が供給されており、したがつて、
セレクタ１２，１３の出力端子からＵ／Ｄカウン
タ１４のカウント出力「０」が各々出力される。
そして、セレクタ１３の出力は数字表示器２０へ
供給される。数字表示器２０は３桁の数字表示器
であり、セレクタ１３の出力を表示するものであ
る。この場合、セレクタ１３の出力は「０」であ
り、したがつて、数字表示器２０によつて「０」
が表示される。また、セレクタ１２の出力「０」
はRAM７のアドレス端子ADへ供給され、これ
により、RAM７の「０」番地が指定される。

このように、演奏者が切換スイツチ８の共通端
子８ｃと端子８ａとを接続すると、Ｕ／Ｄカウン
タ１４がリセツトされると共に、セレクタ１２，
１３の各コントロール端子Ｃへ“１”信号が供給
され、これにより、数字表示器２０に「０」が表
示され、またRAM７のアドレス端子ADに「０」
が供給される。

次に、演奏者はタブレツトスイツチS₁〜S₁₀₀の
設定を行なうが、以下、この場合の動作を第２図
に示すタイミングチヤートを参照して説明する。
なお、タブレツトスイツチS₁〜S₁₀₀は全て“オ
フ”状態にあるとする。まず、演奏者が例えばタ
ブレツトスイツチS₃を“オン”状態にしたとす
る。これにより、タブレツトスイツチS₃の一方の
端子に供給されている“１”信号がスキヤナ２２
へ供給される。スキヤナ２２は、その100個の入
力端子I₁〜I₁₀₀に各々得られる信号をカウンタ２
３のカウント出力に基づいて順次出力端子Ｑから
出力する回路である。また、カウンタ２３は100
進のカウンタであり、そのクロツク端子CKには、
この電子オルガンの基本クロツクであるシステム
クロツクパルスφ（第２図イ）が供給されている。

このカウンタ２３は通常のカウンタと異なり、
カウント出力「１」〜「100」をシステムクロツ
クパルスφに基づいて、順次循環して出力するよ
うになつている（第２図ロ）。（カウント出力が
「０」となることはない。）そして、このカウンタ
２３の出力はスキヤナ２２へ供給されると共に、
ゲート回路２４の入力端子へ供給される。ゲート
回路２４は、そのコントロール端子Ｃへ“１”信
号が供給されている時は、“開”状態となり、ま
た、“０”信号が供給されている時は“閉”状態
となる回路であり、その出力はRAM７の入力端
子INへ供給される。

さて、演奏者がタブレツトスイツチS₃を“オ
ゾ”とし、これによりスキヤナ２２の入力端子I₃
へ“１”信号が供給されると、この“１”信号は
カウンタ２３のカウント出力が「３」となつた時
点で、パルスP₁としてスキヤナ２２の出力端子
Ｑから出力され（第２図ハ）、シフトレジスタ２
５の入力端子およびアンドゲート２６の一方の入
力端子へ供給される。なお、パルスP₁のパルス
幅はシステムクロツクパルスφの周期に等しい。
シフトレジスタ２５は100ステージのシフトレジ
スタであり、そのクロツク端子CKにはシステム
クロツクパルスφが供給されている。そして、演
奏者がタブレツトスイツチS₃を“オン”とする以
前においては、スキヤナ２２の出力端子Ｑが
“０”信号状態にあることから（タブレツトスイ
ツチS₁〜S₁₀₀は全て“オフ”状態にある）、この
シフトレジスタ２５はリセツト状態にある。した
がつて、スキヤナ２２の出力端子Ｑから上述した
パルスP₁が出力された時点において、シフトレ
ジスタ２５は“０”信号を出力しており、またこ
の“０”信号がインバータ２７により反転される
ことから、アンドゲート２６の他方の入力端子に
は“１”信号が供給されている。なお、シフトレ
ジスタ２５の機能については後に詳述する。アン
ドゲート２６の他方の入力端子が“１”信号の状
態にあると、スキヤナ２２から出力されたパルス
P₁はアンドゲート２６の出力端子からパルスP₂
として出力される（第２図ニ）。そして、このパ
ルスP₂はゲート回路２４のコントロール端子Ｃ
に供給されると共に、オアゲート２８を介して
RAM７のリード／ライト指定端子RWに供給さ
れ、また、オアゲート２９を介してアンドゲート
３０の一方の入力端子へ供給される。

ゲート回路２４のコントロール端子Ｃへパルス
Ｐが供給されると、同ゲート回路２４が開状態と
なり、カウンタ２３の出力「３」がRAM７の入
力端子INへ供給される。そして、この時同時に
RAM７のリード／ライト指定端子RWへパルス
P₂が供給されることから、入力端子INに供給さ
れたカウンタ２３の出力「３」はRAM７のアド
レス端子ADによつて指定される番地内に書込ま
れる。この場合、アドレス端子ADには「０」が
供給されている（第２図ニおよびホ参照）。した
がつて、カウンタ２３のカウント出力「３」は
RAM７の「０」番地に書込まれる。ここで、ア
ンドゲート３０の他方の入力端子にはインバータ
３１を介して「100」検出回路１９の出力が供給
されている。そして、このとき「100」検出回路
１９の出力は“０”信号の状態にあり、したがつ
てインバータ３１の出力が“１”信号の状態にあ
り、アンドゲート３０は“開”状態にある。この
結果、アンドゲート２６から出力されたパルス
P₂はオアゲート２９、アンドゲート３０を介し
てＵ／Ｄカウンタ１４のクロツク端子CKへ供給
される。そして、このパルスP₂の立下り時点で
Ｕ／Ｄカウンタ１４がトリガされ、そのカウント
出力が「１」となり（第２図ホ）、このカウント
出力「１」がセレクタ１３を介して数字表示器２
０へ供給されると共に、セレクタ１２を介して
RAM７のアドレス端子ADへ供給される。これ
により、数字表示器２０に「１」が表示され、ま
た、RAM７の「１」番地が指定される。

かくして、演奏者がタブレツトスイツチS₃を
“オン”とすると、このタブレツトスイツチS₃に
対応するコード「３」がRAM７の「０」番地に
書込まれ、また、この書込みが行なわれた後に、
パルスP₂の立下り時点でＵ／Ｄカウンタ１４の
カウント出力が「１」に変わる。次に、演奏者が
例えばタブレツトスイツチS₅を“オン”状態とす
ると、上述と同様の過程を経て、RAM７の
「１」番地にコード「５」が書込まれる（第２図
における符号Ｄ参照）。

以下、同様にして、演奏者が自分の望む順序で
タブレツトスイツチS₁〜S₁₀₀を順次“オン”状態
としていくと、これに伴ない“オン”状態とされ
たタブレツトスイツチに対応するコードがRAM
７に順次書込まれる。そして100個目のタブレツ
トスイツチに対応するコードがRAM７に書込ま
れた時点で、Ｕ／Ｄカウンタ１４のカウント出力
が「100」となる。これにより、数字表示器２０
に「100」が表示され、演奏者はタブレツトスイ
ツチの全設定が終了したことを知ることができ
る。なお、この「100」の表示に代えて、「End」
の表示を数字表示器２０によつて表示させるよう
に構成することも可能である。また、Ｕ／Ｄカウ
ンタ１４のカウント出力が「100」となると、
「100」検出回路１９の出力が“１”信号となり、
これにより、アンドゲート３０が閉状態となり、
以後、Ｕ／Ｄカウンタ１４のクロツク端子CKへ
信号が供給されなくなる。以上でRAM７への書
込み動作が終了する。

ここで、前述したシフトレジスタ２５の機能に
ついて説明する。このシフトレジスタ２５を挿入
した目的は二重書込みの防止である。すなわち、
例えばタブレツトスイツチS₃を“オン”状態とす
ると、第２図ハに示すパルスP₁がスキヤナ２２
から出力され、このパルスP₁に基づいてRAM７
への書込みが行なわれるが、この後、システムク
ロツクパルスφの100サイクルタイム経過すると、
再びパルスP₃（第２図ハ）がスキヤナ２２から出
力される。したがつて、スキヤナ２２の出力が直
接ゲート回路２４のコントロール端子Ｃ等へ出力
されていると、パルスP₃に基づいて再びRAM７
の書込みが行なわれてしまう。このような不都合
を除去するために挿入されたものがシフトレジス
タ２５である。次に、このシフトレジスタ２５の
動作について説明する。まず、パルスP₁がスキ
ヤナ２２の出力端子Ｑから出力されると、このパ
ルスP₁の“１”信号はシフトレジスタ２５に読
込まれる。そして、シフトレジスタ２５に読込ま
れた“１”信号（パルスP₁）は、システムクロ
ツクパルスφの100サイクルタイム後に同シフト
レジスタ２５の出力端子から出力される。すなわ
ち、シフトレジスタ２５の出力は、第２図ヘに示
すように、パルスP₃が出力される時点において
丁度“１”信号となり、これにより、アンドゲー
ト２６が“閉”状態となり、パルスP₃がアンド
ゲート２６によつて遮断される。以後、タブレツ
トスイツチS₃が“オン”状態にある限り、スキヤ
ナ２２の出力端子から周期的にパルスが出力され
るが、これらのパルスはいずれもパルスP₃と同
様にアンドゲート２６によつて遮断される。ま
た、例えばタブレツトスイツチS₃の次にタブレツ
トスイツチS₅が“オン”状態とされると、タブレ
ツトスイツチS₅が“オン”された直後の最初のパ
ルスP₅（第２図ハ）はアンドゲート２６からパル
スP₆として出力されるが、この時同時にパルス
P₅がシフトレジスタ２５に読込まれるので、以
後のタブレツトスイツチS₅に基づいてスキヤナ２
２から出力されるパルスはアンドゲート２６によ
つて遮断される。

次に、演奏者がクレツシエンドペダル５を操作
しつつ演奏を行なう場合のこの電子オルガンの動
作について説明する。

まず、演奏者はRAM７の書込みが終了した時
点でタブレツトスイツチS₁〜S₁₀₀を全て“オフ”
とし、また、切換スイツチ８の共通端子８ｃと端
子８ｂとを接続する。これにより、セレクタ１
２，１３の各コントロール端子Ｃへ“０”信号が
供給される。次に、演奏者がクレツシエンドペダ
ル５を任意の角度まで踏込むと、踏込まれた角度
に比例する電圧がＡ／Ｄ変換器３５へ供給され
る。Ａ／Ｄ変換器３５はクレツシエンドペダル５
から供給される電圧をデジタル信号に変換するも
ので、クレツシエンドペダルの出力が０〜＋Ｖに
変化するに伴ない、「０」〜「99」なるデジタル
信号を順次出力する。そして、この場合例えば
Ａ／Ｄ変換器３５から「10」が出力されたとする
と、このＡ／Ｄ変換器３５の出力「10」はセレク
タ１３の入力端子Ａおよび比較器３６の入力端子
I₁へ供給される。ここで、セレクタ１３のコント
ロール端子Ｃには“０”信号が供給されている。
したがつて、入力端子Ａに供給された上記出力
「10」は数字表示器２０へ供給され、これにより、
数字表示器２０によつて「10」が表示される。一
方、比較器３６の入力端子I₁に供給された上記出
力「10」は同比較器３６の入力端子I₂に供給され
ているカウンタ３７のカウント出力と比較され
る。カウンタ３７は128進のカウンタであり、そ
のクロツク端子CKには、システムクロツクパル
スφが供給されている。なお、このカウンタ３７
を用いず、Ｕ／Ｄカウンタ１４によつて兼用する
ことも可能である。ただし、この場合周辺回路に
かなりの変更が必要となる。上記カウンタ３７の
カウントが進み、カウント出力「10」が比較器３
６の入力端子I₂に供給されると、比較器３６は、
入力端子I₁，I₂の各信号が一致したことを検知
し、一致信号EQ（“１”信号）をカウンタ３７の
リセツト端子Ｒへ出力する。これにより、カウン
タ３７がリセツトされ、再びシステムクロツクパ
ルスφがカウンタ３７によつてカウントされる。
そして、カウンタ３７は、カウント出力が「10」
となつた時点で再びリセツトされる。このよう
に、比較器３６の入力端子I₁に「10」が供給され
ると、カウンタ３７は「０」〜「10」のカウント
をシステムクロツクパルスφに基づいて繰返し、
また、カウンタ３７のカウント出力が「10」とな
る度びに比較器３６から一致信号EQが出力され
る。

さて、上述したカウンタ３７の出力は比較器３
６へ供給されると共に、セレクタ１２の入力端子
Ａへ供給され、また、比較器３６の一致信号EQ
はカウンタ３７へ供給されると共に、遅延回路３
９の入力端子およびラツチ４０のロード端子Ｌへ
も供給される。そして、この場合、セレクタ１２
のコントロール端子Ｃには、“０”信号が供給さ
れており、したがつて、カウンタ３７のカウント
出力はセレクタ１２を介してRAM７のアドレス
端子ADへ供給される。この時、RAM７のリー
ド／ライト指定端子RWには“０”信号が供給さ
れている。（この理由は以下に説明する。）したが
つて、RAM７のアドレス端子ADにカウンタ３
７のカウント出力「０」〜「10」が順次循環して
供給されると、RAM７の「０」〜「10」番地の
内容が順次循環して読出され、出力端子Ｑから出
力される。なお、RAM７のリード／ライト指定
端子RWに“０”信号が供給されている理由は、
次の通りである。まず、オアゲート２８の一方の
入力端子に供給されているアンドゲート２６の出
力は、タブレツトスイツチS₁〜S₁₀₀が全て“オ
フ”状態にあり、スキヤナ２２の出力Ｑが“１”
信号とならないことから、“０”信号の状態にあ
る。また、オアゲート２８の他方の入力端子に供
給されているオアゲート４２の出力は、後述する
ように、押ボタンスイツチ４３（第１の操作手
段）が操作された時のみ“１”信号が出力され
る。すなわち、オアゲート２８の両入力端子に
は、この時、いずれも“０”信号が供給されてお
り、したがつて、オアゲート２８の出力端子から
RAM７のリード／ライト指定端子RWに“０”
信号が供給されている。

RAM７の出力端子Ｑから出力された「０」〜
「10」番地の内容は順次「０」コード検出回路４
５およびデコーダ４６へ供給される。「０」コー
ド検出回路４５はRAM７から「０」コードが出
力された時、これを検出する回路であり、詳細は
後に説明する。デコーダ４６は、RAM７の出力
をデコードするもので、その出力端子Q₁〜Q₁₀₀
に得られる信号は各々フリツプフロツプ回路４７
の各セツト端子に供給される。フリツプフロツプ
回路４７は100個のセツト／リセツト・フリツプ
フロツプ（以下、FFと略称する）からなる回路
であり、各FFの共通リセツト端子Ｒには遅延回
路３９の出力が供給され、また、その出力は各々
ラツチ４０へ供給される。ラツチ４０は100ビツ
トのラツチであり、そのロード端子Ｌには、前述
したように、比較器３６の一致信号EQが供給さ
れている。

ここで、例えばRAM７の「０」〜「10」番地
に各々、「３」，「５」，…「54」なるコードが書込
まれているとする。この場合、カウンタ３７から
カウント出力「０」が出力されると（RAM７の
アドレス端子ADに「０」が供給されると）、
RAM７からコード「３」が出力され、デコーダ
４６の出力端子Q₃が“１”信号となり、この結
果、フリツプフロツプ回路４７の第3FFがセツト
される。同様に、カウンタ３７からカウント出力
「１」が出力されると、フリツプフロツプ回路４
７の第5FFがセツトされ、……、カウンタ３７か
らカウント出力「10」が出力されると、フリツプ
フロツプ回路４７の第54FFがセツトされる。そ
して、カウンタ３７のカウント出力が「10」とな
つた時点で比較器３６から一致信号EQが出力さ
れると、フリツプフロツプ回路４７の出力がラツ
チ４０に読込まれ、この結果、ラツチ４０の第
３，第５…第54ビツトがセツトされる。次いで、
一致信号EQからわずかに遅れて、遅延回路３９
からパルス信号が出力され、これにより、フリツ
プフロツプ回路４７の全FFがリセツトされる。
なお、遅延回路３９の遅延時間はシステムクロツ
クパルスφの周期より小となつている。

次に、カウンタ３７から再びカウント出力
「０」〜「10」が順次出力され、これによりフリ
ツプフロツプ回路４７の第３，第５…第54FFが
セツトされ、またセツトされたデータが、カウン
タ３７のカウント出力が「10」となつた時点で、
ラツチ４０に読込まれるが、この場合、読込まれ
るデータはラツチ４０にセツトされているものと
同一であり、したがつてラツチ４０の出力に変化
はない。すなわち、ラツチ４０の出力は、クレツ
シエンドペダル５の操作量（踏込み角度）が変化
するで同一状態を続ける。

しかして、ラツチ４０の出力は、オア回路３へ
供給される。オア回路３はラツチ４０の各ビツト
と、タブレツトスイツチS₁〜S₁₀₀の各出力とのオ
アをとる回路である。この場合、タブレツトスイ
ツチS₁〜S₁₀₀はいずれも“オフ”状態となつてお
り、したがつて、ラツチ４０の出力はオア回路３
を介してトーンジエネレータ２へ供給される。そ
して、これによりトーンジエネレータ２におい
て、オア回路３の出力に基づいて楽音信号の形成
が行なわれる。

このように、演奏者がクレツシエンドペダル５
を踏込み、これによりＡ／Ｄ変換器３５から例え
ば「10」が出力された場合は、RAM７の「０」
〜「10」番地に記憶されているコードに基づいて
楽音信号の音色形成が行なわれる。同様に、Ａ／
Ｄ変換器３５から例えば「20」が出力された場合
は、RAM７の「０」〜「20」番地の内容に基づ
いて楽音信号が音色形成される。

次に、クレツシエンドペダル５を用いないで、
この電子オルガンを通常の電子オルガンとして使
用する場合について説明する。この場合、演奏者
はクレツシエンドペダル５から足を離し、望みの
タブレツトスイツチS₁〜S₁₀₀を“オン”とする。

演奏者がクレツシエンドペダル５から足を離す
と、Ａ／Ｄ変換器３５の出力が「０」となり、こ
の出力「０」が比較器３６の入力端子I₁へ供給さ
れる。この結果、カウンタ３７のカウント出力が
「０」となつた時点で一致信号EQが出力され、ま
た、この一致信号EQは以後連続して出力される。
比較器３６から一致信号EQが出力されると、こ
の一致信号EQはわずかに遅延された後、遅延回
路３９から出力され、これよりフリツプフロツプ
回路４７がリセツトされる。そして、フリツプフ
ロツプ回路４７は以後リセツト状態を続ける。ま
た、上記一致信号EQがラツチ４０へ供給される
と、ラツチ４０はフリツプフロツプ回路４７の出
力を読込み、これにより、ラツチ４０の各ビツト
が全て“０”信号となる。かくして、タブレツト
スイツチS₁〜S₁₀₀の出力がオア回路３を介してト
ーンジエネレータ２へ供給され、これにより、演
奏者が操作したタブレツトスイツチS₁〜S₁₀₀に基
づいてトーンジエネレータ２における楽音信号の
音色形成が行なわれる。

以上がこの電子オルガンの主な構成および動作
である。ところで、上述したクレツシエンドペダ
ル５の踏込み角度は、最大60゜程度であり、した
がつて、この60゜を100段階に分けると１段階当り
0.6゜となる。このことは、演奏者がわずかに踏込
み角度を変えても、変える度び毎に楽音の音色が
変化することになり、実用上好ましくない。そこ
で、第１図に示す電子オルガンにおいては、
RAM７に適宜ブランクデータを書込むことがで
きるようになつている。なお、ブランクデータと
はこのデータが読出されても楽音の音色に何ら影
響を与えないデータであり、この実施例において
は「０」コードが用いられている。

以下、このブランクデータを書込むための回路
構成について説明する。

いま、例えばRAM７の「０」〜「２」番地に
各々タブレツトスイツチS₃，S₅，S₇に対応するコ
ードを書込んだ後、RAM７の「３」番地にブラ
ンクデータを書込むとする（なおこのとき、切換
スイツチ８の共通端子８ｃと端子８ａとが接続さ
れている。）。この場合、タブレツトスイツチS₇を
“オン”とした後、押ボタンスイツチ４３を押す。
これにより、MM５１に“１”信号が供給され、
同MM５１から幅の短かいパルス信号（“１”信
号）が出力され、このパルス信号がオアゲート４
２および２８を介してRAM７のリード／ライト
指定端子RWへ供給される。このとき、ゲート回
路２４は“閉”状態にあり、したがつてRAM７
の入力端子INには「０」が供給されている。ま
た、RAM７のアドレス端子ADには「３」が供
給されている。

この結果、RAM７のリード／ライト指定端子
RWに上記パルス信号が供給されると、RAM７
の「３」番地に「０」コードが書込まれる。他
方、上記パルス信号はオアゲート４２，２９、ア
ンドゲート３０を介してＵ／Ｄカウンタ１４のク
ロツク端子にも供給される。これにより、RAM
７の「３」番地に「０」コードが書込まれた時点
で、すなわち、上記パルス信号の立下り時点で
Ｕ／Ｄカウンタ１４がトリガされ、そのカウント
出力が「４」となる。

また、例えばRAM７の「10」〜「15」番地に
連続してブランクデータを書込む場合は、RAM
７の「９」番地の書込が終了した後、押ボタンス
イツチ４３を連続して押し続ける。押ボタンスイ
ツチ４３を押すと同時に、MM５１からパルス信
号が出力され、これによりRAM７の「10」番地
に「０」コードが書込まれると共に、Ｕ／Ｄカウ
ンタ１４のカウント出力が「11」に変化する。そ
して、押ボタンスイツチ４３を押している時間が
１秒間以上になると、遅延回路５２の出力が
“１”信号に立上り、この“１”信号がアンドゲ
ート５３の第１入力端子へ供給される。このと
き、アンドゲート５３の第２入力端子には押ボタ
ンスイツチ４３を介して“１”信号が供給されて
いる。したがつて、遅延回路５２の出力が“１”
信号に立上ると、発振周波数５Hzの発振器５４の
出力パルスがアンドゲート５３の出力端子から出
力され、オアゲート４２の入力端子へ供給され
る。そして、以後発振器５４の出力パルスによつ
てRAM７に「０」コードが書込まれ、またＵ／
Ｄカウンタ１４のインクリメントが行なわれる。
演奏者は数字表示器２０の表示をみながら押ボタ
ンスイツチ４３を押し続け、同表示が「16」とな
つた時点で押ボタンスイツチ４３を離せばよい。

次に、演奏者が押ボタンスイツチ４３を離すの
が後れ、予定以上のブランクデータがRAM７に
書込まれた場合の処理について説明する。

いま、例えば演奏者がRAM７の「10」〜
「15」番地にブランクデータを書込む積りが、
「10」〜「16」番地までブランクデータを書込ん
でしまつたとする。この場合、演奏者は押ボタン
スイツチ１７を押す。これにより、MM１６の入
力端子に“１”信号が供給され、MM１６からパ
ルス信号（“１”信号）が出力される。そして、
このパルス信号がアンドゲート１５の一方の入力
端子へ供給される。この場合、アンドゲート１５
の他方の入力端子には「０」コード検出回路４５
の出力が供給されている。この「０」コード検出
回路４５はRAM７から「０」コードが出力され
ている場合に“１”信号を出力し、RAM７から
「０」コード以外のコードが出力されている場合
は“０”信号を出力する。そして、この場合
RAM７から「０」コード出力されていることか
ら、アンドゲート１５の他方の入力端子には
“１”信号が供給される。これにより、MM１６
から出力されたパルス信号（“１”信号）は、ア
ンドゲート１５を介してＵ／Ｄカウンタ１４の端
子UDに供給されると共に、さらに、オアゲート
２９、アンドゲート３０を介してＵ／Ｄカウンタ
１４のクロツク端子CKへ供給される。そして、
Ｕ／Ｄカウンタ１４の端子UDへ上記パルス信号
の“１”信号が供給されることから、Ｕ／Ｄカウ
ンタ１４がダウンカウント状態となり、また、ク
ロツク端子CKへ上記パルス信号が供給されると、
Ｕ／Ｄカウンタ１４がダウンカウントされ、その
カウント出力が「16」となる。これにより、演奏
者はRAM７の「16」番地へ書込みが可能とな
る。なお、以上の説明から明らかであると思う
が、押ボタンスイツチ１７を２度押した場合は、
Ｕ／Ｄカウンタ１４のカウント出力が「15」とな
り、また３度押した場合は、「14」となる。この
ようにして、演奏者は望みのアドレスまでRAM
７に供給されるアドレスを戻すことができる。た
だし、RAM７の出力が「０」コード以外となつ
た場合は、「０」コード検出回路４５の出力が
“０”信号となり、以後押ボタンスイツチ１７を
押してもＵ／Ｄカウンタ１４のカウント出力は変
化しない。

以上が第１図に示す電子オルガンの詳細であ
る。なお、この電子オルガンにおいては、クレツ
シエンドペダル５を使用する場合、前述したよう
にタブレツトスイツチS₁〜S₁₀₀を全て“オフ”と
することが必要である。そこで、タブレツトS₁〜
S₁₀₀として電動式のものを用いれば、１個の操作
スイツチによつて全タブレツトスイツチS₁〜S₁₀₀
を同時に“オフ”状態とするように構成すること
が可能となる。そして、この発明の出願人は先
に、このような目的に最適な「電子楽器のプリセ
ツト装置」（特公昭48―6961号）を出願している。

また、上記目的を回路的に達成することも勿論
可能である。この場合、タブレツトスイツチS₁〜
S₁₀₀とオア回路３との間にゲート回路を介挿し、
またレツシエンドペダル５にタツチスイツチを設
け、演奏者がクレツシエンドペダル５に足を乗せ
たとき、タツチスイツチの出力に基づいてゲート
回路を“オフ”とするように構成すればよい。

また、クレツシエンドペダル５は足踏みのもの
に限らず、例えば手で操作する手動レバーあるい
はひざで操作するニーレバー等を用いることも可
能である。

以上説明したように、この発明による電子楽器
は記憶手段および制御手段を有しているので、操
作子（クレツシエンドペダル）の操作に基づいて
設定される音色の数、順序を、演奏者が任意に設
定することができ、演奏の自由度を高めることが
できる。また、この発明による電子楽器は、記憶
手段にブランクコードを書込むことができるの
で、操作子の操作量の変化幅に対する音色の変化
状態を任意に設定することが可能となる。さら
に、この発明による電子楽器は、前記読出し制御
手段を、音色設定スイツチが新たに操作されたと
きその操作を検出し、この操作され音色スイツチ
に対応するデータを前記検出の順序にしたがつて
順次前記記憶手段に書込むよに構成するととも
に、前記読出し制御手段を、前記切換手段が第２
の状態において、前記操作子が操作されたとき前
記記憶手段から前記書込まれたデータを前記書込
まれた順序にしたがつて前記操作子の操作加減に
対応する量に応じたデータ数だけ読出して前記楽
音信号形成手段へ供給するように構成しているか
ら、演奏者が音色の数、順序を設定して自分が望
むクレツシエンドの態様（音色の増える態様）を
設定する場合、演奏者は単に、そのクレツシエン
ドの態様によつて定まる順序に従つて前記楽音設
定スイツチを順次操作するだけでよく、極めて簡
単な操作で所望のクレツシエンドを設定すること
ができる。加えて、設定されたクレツシエンドを
読出すときは前記書込まれた順序に従つて順次読
出すだけであるから、読出す順番を決めるための
データを記憶しておくメモリやこの順番を決める
データに基づいてどの音色設定スイツチのデータ
を読出すべきかを判断するための回路が必要な
く、このため、読出し制御回路を極めて単純にで
きるというすぐれた効果を奏するものである。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロ
ツク図、第２図は同実施例の動作を説明するため
のタイミングチヤートである。２…楽音信号形成手段（トーンジエネレータ）、
５…操作子（クレツシエンドペダル）、７…記憶
手段（RAM）、８…切換手段（切換スイツチ）、
９…制御手段（制御回路）、１７…第２の操作手
段（押ボタンスイツチ）、４３…第１の操作手段
（押ボタンスイツチ）、S₁〜S₁₀₀…タブレツトスイ
ツチ。

Claims

【特許請求の範囲】１音色を設定する複数の音色設定スイツチと、
楽音信号を形成する楽音信号形成手段とを有する
電子楽器において、切換手段と、操作子と、記憶手段と、制御手段
と、検出手段とを具備し、前記制御手段は、書込み制御手段と読出し制御
手段とからなり、前記操作子はその操作加減に対応した量を示す
信号を前記読出し制御手段に供給する手段に連結
されたものであり、前記検出手段は前記音色設定スイツチが新たに
操作されたときその操作を検出するものであり、前記書込み制御手段は、前記切換手段が第１の
状態において、前記検出手段が前記音色設定スイ
ツチが新たに操作されたことを検出するごとに、
新たに操作された音色設定スイツチに対応するデ
ータを前記記憶手段のアドレスを順次進めつつ検
出の順に同記憶手段に書込むものであり、前記読出し制御手段は、前記切換手段が第２の
状態において、前記操作子が操作されたとき前記
記憶手段から前記書込まれたデータを前記書込ま
れた順序にしたがつて前記操作子の操作加減に対
応する量に応じたデータ数だけ読出して前記楽音
信号形成手段へ供給するものであることを特徴と
した電子楽器。