JPS63314075A

JPS63314075A - デジタル・タイミング発生器

Info

Publication number: JPS63314075A
Application number: JP63043236A
Authority: JP
Inventors: リチヤード・リー・マーフイ
Original assignee: Grass Valley Group Inc
Current assignee: Grass Valley Group Inc
Priority date: 1987-02-25
Filing date: 1988-02-25
Publication date: 1988-12-22
Also published as: EP0280254A2; US4763341A; EP0280254A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、デジタル・タイミング発生器、特に、ステー
ト・マシンを用い、入力信号内の特定パルス・パターン
を識別して、この特定パルス・パターンのタイミングに
応じて出力を発生すると共に、有効な入力信号の存在を
判断するデジタル・タイミング発生器に関する。

［従来の技術］繰り返し周期の識別パルス・パターンを有する電気信号
を発生する応用例は多い。このような信号の例としてテ
レビジョン信号の複合同期信号がある。この同期信号に
は、複合同期信号の垂直同期部分を識別する正確なパル
ス・パターン（即ち新たなフィールドを識別する部分）
があり、このパルス・パターンは、垂直帰線を表示の頂
部に戻すのに必要である。このようなパルス・パターン
を検出すれば、有効な入力信号の存在及び不存在を判断
できる。

従来技術では、再トリガできないワンショット・マルチ
バイブレータやカウンタ等の個別部品を用いて、テレビ
ジョン複合同期信号から垂直同期パルスを分離している
。即ち、垂直同期パルスを計数して有効なテレビジョン
信号の存在を識別し、次に、この識別した垂直同期パル
スを用いてテレビジョン・システム内の必要な垂直タイ
ミングを行なっている。

他の従来技術では、用途特定集積回路（アプリケーショ
ン・スペシフィック集積回路：ＡＳＩＣ）で構成した複
雑なフリップ・フロップ回路を用いてクロック・パルス
を計数してパルス幅を判断し、適当な幅のパルスの数の
計数に基づいて有効な垂直同期パルスを識別している。

次に、この垂直同期パルスを用いて有効なテレビジョン
信号が存在することを検出している。

［発明が解決しようとする課題］上記の従来技術は、充分に動作するが、ノイズの多い信
号を処理する融通性がなく、また構成がやや複雑である
。

したがって本発明の目的は、ノイズに強く、融通性があ
り、比較的簡単に実現できるデジタル・タイミング発生
器の提供にある。

［ｉ！題を解決するための手段］本発明のデジタル・タイミング発生器は、入力信号内の
パルスのエツジを検出するエツジ検出手段と、検出した
パルス・エツジから各パルスのパルス幅を判断する判断
手段と、所定パルス・パターンを満足するパルス幅を有
する連続パルスを計数する計数手段と、この計数手段の
出力が所定パルス・パターンの存在を示す所定値に達し
た時、有効パルス出力を発生する有効パルス発生手段と
を具えている。

また、デジタル・タイミング発生器用信号検出装置は、
入力信号から所定パルス・パターンのタイミングに応じ
た有効パルス出力を発生するデジタル・タイミング発生
器と、有効パルス出力を受けるとこの有効パルス出力の
周期よりも長い最大時間間隔の計時を開始する計時手段
と、この計時手段が最大時間間隔に達しないとき有効パ
ルス出力の数を計数し、有効パルス出力を受けないとき
最大時間間隔の数を計数するカウンタ手段と、このカウ
ンタ手段の有効パルス出力の計数が所定の最小値に達し
たとき入力信号が存在することを指示すると共に、カウ
ンタ手段の最大時間間隔の計数が所定の最大値に達した
とき入力信号が存在しないことを指示する指示手段とを
具えている。

［作用コ本発明のデジタル・タイミング発生器は、ステート・マ
シンを用いて、入力信号からパルスの特定パターンを検
出して、この特定パターンのタイミングに応じた有効パ
ルス出力を発生すると共に、一定の時間間隔レートのパ
ルス・パターンの繰り返しに基づいて有効な入力信号の
存在を判断している。入力段は、エツジ検出手段により
パルス・エツジの遷移を識別して、判断手段によるパル
ス継続期間の計数を開始させろ。この継続期間が最小値
を越し、そして、この継続期間が最大値を越す前に、パ
ルス・エツジが遷移すると、計数手段にてこのパルスを
累積する。オーバフローしないで、適当な幅のパルスが
所定数だけ計数されると、有効パルス発生手段が有効パ
ルス出力を発生する。

次に、必要に応じて、この有効パルス出力を所望時間だ
け遅延させる。

連続的な有効パルス出力が特定期間内に発生する限り、
この有効パルス出力を必要な数だけ計数するまで、計時
手段で決まる特定期間に発生する有効パルス出力をカウ
ンタ手段が累積する。この時に、指示手段が有効入力信
号を指示する。取り込み後、有効パルス出力以外に、所
定の連続した期間があれば、指示手段が有効入力信号の
消失を指示する。

本発明の目的、利点及び新規な特徴は、添付図を参照し
た以下の説明より明らかになろう。

［実施例コ第２図は、周期的に繰返す特定のパルス・パターンを有
する入力信号を示す。この入力信号は、ＮＴＳＣテレビ
ジョン信号であり、水平ライン周期の水平同期パルスと
、各フィールドの開始部分の垂直ブランキング期間とを
有する。２フイールドで完全な画像フレームとなり、こ
のフレームは３０Ｈｚで繰り返すので観察者がフリッカ
を感じないようになっている。フィールドの最初の９つ
の水平ライン期間が垂直帰線期間である。垂直帰線期間
は、３ライン分の等価パルスと、これに続く３ライン分
の垂直同期と、更に３ライン分の等価パルスから構成さ
れている。なお、等価パルスは、水平同期パルスの２分
の１の幅を有し、水平同期周期の２倍の周期で発生する
。この垂直同期パルスを他のテレビジョン信号部分から
識別するには、特定パルス・パターンである連続した負
パルスの幅と数とを用いればよいことは明かである。

第１図は、本発明のデジタル・タイミング発生器のブロ
ック図である。第２図のテレビジョン信号の如く周期的
に繰返す特定のパルス・パターンを有する入力信号をエ
ツジ（縁）検出手段である入力エツジ検出器１０に入力
する。このエツジ検出器１０は、入力信号の前縁及び後
縁の遷移に対応する一連のパルスを出力する。入力エツ
ジ検出器１０の出力信号をパターン状態メモリ（有効パ
ルス発生手段）１２に人力する。このメモリ１２は、初
め、第３図（メモリ１２及びそれに接続された回路（カ
ウンタ及びレジスタ）から成るパターン検出ステート・
マシンの状態図）に示すようにアイドル状態にある。パ
ターン状態メモリ１２は、入力信号パルスの前縁を示す
出力信号をエツジ検出器１０から受けると、時間カウン
タ（判断手段）１４をイネーブルして継続時間の検査栃
開始する。時間カウンタ１４は、所定周波数のクロック
・パルスを計数するが、入力信号内で予想される最も短
いパルスのエツジを確実に検出できるように、上記の所
定周波数は充分高く設定されている。時間カウンタ１４
が所定の最小計数値に達した後で且つ所定の最大計数値
に達する前に、パターン状態メモリ１２が入力エツジ検
出器１０から後縁パルス・エツジ信号を受けると、パタ
ーン状態メモリ１２は有効パルス・カウンタ（有効パル
ス発生手段）１６の計数値を増やす。一方、パターン状
態メモリ１２が、時間カウンタ１４が所定の最小計数値
に達する前に入力エツジ検出１０から後総パルス・エツ
ジ信号を受けると、有効パルス・カウンタ１６の計数値
を検査し、所定数の連続パルスを計数したかどうかを判
断する。所定数のパルスを計数していれば、パターン状
態メモリ１２は時間カウンタ１４に遅延期間の計時を持
続させ、パターン検出指示をパターン状態メモリ１２内
に保持する。時間カウンタ１４による遅延が終了した後
、この時間カウンタ１４の出力信号がパターン検出レジ
スタ１８をイネーブルして、入力信号に対して適当な所
定時点に、即ち、テレビジョン信号の垂直同期時点に対
応して、有効パルス出力を発生して、適当な垂直タイミ
ングを与える。

パターン検出レジスタ１８からの有効出力パルスは、信
号状態メモリ（指示手段）２２に人力する前に、ラッチ
２０に入力する。信号状態メモリ２２が有効パルス出力
を受けると、時間間隔カウンタ（計時手段）２４の計数
を開始させ、有効人力カウンタ（カウンタ手段）２６の
計数値を増やす。・パターン検出レジスタ１８から次の
有効パルス出力を受ける前に、時間間隔カウンタ２４の
計数値が最大値を超すと、有効入力カウンタ２６及び時
間間隔カウンタ２４の両方がリセットされる。

そうでなければ、受けた各有効パルス出力に対して、有
効入力カウンタ２６が増分され、時間間隔カウンタ２４
がリセットされる。有効入力カウンタ２６が所定計数値
に達すると、信号存在インディケータ（信号存在指示信
号）ＯＫを発生する。

次に、信号状態メモリ２２は、有効人力カウンタ２６を
用いて欠けた有効パルス出力を計数する。

すなわち、パターン検出レジスタ１８からの有効パルス
出力を受けなくとも、時間間隔カウンタ２４が最大値を
越す各時点に対して、有効入力カウンタ２６が増分する
。パターン検出レジスタ１８からの有効パルス出力を受
けることなく、時間間隔カウンタ２４の連続サイクル数
を示す第２所定値に有効入力カウンタ２６が達すると、
信号状態メモリ２２が信号不在インディケータ（信号不
在指示信号）１０Ｋを発生する。なお、メモリ２２及び
これに接続されたカウンタにより、信号状態ステート・
マシンが構成される。

ＰＡＬテレビジョン信号から垂直同期を検出するのに適
用した本発明を、第４図〜第６図を参照して詳細に説明
する。なお、第４Ａ図〜第４Ｃ［ｍはパターン検出ステ
ート・マシン（メモリ１２、カウンタ１４．１６及びレ
ベル１８で構成）の回路図であり、第５図は本発明によ
る有効信号ステート・マシン（メモリ２′２、及びカウ
ンタ２４．２６で構成）の状態図であり、第６図は第５
図の有効信号ステート・マシンの回路図である。ＰＡＬ
の垂直同期は、ＮＴＳＣの６つの幅のパルスと異なり、
連続した５つの幅の負パルスのパターンである。入力信
号Ｃ３ｌＮは、テレビジョン複合同期信号である。Ｄ型
フリップ・フロップ３０及び３２は、入力エツジ検出器
１０を構成する。これらフリップ・フロップ３０及び３
２を直列接続するが、Ｃ９ＩＮを第１フリツプ・フロッ
プ３０のＤ入力端に入力し、この第１フリツプ・フロッ
プのＱ出力端を第２フリツプ・フロップ３２のＤ入力端
に接続する。Ｃ３ｌＮパルスの負のエツジ（縁）、即ち
、前縁を、夫々の／Ｑ及びＱ出力の組合わせで検出する
。これらフリップ・フロップの時間遅延により、第１フ
リツプ・フロップ３０の入力端の状態が変化したとき、
ＣＬＫ　（クロック）１の次のクロック・パルスが実在
する入力を出力端に転送するので、第１フリツプ・フロ
ップ３０の／Ｑ比出力「高」になったとき、第２フリツ
プ・フロップ３２のＱ出力はまだ「高」である。

総てのパルス・エツジを検出するのを保証するため、Ｃ
ＬＫＩの周期は、Ｃ５ＩＮの最小パルスのパルス幅より
も短い。

パターン状態メモリ１２は、２個のＪＫフリップ・フロ
ップ３８及び４０を具えており、必要な４つの状態出力
を発生する。夫々のＪ及びに入力端は、ロジック回路４
２及び５０に夫々接続されている。これらロジック回路
４２及び５ｏは、アンド・ゲート４３〜４７及びオア・
ゲート４８、並びにアンド・ゲート５１〜５６及びオア
・ゲート５７により夫々構成されている。ロジック回路
４２及び５０は、パターン状態メモリ１２のスイッチン
グ状態用の組合わせロジックを与える。パターン状態メ
モリのフリップ・フロップ３８及び４０のＪ及びに入力
端にロジック「１」が存在するとき、ＣＬＫ　１により
フリップ・フロップ３８及び４０をクロックして状態を
変化させる。有効なパターンが見つかフたとき、ＶＢＰ
　（パターン検出レジスタ１８の出力パルス）によりパ
ターン状態メモリのフリップ・フロップ３８及び４０を
リセットする。パターン状態メモリ１２が偶数状態で、
負の前縁が検出されて、状態が次に高い奇数状態に切り
替わるとき、アンド・ゲート４３はオア・ゲート４８を
介してフリップ・フロップ３８に入力を供給する。Ｃ５
ＩＮが「高」で、状態が「１」で、パターンのパルスの
数が４未満で、状態が「０」に切り替えられたとき、ア
ンド・ゲート４４はオア・ゲート４８を介してフリップ
・フロップ３８０入力を供給する。Ｃ５ＩＮが「高」で
、状態がｒｌＪで、パターン内に含まれるパルスの数が
偶数で、状態が「０」に切り替えられたとき、アンド・
ゲート４５はオア・ゲート４８を介してフリップ・フロ
ップ３８に入力を供給する。

Ｃ３ｌＮが「低」、即ち、パルスの中間で、状態が「１
」で、時間間隔カウンタ１４からの最小間隔値が状態を
「２」に切り替えたとき、アンド・ゲート４６及ν４７
がオア・ゲート４８を介してフリップ・フロップ３８に
入力を供給し、アンド・ゲート５５及び５６がオア・ゲ
ート５７を介してフリップ・フロップ４０に入力を供給
する。

Ｃ５ＩＮのパルス前縁が検出され、状態が「２」で、状
態が「０」に切り替えられたとき、アンド・ゲート５１
はオア・ゲート５７を介してフリップ・フロップ４０に
入力を供給する。Ｃ３ｌＮが「高」で、状態がｒｌＪで
、計数された連続パルスの数が５に等しくて、状態が「
３」に切り替えられるとき、アンド・ゲート５１はオア
・ゲート５７を介してフリップ・フロップ４０に入力を
供給する。最後に、状態が「２」で、最大パルス幅間隔
が限度を越えて、状態が「０」に切り替えられたとき、
アンド・ゲート５３及び６４はオア・ゲート５７を介し
てフリップ・フロップ４０に入力を供給する。

有効パルス・カウンタ１６は、リップル・カウンタとし
て動作する３個のＪＫフリップ・フロップ５８．６０及
び６２を具えており、最初の有効パルス幅が検出された
後に、最初の負の遷移が開始するＣ５ＩＮの負のパルス
・エツジが検出された時に、このリップル・カウンタが
増分される。

第１フリツプ・フロップ６８の入力端に接続されたアン
ド・ゲート６５〜６７及びオア・ゲート６８で構成され
るロジック回路６４により、計数値が奇数の時、又は状
態が「２」の期間中に総計数値６に達しない時、カウン
タ１６を増分させる。

アンド・ゲート６９及び７０を次のフリップ・フロップ
６０及び６２の夫々の入力に接続するので、状態「２」
の期間中に、Ｃ３ｌＮの各検出された前縁に対してパル
ス・カウンタ１６が６に増分する。状態が「０」の時は
常に、アンド・ゲート７２により有効パルス・カウンタ
１６をリセットする。

時間間隔カウンタ１４は、フリップ・フロップ７４〜８
１及びアンド・ゲート８２〜８７で構成されており、ナ
ンド・ゲート８８が第１フリツプ・フロップ７４の入力
端にＣＬＫｌを供給するので・　状態がｒＯＪ７ない間
、時間間隔カウンタ１４はＣＬＫＩのパルスを計数する
。状態が偶数の時、Ｃ５ＩＮのパルスの前縁で、アンド
・ゲート９０が時間間隔カウンタ１４をリセットする。

パターン検出レジスタ１８は、Ｄ型フリップ・フロップ
９２で構成されており、このフリップ・フロップ９２は
、アンド・ゲート９４及び９ｑからの入力に応じてＣＬ
Ｋｌによりクロックされる。

状態が「３」であり、時間カウンタ１４の時間が所望の
時間遅延に等しい時、これらアンド・ゲート９４及び９
６はロジック「１」をフリップ・フロップ９２のＤ入力
端に供給する。パターン検出レジスタ１８からの出力は
有効パルス出力ＶＢＰであり、所定の垂直同期パルス拳
パターンが識別されたことを示す。

アンド・ゲート１００及びオア・ゲート１６２を介して
、ＶＢＰパルスをＪＫフリップ・フロップ１０４０入力
端に供給する。このフリップ・フロップ１０４は、入力
ラッチ２０であり、そのＱ出力が「低」の時に次のＣＬ
Ｋ　１パルスを受けると、Ｑ出力がｒ高」に切り替わる
。まだ状態「０」の間に、時間間隔カウンタ２４がその
最大計数値に達すると、ラッチ・フリップ・フロップ１
０４がリセットされる（接続線は図示せず）。信号状態
メモリ２２は、必要な２つの状態に対してＪＫフリップ
・フロップ１１０を具えている。この入力端をアンド・
ゲート１０６．１０７及びオア・ゲート１０８に接続す
る。状態が「０」で、ラッチ・フリップ・フロップ１０
４の出力が受は取ったＶＢＰパルスを示し、有効入力カ
ウンタ２６の計数値が４の時、フリップ・フロップ１１
０は低速クロックＣＬＫ２にクロックされて、その状態
が「０」から「１」に切り替わる。状態「１」の期間、
有効入力カウンタ２６がその最大計数値に達すると、フ
リップ・フロップ１１０の状態が「Ｏ」に切り替わる。

ＪＫフリップ・フロップ１１２〜１１６及び関連した入
力ロジック回路１１８は、有効入力カウンタ２６を構成
する。アンド・ゲート１１９．１２３及び１２７は、夫
々のオア・ゲート１２２．１２６及び１３０を介して、
フリップ・フロップ１１２〜１１６の夫々に入力を供給
し、状態が「０」の時、入力ラッチ２０が受けた連続Ｖ
ＢＰパルスの数を計数する。有効信号を取り込んだこと
を示す状態「１」の時、アンド・ゲート１２０．１２５
及び１２９は、夫々のオア・ゲート１２２．１２６及び
１３０を介してフリップ・フロップ１１２〜１１６の夫
々をリセットして、状態ｒ１」が示すように入力信号が
存在する限り、計数値を０に維持する。アンド・ゲート
１２１．１２４及び１２８は、オア・ゲート１２２．１
２６及び１３０を介して、各欠けたＶＢＰパルスに対し
てフリップ・プロップ１１２〜１１６の夫々を増分させ
る。すなわち、これは、時間間隔カウンタ２４がその最
大計数値に達する前に、ＶＢＰパルスを受けていないか
らである。状態が「Ｏ」で、時間間隔カウンタ２４がそ
の最大計数値に達した時、アンド・ゲート１３２により
フリップ・フロップ１１２〜１１６をリセットする。

時間間隔カウンタ２４をＪＫフリップ・フロップ１３４
〜１３８及びアンド・ゲート１４０で構成し、低速クロ
ックＣＬＫ２の連続したパルスを計数する。時間間隔カ
ウンタ２４の最大計数値は、垂直同期パターンの繰り返
し周期よりも長い最大時間間隔を表す。有効パルス出力
ＶＢＰを受ける度に、即ち、公称的には、時間間隔カウ
ンタ２４がその最大値に達する前に有効入力信号が存在
した時に、フリップ・フロップ１３４〜１３８がリセッ
トされる。信号状態メモリのフリップ・フロップ１１０
の出力が、信号存在インディケータＯＫである。

さらに、第３及び第５図の状態図により、デジタル・タ
イミング発生器の動作を示す。パターン状態メモリ１２
は、最初、アイドル状態「ｏ」である。入力エツジ検出
器１０がパルスの前縁を検出する時、経路Ａに沿フて状
態「０」から状態「１」２への遷移が生じる。同時に、
時間間隔カウンタ１４をリセットするが、状態「０」へ
の遷移により有効パルス・カウンタ１６は既にリセット
されている。状態「１」において、時間間隔カウンタ１
４がクロック・パルスの計数を開始する。最小計数値に
達する前に入力信号が遷移し、有効パルス計数値が所望
値でないと、状態「１」は、経路りに沿って状態「０」
に遷移し、有効パルス・カウンタ１６をリセットする。

しかし、入力信号が遷移する前に、最小計数値に達する
と、状態「１」は、経路Ｂに沿フて状態「２」に遷移す
る。

すなわち、入力信号パルスのパルス幅が最小幅を越した
ことになる。他の前線信号が生じるか、最大計数値に達
するまで、時間間隔カウンタ１４は計数を持続する。前
線信号が検出され、有効パルス・カウンタが所望値を越
さないと、有効パルス・カウンタが増分し、時間間隔カ
ウンタ１４がリセットされ、状態「２」が経路Ｃに沿っ
て状態「１」に遷移する。最大計数値に達して、パルス
幅が長過ぎることを示すと、状態「２」は経路Ｆに沿フ
て状態「０」に遷移して、有効パルス・カウンタ１６を
リセットする。

状態「１」の時に、最小計数値に達する前に、人力パル
スが遷移し、有効パルス計数値が所望値であると、状態
「１」が経路Ｅに沿って状態「３」に遷移して、有効人
力パルス・パターンが検出されたことを示す。時間間隔
カウンタ１４は所望遅延値まで計数上昇を持続し、−こ
の時、パターン検出レジスタ１８から有効パルス出力Ｖ
ＢＰが発生して、状態「３」が経路Ｇに沿って状態「Ｏ
」に遷移する。

信号状態メモリ２２に対する第５図の状態図において、
パターン検出レジスタ１８からの出力パルスＶＢＰをラ
ッチ２０に入力して、有効信号識別に用いる低速入力ク
ロックにこのパルスを同期させる。初めに、信号状態メ
モリ２２は状態「ｏ」であり、信号が存在しないことを
示す。経路Ｐに示すように、計数値が所定の最小値未満
の場合、ＶＢＰパルスをラッチ２０から受け、有効人力
力ウンタ２６を増分する。ＶＢＰパルスを受ける前に１
９時間間隔カウンタ２４が最大時間を越えると、経路Ｑ
に従フて、時間間隔カウンタ２４及び有効入力カウンタ
２６がリセットされ、有効信号が存在しないことを示す
。ＶＢＰパルスを受けた時に・有効入力カウンタ２６が
最小値に等しいと、経路Ｒに沿って、状態「０」は状態
「１」に遷移して・有効信号が存在することを示し、両
方のカウンタがリセットされる。

受信した連続入力パルスＶＢＰの各々に対して状態「１
」の間、カウンタ２４及び２６がリセットされる。これ
を経路Ｓに示す０時間間隔カウンタ２４の周期の間に入
力パルスを受けず、有効入力カウンタ２６の値が所定最
大値未満の場合、時間間隔カウンタがリセットされ、有
効人力カウンタが増分される。これを経路Ｔに示す。入
力パルスを受けないで、時間間隔カウンタ２４が終了し
た時に有効入力カウンタ２６の値が最大値であると、経
路Ｕに沿って状態「１」が状態「０」に遷移して、有効
入力信号を失ったことを示すと共に、カウンタ２４及び
２６がリセットされる。

［発明の効果コ上述の如く、本発明のデジタル・タイミング発生器は、
ステート・マシンを用い、所定パルス・パターンの存在
を判断すると共に、この所定パルス・パターンの繰り返
しに基づいて、有効な入力信号が存在するのを示す。し
たがって、本発明は、ノイズに強く、融通性があり、比
較的簡単に実現できる。

【図面の簡単な説明】

第１図は本発明の好適な一実施例のブロック図、第２図
は繰り返し周期で繰返す特定パルス・パターンとしての
テレビジョン複合同期信号のタイミング図、第３図は本
発明に用いるパターン検出ステート・マシンの状態図、
第４Ａ〜第４Ｃ図は第３図のパターン検出ステート・マ
シンの回路図、第５図は本発明に用いる有効信号ステー
ト・マシンの状態図、第６図は第５図の有効信号ステー
ト・マシンの回路図である。１０：　エツジ検出手段１２：有効パルス発生手段、１４：判断手段１６：計数手段２２：　指示手段２４：計時手段２６：カウンタ手段

Claims

【特許請求の範囲】

（１）周期的に繰返す所定パルス・パターンを有する入
力信号から上記所定パルス・パターンを検出して、上記
所定パルス・パターンのタイミングに応じた有効パルス
出力を発生するデジタル・タイミング発生器において、上記入力信号内のパルスのエッジを検出するエッジ検出
手段と、検出した上記エッジから各パルスのパルス幅を判断する
判断手段と、上記所定パルス・パターンを満足するパルス幅を有する
連続パルスを計数する計数手段と、該計数手段の出力が
上記所定パルス・パターンの存在を示す所定値に達した
時、上記有効パルス出力を発生する有効パルス発生手段
とを具えたデジタル・タイミング発生器。
（２）周期的に繰返す所定パルス・パターンを有する入
力信号の存在を判断するデジタル・タイミング発生器用
信号検出装置において、上記入力信号から上記所定パルス・パターンのタイミン
グに応じた有効パルス出力を発生するデジタル・タイミ
ング発生器と、上記有効パルス出力を受けると計時を開始し、次の有効
パルス出力によりリセットされて計時を再開する計時手
段と、該計時手段の計時が上記有効パルス出力の周期に達しな
いときには上記有効パルス出力の数を計数し、上記計時
手段の計時が上記有効パルス出力の周期を超えたときに
は上記周期に応じた計数を行なうカウンタ手段と、該カウンタ手段の上記有効パルス出力の計数が所定の最
小値に達したとき上記入力信号が存在することを指示す
ると共に、上記周期に応じた計数が所定の最大値に達し
たとき上記入力信号が存在しないことを指示する指示手
段とを具えた信号検出装置。