JPS63313258A - マイクロコンピユ−タシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の共通バスに対するバスマスタによる使用
権の調停を可能としたマイクロコンピュータシステムに
関する。

〔従来の技術〕

マイクロコンピュータシステムは一般に、ＣＰＵを中心
とするコンピュータボードあるいはメモリボード等の種
々の機能を有するボードを共通バスにより接続して構成
される。このような共通バスシステムの例としては、イ
ンテル社のＩＥＥＥ７９６マルチバスが知られている（
［インテルＭＵＬＴＩＢＵＳ仕様説明書Ｊ　１９８１年
４月１日、インテルジャパン株式会社）。

このような共通バスシステムは、アドレス、データ、コ
マンドあるいはインタラブド、バス制御。

電源等を纏めた１本の共通バスとバス調停回路とを備え
、また共通バスにＣ２０等のバスマスタモジュールが複
数とこのバスマスタモジュールによりアクセスされるメ
モリ等のバススレーブモジュールとが接続されている。

そして、バスマスタがいずれかのバススレーブをアクセ
スするに際しては、まずバスマスタが調停回路にバス使
用権を要求する信号を発し、この結果バスの使用権が獲
得出来た後にバスマスタはバスを使用してバススレーブ
をアクセスし、その終了後にバスを開放する。

しかし、近年では大量のデータ処理量が要求されるイメ
ージデータ等の情報がマイクロコンピュータシステムの
処理対象とされることが多く、従っテハス（Ｄ負Ｒが過
大になってシステム全体のスループット、即ち処理能力
の低下を招来している。

このような事情から、たとえば独立して動作可能な共通
バスシステムを複数設けて両共通バス間での信号、特に
データの送受を可能とした構成が広く採用されている。

第３図は上述のような構成の一例を示すプロツク図であ
り、第１の共通バスＢ１と第２の共通バスＢ２それぞれ
に、バスマスタ旧１．　Ｍ１２・・・、　Ｍ２１．　Ｍ
２２・・・及びバススレーブ３１１．３１２・−・、　
３２１．　Ｓ２２・・・が接続されている。また、第１
の共通バスＢ１には第１の調停回路Ａ１が、第２の共通
バスＢ２には第２の調停回路Ａ２がそれぞれ備えられて
おり、第１の共通バスＢ１に接続されている各バスマス
タＭｌｌ、　Ｍ１２・・・と第１の調停回路Ａ１との間
にはバス制御信号を送受するための信号線Ｗ１１．　Ｗ
１２・・・が接続され、また第２の共通バスＢ２に接続
されている各バスマスタＭ２１．　Ｍ２２と第２の調停
回路Ａ２との間にもバス制御信号を送受するための信号
線Ｗ２１．　Ｗ２２・・・が接続されている。

更に両共通バスＢ１と８２との間には２ポ一トメモ’７
２Ｍがその二つのポートをそれぞれ両共通バスＢｌと８
２に接続している。そして、それぞれの共通バスＢｌま
たはＢ２は同時にはいずれかのバスマスタＭ１１゜Ｍ１
２・・・またはＭ２ＣＭ２２・・・のいずれか一つによ
ってのみ使用可能である。このため、両調停回路ＡＩ。

Ａ２はそれぞれ、複数のバスマスタＭｌｌ、　？＋１２
・・・またはＭ２１．　？１２２・・・から同時に共通
バスＢ１またはＢ２の使用権が要求された場合には予め
定められている優先順位に従うてその共通バス８１また
はＢ２の使用を許可するように構成されている。

ところで、第３図に示す如き構成においては、たとえば
第２の共通バスＢ２に接続されているバススレーブＳ２
１は通常は第２の共通バスＢ２に接続されているバスマ
スタＭ２１．　？’！２２・・・のいずれかによりアク
セスされるが、第１の共通バスＢ１に接続されているバ
スマスタＭ１１．８１２・・・のいずれかがアクセスす
ることも可能である。即ち、たとえばバスマスタＭ２１
によりまずバススレーブＳ２１をアクセスして、たとえ
ばバススレーブ３２１がメモリであればその格納内容を
読出して２ポ一トメモリ２Ｍに一旦格納する。その後、
第１の共通バスＢ１に接続されているいずれかのバスマ
スタＭｌｌ、　Ｍ１２・・・により２ポ一トメモリ２Ｍ
をアクセスしてその内容を読出せば、第１の共通バスＢ
ｌ側のバスマスタＭｌｌ、　Ｍ１２・・・のいずれかに
よる第２の共通バス８２例のバススレーブ３２１．３２
２・・・のいずれかのアクセスが可能である。

〔発明が解決しようとする問題点〕

このように、従来の複数の共通バスを有するマイクロコ
ンピュータシステムでは、ある共通バスに接続されてい
るバスマスタが他の共通バスに接続されているバススレ
ーブをアクセスする場合には、アクセスされるバススレ
ーブ側の共通バネに接続されているバスマスタによりま
ずバススレーブをアクセスさせ、その結果得られたデー
タを両共通バス間に接続された２ポートメモリに一旦格
納し、これを再度アクセスするというような、処理時間
を要し、また柔軟性に欠ける手順が必要であった。

本発明はこのような事情に鑑みてなされたものであり、
ある共通バスに接続されているバスマスタがその共通バ
スの使用権と共にアクセス対象のバススレーブが接続さ
れている他の共通バスの使用権をも得て直接アクセスし
得るマイクロコンピュータシステムの提供を目的とする
。

〔問題点を解決するための手段〕

本発明のマイクロコンピュータシステムでは、あるバス
マスタがそれが接続されている共通バスの使用許可信号
を得た場合、これを（龜の共通バスの調停回路に対して
その共通バスの使用を要求する信号として与えてその調
停回路にバス調停を行わせることにより、他の共通バス
に接続されているバススレーブを直接アクセス可使とし
ている。

本発明は、共通バスと、該共通バスに接続されてこれを
使用するバスマスタと、前記共通バスに接続されて前記
バスマスタによりアクセスされるバススレーブと、前記
バスマスタによる前記共通バスの使用権を調停する調停
回路とを有する共通バスシステムを複数備えたマイクロ
コンビエータシステムにおいて、一つの共通バスに接続
されたバスマスタが前記一つの共通バスの使用権を獲得
した場合に他の共通バスの使用権を要求する信号を前記
他の共通バスの調停回路に与える手段と、前記一つの共
通バスと前記他の共通バスとの間で信号を送受するバス
ドライバとを備え、前記他の共通バスの調停回路は、前
記一つの共通バスのバスマスタからバス使用権を要求す
る信号を受けた場合に、前記他の共通バスの使用を許可
すると共に前記バスドライバによる両共通バス間の信号
の送受を行って前記バスマスタに前記バススレーブのア
クセスを行わしめるべ（なしたことを特徴とする。

〔作用〕

本発明のマイクロコンピュータシステムでは、ある共通
バスに接続されているバスマスタがその共通バスの使用
権を得ると同時にアクセス対象のバススレーブが接続さ
れている他の共通バスの調停回路へその共通バスの使用
権を要求する信号が与えられ、これにより４１の共通バ
スに接続されているバススレーブに対する直接のアクセ
スが可焼になる。

〔発明の実施例〕

以下、本発明をその実施例を示す図面に基づいて詳述す
る。

第１図は本発明に係るマイクロコンピュータシステムの
要部の回路構成を示すブロック図である。

図中８１は第１の共通バス、Ｂ２は第２の共通バスであ
り、それぞれたとえばＣ２０等のバスマスタＭ１１゜Ｍ
１２・・・またはＭ２１．　Ｍ２２・・・及びメモリ等
のバススレーブＳｌｌ、　Ｓ１２・・・または３２１．
　Ｓ２２・・・が接続されている。

第１の共通バスＢ１には第１の調停回路Ａ１が、第２の
共通バスＢ２には第２の調停回路Ａ２がそれぞれ備えら
れており、各バスマスタＭ１１．　Ｍ１２・・・と第１
の調停回路Ａ１との間及び各バスマスタＭ２１．　Ｍ２
２・・・と第２の調停回路＾２との間にはそれぞれロー
アクティブのバス使用中信号ＢｔｌＳＹ　、バス要求信
号ＢｔｌＳＲ面、バス使用許可信号ＲＵＳＡＣＫを一組
とするバス制御信号が送受される信号線引１．８１２・
・・または−２１゜縁２２・・・が備えられている。

両共通バス８１．８２間には、両者間でアドレス信号Ａ
ＤＲ３を送受するためのアドレスバスドライバ６゜両者
間でデータ信号ＤＡＴＡを送受するためのデータバスド
ライバ７、両者間でコマンド信号ＣＯＭ？ＩＡＮＤを送
受するためのコマンドバスドライバ８が備えられている
。更に両共通バスＢｌ、　８２間には、第１の共通バス
Ｂｌ側のバスマスタＭｌｌ、　Ｍ１２・−・のいずれか
が第２の共通バス８２例のバススレーブ３２１．３２２
・・・のいずれかをアクセスするためのアドレスを発生
した場合にこれをデコードしてローアクティブの信号ａ
ｄｒｓを出力するアドレスデコーダ４が備えられており
、この信号面はＯＲゲート１の一方の入力端子に与えら
れている。

一方、第１の調停回路Ａ１に与えられる各バスマスタＭ
ｌｌ、　Ｍ１２・・・のローアクティブのバス使用中信
号面はＯＲゲート１の他方の入力端子に与えられており
、このＯＲゲートｌの出力は第１の共通バスＢｌからの
第２の共通バスＢ２の使用権を要求するローアクティブ
の信号ＢＵＳＲＥＱ１２として第２の調停回路Ａ２及び
ＯＲゲート３の一方の入力端子に与えられている。

また第２の調停回路Ａ２がバス要求信号ＢＩＪＳＲＥＱ
１２に応じて第１の共通バスＢｌ側のバスマスタＭｌｌ
、Ｍ１２・・・に第２の共通バスＢ２の使用を許可した
場合にはローアクティブの信号ＢＵＳＡＣに１２を出力
するが、この信号ＢＵＳＡＣに１２はラッチ回路２を介
してＯＲゲート３の他方の入力端子に与えられている。

そして、ＯＲゲート３の出力信号が第１の共通バスＢｌ
側のバスマスタＭｌｌ、　Ｍ１２・・・による第２の共
通バスＢ２の使用中信号ＢｔｌＳＹ１２として第２の調
停回路へ２及び前述の各バスドライバ６．７．８に、更
にトライステートバッファ１０のゲート端子に与えられ
ている。

なお、第１の共通バスＢＩＩＩ３のバスマスタ？’ｌｌ
ｌ、Ｍ１２・・・による第２の共通バスＢ２の使用中信
号ＢＵＳＹ１２はコマンドバスドライバ８には直接与え
られているのではな（、ＯＲゲート５の一方の入力端子
及び遅延回路９を介してＯＲゲート５の他方の入力端子
に与えられている。従って、コマンドバスドライバ８は
他のアドレスバスドライバ６及びデータバスドライバ７
に比してやや遅延して動作する。

以上のような構成の本発明のマイクロコンピュータシス
テムの動作について、第２図のタイミングチャートを参
照して説明する。なお、以下の動作説明は第１の共通バ
スＢ１に接続されているバスマスタＭｌｌが第２の共通
バスＢ２に接続されているバススレーブ３２１をアクセ
スする場合の例である。

まず、バスマスタ？＋１１は第１の共通バスＢ１の使用
権を獲得すために、第２図（ａ）に示す如（、ローアク
ティブのバス要求信号ＲＵＳＲＥＱをローレベルとして
第１の調停回路Ａ１へ出力する。第１の調停回路ＡＩは
常時第１の共通バスＢｌの使用状態を監視してオリ、バ
スマスタＭｌｌからローレベルのバス要求信号ＢｔｌＳ
ＲＥＱが与えられた時点で第１の共通バスＢ１が空いて
いれば、第２図（ｂ）に示す如く、バスマスタＭｌｌに
対してローレベルのバス使用許可信号ＢＵＳＡ（Ｊを返
送する。

なおこの際、第１の調停回路ＡＩに対して池のバスマス
タからも第１の共通バスＢ１の使用権の要求があった場
合には予め定められている優先順位に従って第１の共通
バスＢ１の使用権を順次与える。

この処理に必要な時間、即ち調停時間が第２図の信号Ｂ
ＵＳＲＥＱの立下がりタイミングと信号ＢＵＳＡＣＫの
立下がりタイミングとの時間差ｔａであり、他のバスマ
スタにより第１の共通バスＢ１が使用中あればこの調停
時間ｔａが更に長くなる。

さて、第１の共通バスＢ１の使用権が得られるとバスマ
スタｎｔｔは、第２１ｆｆｌ（Ｃ）に示す如く、バス使
用中信号面をローレベルとして第１の調停回路Ａ１に返
送し、第１の共通バスＢ１の使用を開始する。

具体的には、バスマスタＭｌｌはアクセス対象のバスス
レーブＳ２１のアドレス信号ＡＤＲ３を第２図（ｄ）に
示す如く出力する。このアドレス信号ＡＤＲ５はアドレ
スデコーダ４によりデコードされてローレベルの信号面
としてＯＲゲート１の入力端子に与えられ、また先にバ
スマスタＭｌｌから出力されたローレベルのバス使用中
信号面もＯＲゲートｌの入力端子に与えられる。従って
、ＯＲゲート１からは第２図（ｆ）に示す如く、バスマ
スタＭｌｌから第２の共通バスＢ２に使用権を要求する
ローレベルの信号ＢｔｌＳＲＥＱ１２が出力され、第２
の調停回路＾２及びＯＲゲート３０入力端子に与えられ
る。

第２の調停回路Ａ２は第２の共通バスＢ２に接続されて
いるバスマスタＭ２Ｌ　Ｍ２２・・・に対すると同様に
バスマスタＭｌｌをも調停の対象とするように構成され
ているので、信号ＢＵＳＲＥＱ１２がローレベルに転じ
ることにより第２の調停回路Ａ２は、第２の共通バスＢ
２が空いている状態であればバスマスタＭｌｌに第２の
共通バスＢ２の使用を許可するローレベルの信号ＢＵＳ
ＡＣに１２を第２図（ｇ）に示す如く出力する。

なお、図中ｔｂは第２の調停回路Ａ２による調停時間で
ある。

信号ＢｔｌＳＡＣＸ１２がローレベルに転じることによ
り、ＯＲゲート３の出力信号であるバスマスタＭｌｌに
よる第２の共通バスＢ２の使用中信号ＢＵＳＹ１２が、
第２図（）Ｉ）に示す如くローレベルに転じる。これに
よりアドレスバスドライバ６及びデータバスドライバ７
がアクティブになると共に、バススレーブ所謂リアバリ
時間に相当する時間幅だけ遅延してコマンドバスドライ
バ８もアクティブになる。

以上により、第２図（ｄ）、　（ｅ）及び（ｌ）に示す
如く、バスマスタＭｌｌから出力されたアクセス対象の
バススレーブ３２１のアドレス信号ＡＤＲ３及びコマン
ド信号ＣＯＭＭＡＮ［ｌ（この場合はデータの読出しを
指示する信号）がバススレーブＳ２１に与えられるので
、バススレーブＳ２１はバスマスタＭｌｌによりアクセ
スされる。そしてバススレーブ３２１から読出されたデ
ータはデータバスドライバ７を介して第１の共通バスＢ
１へ転送され、バスマスタＭｌｌにより処理される。

そして、バスマスタＭｌｌによるバススレーブＳ２１の
アクセスが終了すると、バススレーブＳ２１は第２図＋
Ｊ）に示す如く、アクノリフジ信号ＡＣＫＳ２１を出力
するが、これがトライステートバッファ１０により第１
の共通バスＢ１へ出力されてバスマスタＭｌｌに与えら
れ、バスマスタＭｌｌによる１サイクルの動作が終了す
る。

なお、上記実施例では第１の共通バスＢ１のバスマスタ
Ｍｌｌが第２の共通バスＢ２のバススレーブＳ２１をア
クセスするために必要な最小限の回路構成及びその動作
を示したが、これは説明の便宜を図ってのことであり、
上述の構成を複数組み合わせることにより他のバスマス
タにより他のバススレーブをアクセスすることは勿論可
能であり、更に共通バスが３本以上の構成に対して本発
明を通用することも勿論可能である。

〔発明の効果〕

以上のように本発明によれば、異なる共通バスに接続さ
れたバスマスタにて他のバススレーブを直接アクセスす
ることが可能になるので、システム全体の処理速度の向
上、構成の柔軟性の向上が可能になり、またソフトウェ
ア設計に際しても複数の共通バスを一つの共通バスとし
て見做すことが可能になるので、ソフトウェア上の同期
等の面でも負担が軽減される。

【図面の簡単な説明】

第１図は本発明に係るマイクロコンピュータシステムの
回路構成を示すブロック図、第２図はその動作説明のた
めのタイミングチャート、第３図は従来技術の構成を示
すブロック図である。

Claims (1)

1. 【特許請求の範囲】 １、共通バスと、該共通バスに接続されてこれを使用す
   るバスマスタと、前記共通バスに接続されて前記バスマ
   スタによりアクセスされるバススレーブと、前記バスマ
   スタによる前記共通バスの使用権を調停する調停回路と
   を有する共通バスシステムを複数備えたマイクロコンピ
   ュータシステムにおいて、 一つの共通バスに接続されたバスマスタが前記一つの共
   通バスの使用権を獲得した場合に他の共通バスの使用権
   を要求する信号を前記他の共通バスの調停回路に与える
   手段と、前記一つの共通バスと前記他の共通バスとの間
   で信号を送受するバスドライバとを備え前記他の共通バ
   スの調停回路は、前記一つの共通バスのバスマスタから
   バス使用権を要求する信号を受けた場合に、前記他の共
   通バスの使用を許可すると共に前記バスドライバによる
   両共通バス間の信号の送受を行って前記バスマスタに前
   記バススレーブのアクセスを行わしめるべくなしたこと
   を特徴とするマイクロコンピュータシステム。