JPS6331241A - スイツチ信号転送方式 - Google Patents

スイツチ信号転送方式

Info

Publication number
JPS6331241A
JPS6331241A JP17358586A JP17358586A JPS6331241A JP S6331241 A JPS6331241 A JP S6331241A JP 17358586 A JP17358586 A JP 17358586A JP 17358586 A JP17358586 A JP 17358586A JP S6331241 A JPS6331241 A JP S6331241A
Authority
JP
Japan
Prior art keywords
switch
logic
circuit
circuits
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17358586A
Other languages
English (en)
Inventor
Tatsuo Yajima
矢島 達雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17358586A priority Critical patent/JPS6331241A/ja
Publication of JPS6331241A publication Critical patent/JPS6331241A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置の信号転送方式に関し、特に、
信頼性の高いスイッチ信号の転送方式に関する。
〔従来の技術〕
従来のスイッチ信号の転送方式は、スイッチ。
スイッチ信号電圧レベル変換回路、チャツタ吸収回路、
ラインドライバー回路、ケーブル、ラインレシーバ−回
路、スイッチ信号の取り込み回路で構成されていた。
〔発明が解決しようとする問題点〕
−F述した従来のスイッチ信号転送方式では、スイッチ
信号を1本のケーブルで転送し、そのケーブル上の信号
の論理レベル“0”、“1”を見て当該スイッチが押さ
れたか否かを決定している。
この結果、信号転送経路で起こる誘導ノイズに影響され
易いという欠点があった。
本発明の目的は、信号転送経路で起こる誘導ノイズによ
る影響を全く受けない信頼性の高いスイッチ信号転送方
式を提供することにある。
〔問題点を解決するための手段〕
本発明のスイッチ信号転送方式は、 スイッチ信号に応答して論理回路が起動される情報処理
装置あるいはシステムのスイッチ信号転送方式において
、トランスファ接点を持つ2極双投スイッチと、各スイ
ッチ接点を論理レベルに電圧変換する4つの変換回路と
、各極のスイッチ・チャツタを吸収し且つ逆極性の信号
を出力する2つの論理回路と、これら論理回路の逆極性
の出力に対応させた2つのラインドライバー回路とを有
するスイッチ装置と、 前記ラインドライバー回路の出力を伝達するケーブルと
、 このケーブルを通して送られてくる前記ラインドライバ
ー回路の出力のうち、正極性の出力を受ける正アンプと
、負極性の出力を受けるインバータより成る2つのライ
ンレシーバ−回路と、これらラインレシーバ−回路の出
力の論理積を取る論理積回路と、 から構成されることを特徴とするものである。
〔実施例〕
以下、図面を参照しながら本発明を詳述する。
第1図は本発明の一実施例を示す論理回路系統図である
。1はスイッチ装置、2はケーブル、3はスイッチ信号
受信装置である。
スイッチ装置1は、以下の構成より成る。即ち、1−1
はトランスファ接点1.−1.−1 、 1.−1.−
2を持つ2極双投スイッチ(以下スイッチと呼ぶ)、1
2−1〜1−2−4はスイッチ信号を論理信号レベルに
変換する変換回路(coVT)、1−1−1.1−3−
2はスイッチ信号のチャツタを吸収する論理回路(以下
チャツタ吸収回路という)、及び1−1−1,14−2
はラインドライバー回路である。
またスイッチ信号受信装置3には次の回路が設けられて
いる。即ち、3−1はインバータのラインレシーバ−回
路、3−2は正アンプのラインレシーバ−回路、3−3
は2つのラインレシーバ−回v83−1.3−2(7)
出力のANDを1ltl+i6理m回路である。
次に、これら回路の動作について説明する。
第1図に示す状態、即ち2極双投スイッチ]、 −1が
押されていない状態では変換回路1−1−1及び1−2
−3の出力は論理“0”、他の変換回路1−1−2及び
1−1−4は論理″1”となっている。チャツタ吸収回
路1−3−1は2人力NA、 N Dゲートのタスキ掛
は回路で構成されており、入力側の変換回路1−2−1
が論理“0”、変換回路1−2−2が論理“1”となっ
ているので出力“1”となり、ラインドライバー回路1
−4−1及びケーブル2を通して論理“1″をスイッチ
信号受信装置3のラインレシーバ−回路3−1に送るよ
うになる。
同様に、他方のチャツタ吸収回路1−3−2も2人力N
ANDゲートのタヌキ掛は回路で構成されており、入力
側の変換回路1−2−3が論理“0”、変換回路1−2
−4が論理“I”となっていて、このチャツタ吸収回路
1−3−2は、」一連のチャツタ吸収回路1−3−1と
比べ逆極性に出力されるため論理“′0”が出力される
。従ってラインドライバー回路1−4−2及びケーブル
2を通シてスイッチ信号受信装置3のラインレシーバ−
回路3−2に論理“0”を出力するようになる。
スイッチ信号受信装置3のラインレシーバ−回路3−1
は人力が論理“1”のため出力は論理“0゛′となる。
一方、ラインレシーバ−回路3−2は入力が論理“0”
のため出力も論理“′0”となっている。従って論理積
回路3−3は入力がともに論理“0”であるため出力も
論理“0”となりスイッチ装置1のスイッチ1−1が不
作動であることを知ることができる。
次にスイッチ装置1のスイッチ1−1がオンすると(図
示の状態と反対になる)、変換回路1−2−1及び1−
1−3の出力は論理“1″、−・方、変換回路1−2−
2及び1−2−4の出力は論理“0”に変わる。従って
チャツタ吸収回路1−3−1の出力は論理“0”、チャ
ック吸収回路l−3−2は論理″1″となり、それぞれ
の回路に対応するラインドライバー回路1−4−1.1
−4−2を通してスイッチ信号受信装置3に送られる。
スイッチ1−1のチャツタは、スイッチ1−1がブレー
ク接点から離れメータ接点に接触する間にチャツタ吸収
回路111.1−3−2で取り除かれる。
スイッチ信号受信装置3のラインレシーバ−回路3−1
は論理“0″の信号を受け、インバータ作用により論理
“1”を出力し、他方、ラインレシーバ−回路3−2は
論理“1”を受け、これの正アンプ作用により論理“l
”を出力する。これらの後段の論理積回路3−3ではこ
れら2つの信号で論理積が成立し出力“1”を出す。こ
れがスイッチオンの信号として認識される。
またスイッチオフ時の動作も以」二説明に従って第1図
の回路を動作させることができる。
〔発明の効果〕
以」二説明したように本発明によれば、2極双投スイッ
チを採用し、位相の違う2種類の信号を送り、受信側で
位相を合ね七輪埋積を取ることにより、スイッチ不作動
の状態においては誘導ノイズの影響を無視でき、より信
頼性の高いスイッチ信号転送を行えるという効果がある
【図面の簡単な説明】
第1図は本発明の一実施例を示す論理回路系統図である
。 1・・・・・・・・スイッチ装置 1−1・・・・・・2極双投スイッチ 1−1−1〜]−2−4・・・変換回路1−3−1.1
3−2・・・チャック吸収回路 1−4.−1,14−2・・・ライン1′ライバ一回路 2・・・・・・・・ケーブル 3・・・・・・・・スイッチ信号受信装置3−1・・・
・・・ラインレシーバ−回路(インバータ) 3−2・・・・・・ラインレシーバ−回路(正アンプ) 3−3・・・・・・論理積回路

Claims (1)

    【特許請求の範囲】
  1. (1)スイッチ信号に応答して論理回路が起動される情
    報処理装置あるいはシステムのスイッチ信号転送方式に
    おいて、トランスファ接点を持つ2極双投スイッチと、
    各スイッチ接点を論理レベルに電圧変換する4つの変換
    回路と、各極のスイッチ・チャッタを吸収し且つ逆極性
    の信号を出力する2つの論理回路と、これら論理回路の
    逆極性の出力に対応させた2つのラインドライバー回路
    とを有するスイッチ装置と、 前記ラインドライバー回路の出力を伝達するケーブルと
    、 このケーブルを通して送られてくる前記ラインドライバ
    ー回路の出力のうち、正極性の出力を受ける正アンプと
    、負極性の出力を受けるインバータより成る2つのライ
    ンレシーバー回路と、これらラインレシーバー回路の出
    力の論理積を取る論理積回路とを有するスイッチ信号受
    信装置と、から構成されることを特徴とするスイッチ信
    号転送方式。
JP17358586A 1986-07-25 1986-07-25 スイツチ信号転送方式 Pending JPS6331241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17358586A JPS6331241A (ja) 1986-07-25 1986-07-25 スイツチ信号転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17358586A JPS6331241A (ja) 1986-07-25 1986-07-25 スイツチ信号転送方式

Publications (1)

Publication Number Publication Date
JPS6331241A true JPS6331241A (ja) 1988-02-09

Family

ID=15963305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17358586A Pending JPS6331241A (ja) 1986-07-25 1986-07-25 スイツチ信号転送方式

Country Status (1)

Country Link
JP (1) JPS6331241A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015130668A (ja) * 2013-12-31 2015-07-16 ゼネラル・エレクトリック・カンパニイ 送信システムエラー検出および訂正のシステムおよび方法
JP2015136104A (ja) * 2013-12-31 2015-07-27 ゼネラル・エレクトリック・カンパニイ シリアルリンク障害検出システムおよび方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015130668A (ja) * 2013-12-31 2015-07-16 ゼネラル・エレクトリック・カンパニイ 送信システムエラー検出および訂正のシステムおよび方法
JP2015136104A (ja) * 2013-12-31 2015-07-27 ゼネラル・エレクトリック・カンパニイ シリアルリンク障害検出システムおよび方法

Similar Documents

Publication Publication Date Title
JPS6331241A (ja) スイツチ信号転送方式
JP2522486B2 (ja) リレ−駆動回路
JPS6331242A (ja) スイツチ信号転送方式
SU429551A1 (ru) Устройство для формирования двоичных сигналов постоянного тока
GB2166918A (en) Fail-safe output switching circuits
SU1608669A1 (ru) Резервированное устройство
SU450175A1 (ru) Устройство дл контрол дешифраторов
JP3207955B2 (ja) 信号入出力回路
JPS62125027U (ja)
SU1644283A1 (ru) Устройство дл защиты автономного инвертора
SU1012411A1 (ru) Устройство дл динамического торможени однофазного электродвигател
JP2557106Y2 (ja) 二重化制御装置
JPS5822155Y2 (ja) オヤコシキデンキドケイノシユウセイシンゴウハツセイソウチ
RU1815775C (ru) Транзисторный инвертор
SU1396259A1 (ru) Формирователь импульсов
JP2525185B2 (ja) インタ−フェ−ス回路
SU641649A1 (ru) Коммутирующее устройство
SU1277376A1 (ru) Многоканальный различитель максимального сигнала
SU1121795A1 (ru) Резервированное устройство
JPH0317480Y2 (ja)
JPH01135116A (ja) 入力断検出回路
JPS5513570A (en) Automatic raising system of double central control units at trouble time
JPH0415368U (ja)
JPH02233014A (ja) 正負信号発生回路
JPH0374133A (ja) 故障検出装置