SU1277376A1 - Многоканальный различитель максимального сигнала - Google Patents

Abstract

Изобретение относитс  к радиотехнике и автоматике и может использоватьс  дл  управлени  различными устройствами в канале, где уровень сигнала строго максимален, а также дл  осуществлени  весовой обработки сигнала. Цель изобретени  - расши-. рение функциональных возможностей за счет одновременного с определением максимального сигнала ранжировани  сигналов по амплитуде. Устройство содержит в канале инвертирующий 2 и неинвертирующий 3 усилители, блоки 6, 7 электронной разв зки, вентильные элементы 8, 9, усилители 12, 13, компараторы 14, 15, эл-ты И 16, 17. Введение в каждый канал прерывателей 4, 5, элементов И 18,19, RS-триггеров 20, 21, линий 10, 11 задержки, формирователей 22, 23 импульсов , регистров 24, 25, а также общих дл  всех каналов двух элементов ИЛИ 28, 29, счетчика 30 и дешифратора 31 позвол ет выделить сигнал амплитуды, ранжировать сигналы СО по амплитуде, определить канал с отсутствующим сигналом. 1 ил. Ю ч| ч1 оо 05

Description

Изобретение относитс  к радиотехнике и автоматике и может быть использовано дл  управлени  различными устройствами в канапе, где уровень сигнала строго максимален, дл  управ лени  различными устройствами в N каналах в зависимости от амплитуды сигналов, а также дл  осуществлени  весовой обработки сигналов.

Цель изобретени  - ранжирование всех сигналов по амплитуде, выделени сигналов любой амплитуды и автоматическое определение каналов с отсутствующими сигналами.

На чертеже представлена функцио- нальна  схема предлагаемого устройства . I

Многоканальный различитель максимального сигнала выполнен на каналах 1.1-1.N, каждьй из которых содержит инвертирующий 2 и неинвертируюпц-ш 3 усилители, первый 4 и второй 5 прерыватели , первый 6 и второй 7 блоки оптоэлектронной разв зки, первый 8 и второй 9 вентильные элементы, первую 10 и вторую 11 линии задержки, первый 12 и второй 13 усилители, первый 14 и второй 15 компараторы, первый 16 и второй 17 элементы И, третий 18 и четвертый 19 элементы И, первый 20 и второй 21 RS-триггеры, первый 22 и второй 23 формирователи импульсов первый 24 и второй 25 регистры . Кроме того, многоканальный различитель максимального сигнала содержит общую нагрузку 26, источник 27 опорного напр жени , первый 28 и второй 29 элементы ИЛИ, двоичный счетчик 30, дешифратор 31, причем в каждом канале 1,1-1.N входы инверти- рующего 2 и неинвертирующего 3 усилителей подключены к входной шине 32, а их выходы подключены к входам первого 6 и второго 7 блоков оптоэлектронной разв зки через прерыватели 4 и 5 соответственно, первые выходы которых подключены соответственно к входам первого 8 и второго 9 вентильных элементов, выходы которых соединены с первым входом общей нагрузки 26, второй вход которой подключен к общей шине, вторые и третьи выходы блоков оптоэлектронной разв зки подключены соответственно к первым и вторым входам первого 12 и второго 13 усилителей, выходы которых соединены соответственно с первыми входам первого 14 и второго 15 компарато

0

5

5 0 5

0

ров, выход первого компаратора 14 подключен к инверсному входу второго 17 элемента И и к соответствующим инверсным входам первого и второго элементов И остальных N-1 каналов, а вьгагод второго компаратора 15 подключен к инверсному входу первого 16 элемента И и к соответствующим инверсным входам первого и второго элементов И остальных N-1 каналов, пр мые входы первого 16 и второго 17 элементов И всех N каналов соединены с выходом общей нагрузки, вторые входы первого 14 и второго 15 компараторов всех N каналов подключены к источнику 27 опорного напр жени .

Также в каждом канале выходы инвертирующего 2 и неинвертирующего 3 усилителей подключены к входам первого 4 и второго 5 прерывателей, вторые входы которых соединены соответственно с выходами первой 10 и второй 11 линий задержки, выходы первого 4 и второго 5 прерывателей подключены соответственно к входам первого 6 и второго 7 блоков оптоэлектронной разв зки, выходы первого 16 и второго 17 элементов И подключены соответственно к первым пр мым входам третьего 18 и четвертого 19 элементов И, выходы которых св заны с входами первого 20 и второго 21 RS-триггеров, выходы которых подключены соответственно к первой 10 и второй 11 лини м задержки и входам первого 22 и второго 23 .формирователей импульсов, выходы которых св заны соответственно с первыми входами первого 24 и второго 25 регистров,выходы первого 16 и второго 17 элементов И N каналов подключены к 2N входам первого элемента ИЛИ 28, выход которого св зан с первым входом двоичного счетчика 30, первый выход которого соединен с третьими входами первого 24 и второго 25 регистров N каналов, а второй выход через второй элемент ИЛИ 29 соединен с вторым входом счетчика 30, выходы регистров 24,и 25 каналов прдключены к 2N входам дешифратора 31, причем вторые инверсные входы третьего 18 и четвертого 19 элементов И N каналов, R-входы RS- триггеров 20 и 21 N каналов и второй вход счетчика 30 объединены и соединены -с шиной установки О.

Устройство работает следующим образом .

Многоканальный различитель максимального сигнала автоматически анализирует сигналы, поступающие на входные шины 32 всех каналов 1,1- 1.N независимо от пол рности. В каждом из каналов 1.1-1.N инвертирующий усилитель 2 преобразует сигналы отрицательной пол рности в сигналы положительной пол рности. При этом прохождение сигнала и логика работы схемных элементов, подключенных к выходу инвертирующего усилител  2, полностью аналогичны прохождению сигнала и логике работы схемных элементов , подключенных к выходу неинвертирующего усилител  3 при поступлении на входную шину 32 сигналов положительной пол рности. Поскольку все каналы 1.1-1.N аналогичны, ниже описываетс  работа одного из каналов 1.1-1.N при поступлении на входные шины сигналов отрицательной пол рности .

В исходном состо нии при отсутствии входных сигналов регистры 24 и 25, RS-триггеры 20 и 21 наход тс  в нулевом состо нии, а все разр ды вычитающего счетчика 30 - в единичном состо нии.

В каждом из каналов 1.1-1.N инвертирующий усилитель 2 преобразует сигналы отрицательной пол рности в сигналы положительной пол рности. При этом оказываетс  открытым только тот вентильный элемент 8 (9), сигнал на аноде которого максимален. Остальные вентильные элементы 8 (9) за счет перераспределени  потенциалов заперты. Через открытый вентильный элемент 8 и прерыватель 4 протекает ток, который регистрируетс  первым блоком 6 оптоэлектронной разв зки, на втором и третьем выходах которого создаетс  разность потенциалов , котора  поступает на входы первого усилител  12, на выходе которого устанавливаетс  напр жение, пропорциональное разности потенциалов . Если напр жение на выходе первого усилител  12 превышает напр жение источника 27 опорного напр жени , то на выходе первого компаратора 14 по вл етс  напр жение, соответствующее уровню логической 1. Опорное напр жение выбираетс , из услови  регистрации минимально допустимого тока в цепи включени  первого блока 6 оптоэлектронной разв зки. Применение блоков 6 и 7 оптоэлектронной разв зки дл  регистрации тока в цепи сработавшего канала 1.1-1.N позвол ет обеспечить однозначное срабатывание каналов 1.1-1.N при пе- е ременной амплитуде максимального сигнала , а .также осуществить гальваническую разв зку между входными 32 и выходными 33 шинами. При протекании тока через открытый вентильный эле- 10 мент 8 создаетс  падение напр жени  на общей нагрузке 26. Обща  нагрузка выполнена таким образом, что при протекании через нее тока независимо от уровн  максимального сигнала 5 на ее выходе создаетс  падение напр жени , значение которого лежит в диапазоне логической 1 первого 16 и второго 17 элементов И. Сигнал, соответствующий уровню логической 1, 0 с выхода сработавшего первого компаратора 14 поступает на инверсный вход второго элемента И 17 данного канала, а также на инверсные входы первого 16 и второго 17 элементов И 5 остальных N-1 каналов. На пр мой

вход первого 16 и второго 17 элементов И всех каналов 1.1-1.N поступает напр жение логической 1 с выхода общей нагрузки 26. При этом логич.с- ка  1 присутствует только на выходе первого элемента И 16 рассматриваемого канала, на входной шине 32 которого присутствует максимальный сигнал, так как на инверсные входы первого элемента 16 поступает напр - жение логического О с выходов несработавших компараторов .14 и 15 всех каналов 1.1-1.N, а на пр мом входе присутствует напр жение логической 1, поступающее с общей нагрузки 26. апр жение логической 1 с выхода .первого элемента И 16 поступает на первый вход первого элемента ИЛИ 28 :и на первый вход третьего элемента И 18. Напр жение логической 1 с выхода первого элемента ИЛИ 28 поступает на первый вход вычитающего счетчика 30, все разр ды которого находились до этого в единичном состо нии . В результате воздействи  .логической 1 на первый вход вычи- тающегр счетчика 30 двоичное число на его выходе уменьшаетс  на единицу. Так как на первый вход третьего элемента И 18 поступает напр жение ло- гической 1, и на его второй инверсный вход напр жение, соответствующее уровню логического , то на выходе третьего элемента И 18 по витс  нап0

0

5

0

р жение, соответствующее уровню логической 1, которое поступает на S-вход RS-триггера 20 и устанавливает его в единичное состо ние. Напр жение , соответствующее уровню логической 1, с выхода RS-триггера 20 через линию 10 задержки поступает на второй вход первого прерывател  4 и отключает канал с максимальным уровнем сигнала. Одновременно напр жение логической 1 с выхода RS-триггера 20 поступает на вход первого формировател  22 импульсов, на выходе которого по вл етс  видеоимпульс, длительность которого должна быть меньше либо равна длительности времени задержки линии 10 задержки. Видеоимпульс с выхода первого формировател  22 импульсов поступает на первый вход регистра 24, в результате чего происходит считывание двоичного числа со счетчика 30 в первый регистр 24. Данное двоичное число  вл етс  . рангом максимального сигнала. Это двоичное число с выхода первого регистра 24 поступает на первый вход дешифратора 31 с 2N вводами. На первом из N выходов дешифратора 31 по вл етс  напр жение, соответствующее сигналу с максимальной амплитудой. Врем  задержки ut линии 10 задержки определ ет общее врем  ранжировани  сигналов, равное NAt.

После отключени  канала с макси-г мальным уровнем сигнала происходит анализ оставшихс  N - 1 сигналов, из которых аналогичным образом определ етс  сигнал с максимальной,амплиту . дой. При этом двоичное число на вычитающем счетчике уменьшитс  епде на единицу, что соответствует рангу сиг

нала с максимальной амплит гдой, но

больше амплитуд оставшихс  N - 2 сигналов.

Ранги анализируемых сигналов хран тс  в регистрах 24 и 25 каналов и могут быть использованы дл  весовой обработки сигналов.

Таким образом, на N :;ыходах дешифратора 31 по в тс  сигналы в строго определенной последовательности. Например, на первом выходе по витс  сигнал,соответствуюш 1й каналу с максимальной амплитудой, на втором - сигнал, соответствующий каналу с меньшей амплитудой, на третьем - сигнал, соответствующий каналу с

0

0

еще меньшей амплитудой, и так далее, т.е. каждый из N выходов дешифратора 31 управл етс  каналом с вполне определенным рангом.

После ранжировани  N сигналов-двоичное число на выходе счетчика 30 будет равно минимальному числу (например , нулю), и на втором выходе счетчика 30 по витс  напр жение, соответствующее уровню логической 1, которое через второй элемент ИЛИ 29 поступает на второй вход счетчика 30, на R-входы первого 20 и второго 21 RS-триггеров N каналов, на вторые 5 входы первого 24 и второго 25 регистров каналов, на инверсные вторые входы третьего 18 и четвертого 19 элементов И и устанавливает все разр ды счетчика 30 в единичное состо ние, а первый 20 и второй 21 RS-триггеры, а также первый 24 и второй 25 реги ст- ры - в нулевое состо ние. После ус- тановки всех разр дов счетчика 30 в единичное состо ние на его втором выходе по витс  напр жение, соответствующее уровню логическюго О. В качестве второго выхода счетчика ,30 может быть использован, например, .выход элемента И, входы котрого соединены с инверсными выходами разр дов счетчика 30.

Таким образом, многоканальный раз- личитель максимального -игнaлa автоматически возвращаетс  в исходное состо ние и при наличии сигналов на входной шине 32 снова производит ранжирование сигналов. Врем  ранжировани  сигналов, а следовательно, и длительность времени задержки линии задержки определ етс  минимальной длительностью ранжируемых сигналов.

5

0

5

В случае, если сработают вентильные элементы 8 и 9 в двух и более каналах, то согласно выбранной логике работы первого 16 и второго 17 элементов И всех N каналов сигналы на выходных шинах 33 всех каналов будут отсутствовать. Этим обеспечиваетс  ранжирование сигналов, амплитуды которых различны.

Claims (1)

1. Изобретение относитс  к радиотехнике и автоматике и может быть использовано дл  управлени  различными устройствами в канапе, где уровень сигнала строго максимален, дл  управ лени  различными устройствами в N каналах в зависимости от амплитуды сигналов, а также дл  осуществлени  весовой обработки сигналов. Цель изобретени  - ранжирование всех сигналов по амплитуде, выделени сигналов любой амплитуды и автоматическое определение каналов с отсутствующими сигналами. На чертеже представлена функциональна  схема предлагаемого устройства . I Многоканальный различитель максимального сигнала выполнен на каналах 1.1-1.N, каждьй из которых содержит инвертирующий 2 и неинвертируюпц-ш 3 усилители, первый 4 и второй 5 пр рыватели, первый 6 и второй 7 блоки оптоэлектронной разв зки, первый 8 и второй 9 вентильные элементы, первую 10 и вторую 11 линии задержки, первый 12 и второй 13 усилители, первый 14 и второй 15 компараторы, первый 16 и второй 17 элементы И, третий 18 и четвертый 19 элементы И первый 20 и второй 21 RS-триггеры, первый 22 и второй 23 формирователи импульсов первый 24 и второй 25 регистры . Кроме того, многоканальный различитель максимального сигнала содержит общую нагрузку 26, источник 27 опорного напр жени , первый 28 и второй 29 элементы ИЛИ, двоичный счетчик 30, дешифратор 31, причем в каждом канале 1,1-1.N входы инвертирующего 2 и неинвертирующего 3 усили телей подключены к входной шине 32, а их выходы подключены к входам первого 6 и второго 7 блоков оптоэлектронной разв зки через прерыватели 4 и 5 соответственно, первые выходы которых подключены соответственно к входам первого 8 и второго 9 вентиль ных элементов, выходы которых соединены с первым входом общей нагрузки 26, второй вход которой подключен к общей шине, вторые и третьи выходы блоков оптоэлектронной разв зки подключены соответственно к первым и вторым входам первого 12 и второго 13 усилителей, выходы которых соединены соответственно с первыми входам первого 14 и второго 15 компаратоов , выход первого компаратора 14 подключен к инверсному входу второго 17 элемента И и к соответствующим инверсным входам первого и второго элементов И остальных N-1 каналов, а вьгагод второго компаратора 15 подключен к инверсному входу первого 16 элемента И и к соответствующим инверсным входам первого и второго элементов И остальных N-1 каналов, пр мые входы первого 16 и второго 17 элементов И всех N каналов соединены с выходом общей нагрузки, вторые входы первого 14 и второго 15 компараторов всех N каналов подключены к источнику 27 опорного напр жени . Также в каждом канале выходы инвертирующего 2 и неинвертирующего 3 усилителей подключены к входам первого 4 и второго 5 прерывателей, вторые входы которых соединены соответственно с выходами первой 10 и второй 11 линий задержки, выходы первого 4 и второго 5 прерывателей подключены соответственно к входам первого 6 и второго 7 блоков оптоэлектронной разв зки, выходы первого 16 и второго 17 элементов И подключены соответственно к первым пр мым входам третьего 18 и четвертого 19 элементов И, выходы которых св заны с входами первого 20 и второго 21 RS-триггеров, выходы которых подключены соответственно к первой 10 и второй 11 лини м задержки и входам первого 22 и второго 23 .формирователей импульсов, выходы которых св заны соответственно с первыми входами первого 24 и второго 25 регистров,выходы первого 16 и второго 17 элементов И N каналов подключены к 2N входам первого элемента ИЛИ 28, выход которого св зан с первым входом двоичного счетчика 30, первый выходкоторого соединен с третьими входами первого 24 и второго 25 регистров N каналов, а второй выход через второй элемент ИЛИ 29 соединен с вторым входом счетчика 30, выходы регистров 24,и 25 каналов прдключены к 2N входам дешифратора 31, причем вторые инверсные входы третьего 18 и четвертого 19 элементов И N каналов, R-входы RSтриггеров 20 и 21 N каналов и второй вход счетчика 30 объединены и соединены -с шиной установки О. Устройство работает следующим образом . Многоканальный различитель макси мального сигнала автоматически анализирует сигналы, поступающие на входные шины 32 всех каналов 1,11 .N независимо от пол рности. В каж дом из каналов 1.1-1.N инвертирующи усилитель 2 преобразует сигналы отрицательной пол рности в сигналы положительной пол рности. При этом прохождение сигнала и логика работы схемных элементов, подключенных к выходу инвертирующего усилител  2, полностью аналогичны прохождению сигнала и логике работы схемных эле ментов, подключенных к выходу неинвертирующего усилител  3 при поступ лении на входную шину 32 сигналов положительной пол рности. Поскольку все каналы 1.1-1.N аналогичны, ниже описываетс  работа одного из канало 1.1-1.N при поступлении на входные шины сигналов отрицательной пол рности . В исходном состо нии при отсутст вии входных сигналов регистры 24 и 25, RS-триггеры 20 и 21 наход тс  в нулевом состо нии, а все разр ды вы читающего счетчика 30 - в единичном состо нии. В каждом из каналов 1.1-1.N инвер тирующий усилитель 2 преобразует сиг налы отрицательной пол рности в сигналы положительной пол рности. При этом оказываетс  открытым только тот вентильный элемент 8 (9), сигнал на аноде которого максимален. Остальные вентильные элементы 8 (9) за счет перераспределени  потенциалов заперты. Через открытый вентильный элемент 8 и прерыватель 4 протекает ток, который регистрируетс  первым блоком 6 оптоэлектронной разв зки, на втором и третьем выходах которого создаетс  разность потенциалов , котора  поступает на входы первого усилител  12, на выходе которого устанавливаетс  напр жение, пропорциональное разности потенциалов . Если напр жение на выходе первого усилител  12 превышает напр жение источника 27 опорного напр жени , то на выходе первого компаратора 14 по вл етс  напр жение, соответствующее уровню логической 1. Опорное напр жение выбираетс , из услови  регистрации минимально допустимого тока в цепи включени  первого блока 6 оптоэлектронной разв зки. Применение блоков 6 и 7 оптоэлектрон ной разв зки дл  регистрации тока в цепи сработавшего канала 1.1-1.N позвол ет обеспечить однозначное срабатывание каналов 1.1-1.N при переменной амплитуде максимального сигнала , а .также осуществить гальваническую разв зку между входными 32 и выходными 33 шинами. При протекании тока через открытый вентильный элемент 8 создаетс  падение напр жени  на общей нагрузке 26. Обща  нагрузка выполнена таким образом, что при протекании через нее тока независимо от уровн  максимального сигнала на ее выходе создаетс  падение напр жени , значение которого лежит в диапазоне логической 1 первого 16 и второго 17 элементов И. Сигнал, соответствующий уровню логической 1, с выхода сработавшего первого компаратора 14 поступает на инверсный вход второго элемента И 17 данного канала, а также на инверсные входы первого 16 и второго 17 элементов И остальных N-1 каналов. На пр мой вход первого 16 и второго 17 элементов И всех каналов 1.1-1.N поступает напр жение логической 1 с выхода общей нагрузки 26. При этом логич.ска  1 присутствует только на выходе первого элемента И 16 рассматриваемого канала, на входной шине 32 которого присутствует максимальный сигнал, так как на инверсные входы первого элемента 16 поступает напр - жение логического О с выходов несработавших компараторов .14 и 15 всех каналов 1.1-1.N, а на пр мом входе присутствует напр жение логической 1, поступающее с общей нагрузки 26. апр жение логической 1 с выхода первого элемента И 16 поступает на первый вход первого элемента ИЛИ 28 и на первый вход третьего элемента И 18. Напр жение логической 1 с выхода первого элемента ИЛИ 28 поступает на первый вход вычитающего счетчика 30, все разр ды которого находились до этого в единичном состо нии . В результате воздействи  .логической 1 на первый вход вычитающегр счетчика 30 двоичное число на его выходе уменьшаетс  на единицу. Так как на первый вход третьего элемента И 18 поступает напр жение логической 1, и на его второй инверсный вход напр жение, соответствующее уровню логического , то на выходе третьего элемента И 18 по витс  напр жение , соответствующее уровню логической 1, которое поступает на S-вход RS-триггера 20 и устанавливает его в единичное состо ние. Напр жение , соответствующее уровню логической 1, с выхода RS-триггера 20 через линию 10 задержки поступает на второй вход первого прерывател  4 и отключает канал с максимальным уровнем сигнала. Одновременно напр жение логической 1 с выхода RS-триггера 20 поступает на вход первого формиро вател  22 импульсов, на выходе которого по вл етс  видеоимпульс, длительность которого должна быть меньше либо равна длительности времени задержки линии 10 задержки. Видеоимпульс с выхода первого формировател  22 импульсов поступает на первый вход регистра 24, в результате чего происходит считывание двоичного числа со счетчика 30 в первый регистр 24. Данное двоичное число  вл етс  . рангом максимального сигнала. Это двоичное число с выхода первого регистра 24 поступает на первый вход дешифратора 31 с 2N вводами. На первом из N выходов дешифратора 31 по вл етс  напр жение, соответствующее сигналу с максимальной амплитудой. Врем  задержки ut линии 10 задержки определ ет общее врем  ранжировани  сигналов, равное NAt. После отключени  канала с макси-г мальным уровнем сигнала происходит анализ оставшихс  N - 1 сигналов, из которых аналогичным образом определ етс  сигнал с максимальной,амплиту . дой. При этом двоичное число на вычитающем счетчике уменьшитс  епде на единицу, что соответствует рангу сиг нала с максимальной амплит гдой, но больше амплитуд оставшихс  N - 2 сигналов. Ранги анализируемых сигналов хран тс  в регистрах 24 и 25 каналов и могут быть использованы дл  весовой обработки сигналов. Таким образом, на N :;ыходах дешифратора 31 по в тс  сигналы в стро го определенной последовательности. Например, на первом выходе по витс  сигнал,соответствуюш 1й каналу с максимальной амплитудой, на втором сигнал , соответствующий каналу с меньшей амплитудой, на третьем сигнал , соответствующий каналу с еще меньшей амплитудой, и так далее, т.е. каждый из N выходов дешифратора 31 управл етс  каналом с вполне определенным рангом. После ранжировани  N сигналов-двоичное число на выходе счетчика 30 будет равно минимальному числу (например , нулю), и на втором выходе счетчика 30 по витс  напр жение, соответствующее уровню логической 1, которое через второй элемент ИЛИ 29 поступает на второй вход счетчика 30, на R-входы первого 20 и второго 21 RS-триггеров N каналов, на вторые входы первого 24 и второго 25 регистров каналов, на инверсные вторые входы третьего 18 и четвертого 19 элементов И и устанавливает все разр ды счетчика 30 в единичное состо ние, а первый 20 и второй 21 RS-триггеры, а также первый 24 и второй 25 регистры - в нулевое состо ние. После ус- тановки всех разр дов счетчика 30 в единичное состо ние на его втором выходе по витс  напр жение, соответствующее уровню логическюго О. В качестве второго выхода счетчика ,30 может быть использован, например, .выход элемента И, входы котрого соединены с инверсными выходами разр дов счетчика 30. Таким образом, многоканальный различитель максимального -игнaлa автоматически возвращаетс  в исходное состо ние и при наличии сигналов на входной шине 32 снова производит ранжирование сигналов. Врем  ранжировани  сигналов, а следовательно, и длительность времени задержки линии задержки определ етс  минимальной длительностью ранжируемых сигналов. В случае, если сработают вентильные элементы 8 и 9 в двух и более каналах, то согласно выбранной логике работы первого 16 и второго 17 элементов И всех N каналов сигналы на выходных шинах 33 всех каналов будут отсутствовать. Этим обеспечиваетс  ранжирование сигналов, амплитуды которых различны. Формула изобретени  Многоканальный различитель максимального сигнала, выполненный на N каналах, каждый из которых содержит инвертирующий и неинвертирующий усилители , первый и второй блоки оптоэлекронной разв зки, первый и второй вентильные элементы, первый и второй

   1 усилители, первый и второй компараторы , первый и второй элементы И и источник опорного напр жени , причем в каждом- канале входы инвертирующе , го и неинвертирующего усилителей подключены к входной шине, первые выходы блоков оптоэлектронной разв з ки подключены соответственно к входам первого и второго вентильных элементов , выходы которых соединены с первым входом общей нагрузки, второй вход которой подключен к общей шине, а вторые и третьи выходы блоков оптоэлектронной разв зки подключены соответственно к первым и вторым входам первого и второго усилителей, выходы которых соединены соответственно с первыми входами первого и второго компараторов, выход первого компаратора подключен к инверсному входу второго элемента И и к соответствующим инверсным входам первого и второго элементов И остальных N - 1 каналов, а выход второго компаратора подключен к инверсному входу первого элемента И и к соответствующим инверсным входам первого и второго элементов И остальных N - 1 каналов, пр мые входы первого и второго элементов И всех N каналов соединены с выходом общей нагрузки, вторые входы первого и второго компараторов всех N каналов подключены к источнику опорного напр жени , отличающийс  тем, что, с целью расширени  функциональных возможностей, в каждый из N каналов дополнительно введены и подключены к выходам соответственно инвертирующего и неинвертирующего усилителей первый и второй прерыватели.

   вторые входы которых св заны соответственно с выходами первой и второ линий задержек, а выходы первого и второго прерывателей св заны соответственно , с входами первого и второго блоков оптоэлектронной разв зки, а также третий и четвертый элементы И, пр мые входы которых соединены с выходами первого и второго элементов И, а выходы св заны с S-входами первого и второго RS-триггеров, а также первый и второй формирователи импульсов , первый и второй регистры и общие дл  всех каналов первый на 2N входоё и второй элементы ИЛИ, счетчи и дешифратор на 2N входов, при этом выходы RS-триггеров св заны соответственно с входами первой и второй линий задержек и входами первого и второго формирователей импульсов, выходы которых св заны соответственно с первыми входами первого и второго регистров, первый элемент ИЛИ на 2N входов соединены входами с выходами первого и второго элементов И N каналов, выход первого элемента ИЛИ св зан с первым входом счетчика, первый выход которого св зан с третьими входами первого и второго регист|ров N каналов, а второй выход через второй элемент ИЛИ св зан с вторым входом счетчика, выходы первых и вторых регистров N каналов св заны с 2N входами дешифратора, причем вторые инверсные входы третьего и четвертого элементов И N каналов, Rвходы RS-триггеров N каналов, вторые входы первого и второго регистров N каналов и второй вход счетчика объединены и соединены с шиной установки в О, выходы дешифратора  вл ютс  выходом многоканального различител .