SU1058050A1 - Преобразователь бипол рного кода в однопол рный - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНОГО КОДА В ОДНОПОЛЯРНЫЙ, содержащий два элемента согласовани , входы каждого из которых соединены с соответствующей входной шиной, два источника питани , выходые шины, о т л и« чающийс  тем, что, с целью упрощени  устройства и повьлаени  помехоустойчивости, в него введены четыре оптрона-ннвертора, два логических элемента ИЛИ-НЕ и логический элемент ИЛИ, при зтам первые выходы первого и второго элементов согласовани  соединены с анодами светодиодов первого и третьего оптронов-инверторов соответственно, вторые выходы элементов согласовани  соединены с катодами светодирдов второго и четвертого оптронов-инверторов соответственно, третьи выходы элементов согласовани  объединены и соединены с катодами светодиодов первого и третьего оптронов-инверторов , анодс1ми светодиодов второго и четвертого оптронов-инверторов и с отрицательной шиной первого источника питани  и положительной шиной второго источника питани , положительна  шина первого источника питани  соединена с четвертыми входами элементов согласовани , отрицательна  шина второго источника питани  соединена с п тщда входа ш элементов согласовани , выходы первого и четвертого оптронов-инверторов через первый логический элементИЛИ-НЕ подключены к первой выходной шине устройства и первому входу логического элемента КИИ, выход которого подключен к второй выходной шине устройства, выходы второго и третьего оптронов-инверторов черей второй логический элеО СП мент ИЛИ-НЕ подключены к третьей выходной шине устройства и к второму входу логического элемента ИЛИ. 00 ел

Description

2. Преобразователь по п.1, о т личающийс  тем, что кажды элемент согласовани  выполнен в виде двух блоков, Кс1ждый из которых состоит из диода, резистивного делител , эмиттерного повторител  на составных транзисторах, согласующего резистора и резистора нагрузки при. этом эмиттерный повторитель первого блока выполнен на транзисторах п-р-п проводимости, а второго - на транзисторах р-п-р проводимости, диоды блоков включены встречно-параллельно , точка соединени  их  вл етс  входом элемента согласова- ,

1ш ,, вторые выводы каждого из диодов подключены к средней точке резистивного делител -, включенного меж ду четвёртым и третьим выходами элемента согласовани , и входу эмиттерного повторител , резисторы нагрузки эмиттерных повторителей первого и второго блоков включены между третьим выходом элемента согласовани  и выходами эмиттерных повтори . телей, а согласующие рёзист оры включены между выходами эмиттерных повторителей первого и второго блоков

|и соответственно первым и вторым выходом элемента согласовани .

Изобретение относитс  к импульсной технике и может быть использовано в устройствах информации по лини м св зи.

Известны устройства дл  преобразовани  бипол рных сигналов в однопол рные , например преобразователь бипол рного кода в однопол рный, содержащий два канала (с одной входной шиной), сумматор, пороговые элементы и ключи С1 J.

Недсэстатки указанного преобразова тел  - отсутствие гальванической разв зки входных и выходныхшин, а также низка  помехозащищенность.

Наиболее близким к предлагаемому,  вл етс  преобразователь бипол рного кода в однопол рный, содержащий две входные шины противофазного бипол рного кода, элементы согласовани , содержащие резистивные делители и усилители-ограничители, помехоподавл ющую схему выделени  однопол рных последовательного кода и синхроимпульсов, содержащую два инвертора , логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и три 1К-триггера, в котором выходы резистивных делителей соединены с входами соответствующих усилителей-ограничителей, йыход первого из которых подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом другого усилител -ограничител К-входом первого IК-триггера и через .первый инвертор - с 1-входом этого же триггера, выход которого подключен к первой выходной шине, при этом выход элемента ИСКЛЮЧАЮЩЕЕ .ИЛИ соединен с I-входами второго и третьеГо I К-триггеров и через второй инвертор - с К-входами этих же триггеров , счетные входы которых подключены к шине опорных сигналов, кроме того, пр мой и инверсный выходы второго IК-триггера соединены соответст венно с другими 1-и и К-входами третьего IК-триггера, пр мой выход которого подключен .к другой выходной шине, а инверсный - к счетному входу первого I К-триггера 2,

Недостатками известного преобразовател   вл ютс  отсутствие гальванической разв зки линий св зи и логической схемы, что обуславливает их искажающее взаимовли ние; жестка  прив зка схемы преобразо ,вател  к одной определенной частотеследовани  импульсов входного кода

слаба  помехозащищенность.

Цель изобретени  - упрощение устройства и повышение помехоустойчивости . Поставленна  цель достигаетс 

тем, что в преобразователь бипол рного кода в однопол рный, содержащий два элемента согласовани , I входы ка сдого из которых соединены -с соответствующей входной шиной,

-два источника питани , выходные ши-

ны, введены четыре оптрона-инвертора , два логических элемента ИЛИ-НЕ и логический- элемент ИЛИ, при этом первые выходы первого и второго элементов согласов.ани  соединены с анодами светодиодов первого и третьего оптронов-инверторов соответственно , вторые выходы элементов согласовани  соединены с катодами светодиодов второго и четвертого оптронов-инверторов соответственно, тре тьи выходь элементов согласовани  ;объединены и соединены с катодами светодиодов первого и третьего рптронов-инверторов, анодами светодиодов второго и четвертого оптронов-инверторов и с отрицательной шиной первого источника питани  и положительной шиной второго источника питани , положительна  шина

первого источника питани  соединена с четвертыми входами элементов согласовани , отрицательна  шина второго источника питани  соединена с п тьдали входами элементов согласовани , выходы первого и четверг того оптронов-инверторов через первый Логический элемент ИЛИ-НЕ подключены к первой выходной шине устройства и первому входу логического элемента ИЛИ, выход которого подключен к второй выходной шине устройства, выходы второго и третьего оптронов-инверторов через второй логический элемент ИЛИ-НЕ подключены к третьей выходной шине устройства и к второму, входу логиче кого элемента ИЛИ.

Каждый элемент согласовани  выполнен в виде двух блоков, каждый и которых состоит из диода, резйстивного делител , эмиттерного повторител  на составных транзисторах, согласующего резистора и резистора нагрузки, при этом эииттерный повторитель nepfeoro блока выполнен на транзисторах п-р-л проводимости, а второго - на транзисторах р-п-р проводимости, диоди блоков включены встречно-параллельно/ точка соединени  их  вл етс  входом элемента согласовани , вторые выводы кгикдого из диодов подключены к средней точке резистивного делител , включенного между четвертым и третьим выходами элемента согласовани , и входу эмиттерного повторител , резисторы нагрузки эмиттерных повторителей первого и второго блоков включены между третьим выходом элемента согласовани  и выходами эмиттерных повторителей, а-согла ,сующие резисторы включены между выходами эмиттерных повторителей первого и второго блоков и соответс венно первым и вторым выходом элемента согласовани .

На представлена принципиальна  электрическа  схема предлагаемого устройства.

Устройство содержит входные 1 и 2 шины, соединенные с элементами 3 и 4 согласовани , выходы которых подключены к оптронам-инверторам 5-1 - 5-2 и 6-1 - 6-2, логические элементы ИЛИ-НЕ 7 и 8, логический элемент ИЛИ 9, источники 10 и 11 питани . Элементы согласовани  состо  из блоков 12 и 13 положительного сигнала 14 и 15 отрицательного сигнала , которые состо т из диодов 16 :и 17, делителей на резисторах 18, 19 и 20, 21, эмиттерных повторителей на составных транзисторах 22 и 23, резисторов 24 и 25 нагрузки и согласующих резисторов 26 и 27. Устройство имеет 28-30 выходные шины .

Преобразователь бипол рного кода работает следующим образом.

Висходном состо нии потенциал на анодах диодов 16 и 17 больше,

чем на их катодах, поэтому диоды

16 и 17 открыты и потенциал на базах составных транзисторов 22 и 23 равен падению напр жени  на откры том даюде. Транзисторы 22 и 23 закрыты . На :выходах всех оптронов-инверторов 5-1 - 5-2 и 6-1 - 6-2 логические единицы. На выходах логичес них элементов ИЛИ-НЕ 7 и 8 и соответственно , на выходных шинах 28.-30 логические нули..j

При одновременном поступлении входного сигнала, например, положительной пол рности на входную шину 1 и отрицательной пол рности на . входную тину 2 на выходах оптроновинверторов и 6-2 по вл ютс  сигналы , соответствук дие логическому нулю, которые воздействуют на входы логического элемента ИЛИ-НЕ 7. В результате воздействи  нулевых сигналов на выходе логического элемента ИЛИ-НЕ 7, а также на выходной ыине 28 устройства по вл етс  сигнал, соответствующий логической едиI нице. - .

j,

Кроме того, этот же сигнал поступает на первый вход логического элемента ИЛИ 9, что вызывает по вление логической единицы на его выходе и соответственно на выходной шине 29 устройства.

При одновременном поступлении отрицательного сигнала на входную шину 1 И положительного на входную шину 2 срабатывают оптроны-инверторы 6-1 и 5-2, на выходах которых по вл ютс  сигналы, соответствующие логическим .нул м, которые поступают на входы логического элемента ИЛИ-НЕ 8. Совпадение логических нулей на входе элемента ИЛИ-НЕ 8 вызывает по вление единицы на его выходе и выходной шине 30 устройства. Кроме того, логическа  единица с . выхода логического элемента ИЛИ-НЕ В поступает на второй вход логического элемента ИЛИ, 9, на выходе, которого . и выходной шине 29 устройства по вл етс  сигнал, соответствующий логической единице.

Длительность импульсов на выходных шинах преобразовател  меньше длительности импульсов входного сигнала на врем  нарастани  амплитуды входного сигнала до порогового значени . Однопол рные импульсы на выходных шинах преобразовател  бипол рного кода имеют пр моугольную форму, необходимую дл  работы логических элементов дискретной техники

Любые помехи, амплитуды которых

S 1058050

ниже заданного порога, на выход пре-Таким образом, предлагаемьл

обраэовател  не передаютс .преобразователь бипол рного кода

Если на одной из входных шин по-в однопол рный обеспечивает эащи вл ютс  одиночные помехи любой по- ту от воздействий синфазных и нел рностн , амплитуда которых вышесинфазных помех любой пол рности, порогового значени , логический нуль,5 длительно,сть и амплитуда которых по вл етс  на выходе только одногоне превышает предельно допустимых из оптронов-инверторов что недоста-значений параметров сигналов, посточно дл  срабатывани  устройства.тупак цих на шины 1 и 2 устройства.

Claims (2)

1. ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНОГО КОДА В ОДНОПОЛЯРНЫЙ, содержащий два элемента согласования, входы каждого из которых соединены с соответствующей входной шиной, два источника питания, выходые шины, отличающийся тем, что, с целью упрощения устройства и повышения помехоустойчивости, в него введены четыре оптрона-инвертора, два логических элемента ИЛИ-HE и логический элемент ИЛИ, при этом первые выхода первого и второго элементов согласования соединены с анодами светодиодов первого и третьего оптронов-инверторов соответственно, вторые выхода элементов согласования соединены с катодами светодирдов второго и четвертого оптронов-инверторов соответственно, третьи выходы элементов согласования объединены и соединены с катодами светодиодов первого и третьего оптронов-инверторов , анодами светодиодов второго и четвертого оптронов-инверторов и с отрицательной шиной первого источника питания и положительной шиной второго источника питания, положительная шина первого источника питания соединена с четвертыми входами элементов согласования, отрицательная шина второго источника питания соединена с пятили входами элементов согласования, выхода первого и четвертого оптронов-инверторов через первый логический элемент ИЛИ-HE подключены к первой выходной шине устройства и первому входу логического элемента ИЛИ, выход которого подключен к второй выходной шине устройства, выхода второго и третьего оптронов-инверторов черей второй логический элемент ИЛИ-HE подключены к третьей выходной шине устройства и к второму входу логического элемента ИЛИ.

   SU ,Л 058050
2. 2. Преобразователь по п.1, о т личающийся тем, что каждый элемент согласования выполнен в виде двух блоков, каждый из которых состоит из диода, резистивного делителя, эмиттерного повторителя на составных транзисторах, согласующего резистора и резистора нагрузки, при· этом эмиттерный повторитель первого блока выполнен на транзисторах п-р-п проводимости, а второго - на транзисторах р-п»р проводимости, диоды блоков включены встречно-параллельно, точка соединения их является входом элемента согласова- , ния,, вторые выводы каждого из диодов подключены к средней точке резистивного делителя, включенного меж ду четвёртым и третьим выходами элемента согласования, и входу эмиттерного повторителя, резисторы нагрузки эмиттерных повторителей первого;и второго блоков включены между третьим выходом элемента согласования и выходами эмиттерных повторителей, а согласующие резисторы включены между выходами эмиттерных повторителей первого и второго блоков и соответственно первым и вторым выходом элемента согласования.