SU1254584A1 - Быстродействующий аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в области аналого-цифровых преобразователей. Изобретение позвол ет повысить быстродействие устройства. Это достигаетс  за счет уменьшени  времени компенсации , ускорение формировани  младших разр дов кода достигаетс  тем, что счетчик работает не на сложение (при его нулевой начальной установке), а на вычитание (при его едничной начальной установке ). При этом опорный компаратор фиксирует момент начала работы счетчика (момент, когда фаза выходного напр жени  рабочего фазовращател  достигла значени  (f, ), а блок адаптации фиксирует момент окончани  компенса- оди (момент, когда фаза выходного напр жени  рабочего фазовращател  достигла значени  q ). Дл  уменьшени  времени компенсации в устройство , содержащее генератор опорного напр жени , рабочий фазовращатель, блок компараторов, шифратор, блок пам ти, блок компенсирующего тока, опорньё) фазовращатель, формирователь и myльcoв, генератор импульсов, счетчик шшульсов, блок управлени , введешь опорный фазовращатель и блок адаптации. 3 з.п. ф-лы, 8 ил. (/ С ел . ел

Description

I

Изобретение относитс  к вычислительной технике и может быть использовано в области аналого-цифровых преобразователей.

Цель изобретени  - повышение быст- 5 родействи .

На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 - функциональна  схема блока адаптации;

125А58А2

и 57, включенные встречно, обмотки

58и 39 управлени  и компенсации, резисторы 60, 61 и 62. На обмотку 58 подаетс  входной сигнал, на обмотку

59- сигнал с выхода блока 6, на резисторы 60 и 61 - напр жение с выхода генератора 1.

Блок 3 компараторов (фиг.8) содержит компараторы 63, опорные фазоврана фиг, 3 - функциональна  схема бло- щатели 64, триггеры 65, резистор 66.

ка управлени ; на фиг. 4 - функциональна  схема формировател  импульсов; на фиг. 5 - структурна  электрическа  схема блока компенсации тока; на фиг. 6 - структурна  электрическа  схема формировател  импульсов вход щего в блок компенсирующего тока;на фиг.7 - структурна  электри-1 ческа  схема рабочего фазовраща-Г- тел ; на фиг. 8 - функциональна  схема блока компараторов.

Устройство (фиг, 1) содержит генератор 1 опорного напр жени , рабочий фазовращатель 2, блок 3 компараторов, шифратор 4, блок 5 пам ти блок 6 компенсирующего тока, опорный фазовращатель 7, формирователь 8 импульсов , генератор 9 импульсов, .to, опорный компаратор It, блок 12 управлет{  и блок 13 адаптации.

Блок 13 адаптации (фиг. 2) содержит дешифратор 14, блок 15 элементов ИЛИ, элемент 16 ШШ, выполненнь иа шести инверторах 17, элемент 18 задержки , триггер 19, дешв фатор 20, счетчик 21 импульсов, генератор 22 импульсов, триггер 23, резистор 24 и элемент И 25.

Блок 12 управлени  (г. 3) содержит элементы 26 и 27 ИЛИ, кнопку 28 Пуск, кнопку 29 Сброс, триггер 30, геиератор 31 шв1ульсов, счетчик 32 датульсов, деши4фатор 33, триггер 34, резистор 35, элемент 36 задержки.

Фарьв1рователь В импульсов (фиг.4) содержит компараторы 37 и 38, инвертор 39, элеьшнт 40 И.

Елок 6 компеисируищего тока (фиг. 5) содержит резистор 41, транзисторы 42, 43, 44 и 45, резистор 46, триггер 47, формирователь 48 импульсов , 49 И,

Форм ровлтель 48 импульсов (фиг.6) содержит диод 50, конденсатор 51,эле- №нты 52 и 53 И. Рабочий фазовращатель 2 (фиг.7) содержит ферромагнитные сердечники 54 и 55, на каждом из которых намотаны рабочие обмотки 56

- 5

;

125А58А2

и 57, включенные встречно, обмотки

58и 39 управлени  и компенсации, резисторы 60, 61 и 62. На обмотку 58 подаетс  входной сигнал, на обмотку

59- сигнал с выхода блока 6, на резисторы 60 и 61 - напр жение с выхода генератора 1.

Блок 3 компараторов (фиг.8) содержит компараторы 63, опорные фазовра- щатели 64, триггеры 65, резистор 66.

Опорный фазовращатель 7 отличаетс  от рабочего фазовращател  2 отсутствием обмоток 58 и 59.

Рассмотрим работу устройства дл  двух случаев.

В первом случае значение преобразуемого сигнала 1, таково, что соот- ветствующий ему фазовый сдвиг ц выходного напр жени  рабочего фазо- 0 вращател  2 удовлетвор ет соотнснпеиию Чх tfx, . где Ч„, - фазовый сдвиг, : соответствующий преобразуемому сигналу 1, , равному дискретности блока 3. Во втором случае значение преобр - зуемого сигнала Iц таково, что соответствующий ему фазовый сдвиг Cf выходного напр жени  рабочего фазовращател  2 удовлетвор ет соотношению: 0.х,

В первом случае, поскольку Cf, , и один из компараторов 63 не сработает, в силу чего код старших разр дов в блоке 5 будет состо ть 5 из одних нулей (т.е. ни один из триггеров блока 5 не переброситс  в 1), в св зи с чем на выходе элемента 25 в блоке 13 не по витс  напр жение, которое устанавливает в 1 триггер 0 23 блока 13 адаптации и запускает счетчик 21.

Кроме того, поскольку Cfn , у опорный компаратор 11 не опрокинетс  - он останетс  в исходном состо нии, $ при котором его выходной сигнал (уровень лог.1), поступающий на первый -вход генератора 9, разрешает импульсам с выхода генератора 9 поступать на вход Вычитание счетчика 1О и 50 уменьшать показани  последнего. На второй и третий входы генератора 9 импульсов при этом поступают разрешающие потенциалы соответственно с выхода формировател  8 и с первого 55 выхода блока 13 (пр мой выход триггера 19, наход щийс  в 1). Поэтому счетчик 10 работает на вычитание в течение интервала времени, равного

длительности импульса на выходе формировател  8 (длительность этого импульса пропорциональна величине Уу.-фх ) .По окончании преобразовани  в счетчике 10 будет зафиксиро- s ван код младших разр дов цифрового

эквивалента входного сигнала 3.

Во втором случае опорный компара- тор 11 опрокидываетс , на его выходе устанавливаетс  сигнал лог,О, за- О прещакщий импульсам с выхода генератора 9 поступать на счетчик 10, Одновременно в блоке 3 сработает соответствующее величине ( количество компараторов 63, в результате чего 5

на выходе блока 3 будет сформирован единичный (унитарный) код, который по соответствук цим командам блока 12 сначала будет преобразован в двоичный код (при помощи шифратора 4), а 20 затем записан в блок 5, Так в течение первого такта преобразовани  происходит формирование старших разр дов цифрового эквивалента входного сигнала 1,,

Поскольку код сформированных в течение первого такта старших разр дов может c дepжaть единицу, на инверсном выходе блока 5 по витс  отрицательный перепад напр жени  (из 30 лрг. Ч в лог,О), котор включит |блок 6, при этом в нем сигнал.с выхода формировател  48 установит триг- гер 47 в 1, благодар  чему ток от источника, собранного на транзисто- 35 pax 44 и 45 -.ерез транзистор 43 поступит в обмотку 59 рабочего фазовращател  .2, и начнетс  процесс компенсации , в течение которого фаза выходного напр жени  рабочего фазовра- 40 щател  2 сдвигаетс  в направлении, противоположном тому, в котором она сдвигалась под воздействием входного сигнала 1, Затем включитс  блок 13 и на выходе элемента 25 по витс  пе- 45 репад напр жени  (из лог,О в лог,1), который установит триггер 23 в 1, при этом импульсы генератора 22 начнут подсчитыватьс  счет25

чиком 22, Дешифратор 20 выдел ет из 50 °f блока 13 адаптации кода старших

разр дов разрешающий потенциал (уропоследовательности этих импульсов соответствующие им ульсыв соответствии с необходимым временемксжпенсащш.; Ъдновремейно на второй вход бловень лог,О) будет только на одном из выходов дешифратора 14, а значит и на первом входе только одного элека 13 адаптации с пр мого выхода

ка 5 поступает сформированный в течение первого такта код старших разр дов цифрового эквивалента преобра

s

О 5

20

30 35 40 45

254584

зуемого сигнала 3

25

(на фиг, 2 этот сигнал поступает на вход дешифратора 14), В зависимости от поступающего на дешифратор 14 кода разреша с ций потенциал по витс  на одном из выходов дешифратора 14, Функциональна  схема блока 13 адаптации приведена дл  случа , когда в течение первого такта преобразовани  происходит определение четырех старших разр дов выходного тока. В таком случае в зависимости от кода полученных в течение первого такта преобразовани  че- тьфех разр дов разрешающий потенциал будет на соответствующем выходе дешифратора 14, а значит и на первом входе соответствующего элемента ИЛИ блока 15,

На вторые входы элементов ИЛИ блока 15 поступают сигналы с выходов дешифратора 20,

Таким , чем больший код стар тх разр дов, тем больший номер lOfeeT элемент ИЛИ, на первый вход которого поступает разрешакиций сигнал с ВЫХОДА дешифратора 14, и тем позднее по в тс  сигналы на выходах блока t3.

Таким образом блок 13 адаптации 4мксирует момент окончани  компенсации (этот м(жеит наступает тем раньше , чем меньше величина входного преобразуемого сигнала 1,

Блок 13 работает следуюпщм образом .

При нажатии кнопки Пуск в блоке 12 управлени  на его первом выходе по вл етс  сигнал лог,О, который, поступа  на третий вход блока 13, устанавливает в 1 триггер 19, сигнал с пр мого выхода которого разрешает поступление импульсов с генератора 9 импульсов на счетный вход счетчика 10,

На второй вход блока 13 с пр мого выхода блока 5 поступает ког старших разр дов, сфорюсрованный в течение первого такта преобразовани , В зависимости от поступившего на второй

вень лог,О) будет только на одном из выходов дешифратора 14, а значит и на первом входе только одного элемента ИШ блока 15,

При поступлении на первые входы блока 13 с ииверсного выхода блока 5 кода, содержащего хот  бы одну единицу , происходит установка в единицу триггера 23, сигнал с пр мого выхода которого включает генератор 22 импульсов, импульсы которого поступают на счетчик 21. Деншфратор 20 вьзде- л ет из последовательности поступающих на счетчик 21 импульсов генератора 22 соответствуклцие импульсы, которые поступают на вторые входы блока 15. Следовательно, на втором выходе блока 13 по витс  один из импульсов генератора 22 (этот импульс свидетельствует об окончании процесса компенсации ).

Таким образом, чем больший код поступает на второй вход блока 13 (на вход дешифратора 14), тем позднее по витс  импульс на втором выходе блока 13, фиксирующий момент окончани  компенсации. Этот импульс устанавливает в О триггеры 19 и 23 и в блоке 13 адаптации н выключает блок 6,

Чем больше величина входного (преФормирователь 8 содержит кёютара- трры 37 и 38, преобразукмцие выходные

образуемого) сигнала и чем больше код 25 сигналы рабочего 2 и опорного 7 фастарших разр дов, тем больша  величина компенсирующего тока необходима дл  осуществлени  компенсации, тем большее врем  необходимо дл  того, чтобы требуемое значение компенсиру- ющего тока установилось с требуемой точностью в обмотке 59 рабочего фазовращател  2 и тем позднее по витс  импульс на втором выходе блока 13 адаптации.

Импульс с вькода элементов ИЛИ блока 15 устанавливает в О триггеры 19 и 23, пройд  элемент 18, подготавливает блоки устройства к HOBOif-iy

циклу работы: в блоке 13 устанавлива-ед (с требуемой точностью) будет достигет в О счетчик 22j а также выполн ет начальные установки в блоках 5,125 счетчике 10 в блоках 3 и 12 осуществл ет нулевь1е установки, а счетчик 10 - устанавливает в начальное состо ние. 45

Блок 12 работает следующим обра зом.

При нажатии кнопки 28 триггеры 30, 34 устанавливаютс  в 1. Сигнал с пр мого выхода триггера 30 включает :sO генератор 31, stMnyjtbCM которого подсчитываютс  счетчиком 32, дешифратор 33 выдел ет из этой последовательности соответствукедие импульсы. Первый из этих импульсов, поступа  на пер- 55 вый вход блока 3, осуществл ет запись состо ний компараторов 63 в триггеры 65. Второй из этих импульсов , поступа  на второй вход шифратора 4, формирует двоичный код старших разр дов5 а т.-етий из этих импульсов , поступа  на третий вход

5 блока 5, осуществл ет запись полученных старших разр дов в блок 5 и одновременно устанавливает в О триггеры в блоке 3.

Сигналы с пр мого и инверсного

JO выходов триггера 34 обеспечивапт требуемьй режим работы счетчика 10. Сигнал с первого выхода блока 12 (уровень лог.О), поступа  на третий вход блока 13, подготавливает

15 генератор 9 импульсов к работе в течение второго такта преобразовани ,

Сигнал, поступающий на вход блока 12 с третьего выхода блока 13, обес20 печивает начальные установки в блоке 12,

Формирователь 8 содержит кёютара- трры 37 и 38, преобразукмцие выходные

25 сигналы рабочего 2 и опорного 7 фазовращателей в сигналы пр моугольной формы. При помощи элементов И формируетс  выходной сигнал фop a poвaтe- л  8,, длительность которого пропорциональна величине остаточного (нескомпенсированного ) фазового сдвига tfp(, выходного напр жени  рабочего фазовращател  2. Благодар  тому, что блок б генерирует ток установившеес  значение которого зависит от кода старших разр дов и равно максимальному из всех токов (шга больше), генерируемых аналогичным блоком в прототипе , его установившеес  значение

нуто также через врем , равное ty , однако промежуточные значени , которые кужтл дл  компенсации при различных значеки х входных сигналов, будут достигнуты значительно быстрее чем в прототипе. Этим обепечиваетс  значительное уменьшение времени компенсации (дл  случаев, когда уровни преобразуемых сигналов меньше их максимальных значе5шй), а значит и существенное увеличение среднего быст родействк  устройства.

Claims (4)

1. Быстродействуищий аналого-цифровой преобразователь, содержаарй блок управлени , рабочий фазовращатель , выход которого соединен с пер- ВЫМ.1 входами формировател  импульсов и блока кo mapaтopoв, выходы которого через шифратор соединены с первыми входами блока пам ти, генератор опорного напр жени , выход которого соединен с вторым входом блока компараторов , первым входом рабочего фазовращател  и входом опорного фазовращател , выход которого соединён с вторым входом формировател  к тулъ- сов, генератор импульсов, выход которого соединен с первым входом счетчика импульсов, выходы которого  вл ютс  первыми выходными шинами, пр мые выходы блока регистра числа  вл ютс  вторыми выходными шинами, блок компенсирующего тока, выход которого соединен с вторым входом рабочего фазовращател , третий вход которого  вл етс  входной шиной, о т л и ч а- ю щ и и с   тем, что, с целью повы- гаени  быстродействи , в него введены блок адаптации, выполненнь на первом и втором дешифраторах, генерато- ре импульсов, счетчике импульсов, первом и втором триггерах, резисторе, блоке элементов ИЛИ, элементе ИЛИ, элементе задержки, элементе И, а также опорный компаратор, первый вход которого соединен с выходом опорного фазовращател , второй вход соединен |с выходом рабочего фазовращател , а выход соединен с первю входом генератора импульсов, второй вход KOTOpO

го соединен с выходом форретровател  импульсов, а третий вход - с выходом элемента задержки, вход которого объединен с первым входом блока компенсирующего тока, вторые входы кото рого объединены поразр дно с входами элемента И и соединены поразр дно с соответствующими инверсньпФ выходами блока пам ти, пр мые выходы которого соединены поразр дно с вxoдa m перБо го дешифратора, S-вход первого триггера соединен с первым выходом блока управлени , а пр мой выход первого триггера соединен с вторьм входом сче-гчика импульсов, входом блока уп- равленИ  и вторым входом блока пам ти , третий вход которого объединен с третьим входом блока компараторов и соединен с вторым входом блока управлени , третий выход которого сое- динен с третьим и четвертым входами счетчика импульсов, п тый вход которого соединен с четвертым выходом

блока управлени , п тый выход которго соединен с вторым входом шифрато ра, шестой выход блока управлени  соединен с четвертым входом блока компараторов, причем инверсный выхо элемента И соединен с С-входом вторго триггера, S-вход которого через резистор соединен с шиной напр жени положительной пол рности, D-вход содинен с инверсным выходом второго триггера, R-вход которого объединен с R-входом первого триггера, входом элемента задержки и соединен с выходом элемента ИЛИ, С- и D-входы первого триггера  вл ютс  общей шиной, выходы первого дешифратора соединены поразр дно с первыми входами блока элементов ИЛИ, вторые входы которого соединены поразр дно с выходами второго дешифратора, а выходы блока элементов ИЛИ соединены с соответствующими входами элемента ИЛИ, вход второго дешифратора через последовательно соединенные счетчик импульсов и генератор ш тульсов блока адаптации соединен с пр мым выходом второго триггера, вход сброса счетчика импульсов блока адаптации соединен с выходом элемента задержки.

2. Преобразователь по п.1, о т - личающийс  тем, что блок управлени  выполнен на первом и втором триггерах, счетчике импульсов, генераторе импульсов, резисторе, двух элементах ИЛИ, кнопке Пуск, кнопке Сброс, элементе задержки, дешифраторе, первый, второй и третий выходы которого  вл ютс  соответственно шестым, п тым и вторым выходами блока управлени , третий и четверть выходы которого  вл ютс  соответственно пр мым и инверным входами epвoгo триггера, S-входы первого и второго триггеров объединены и соединены с выходом первого элемента ИЛИ, которьи -  вл етс  первым выходом блока уп|гавлени  С- и D-входы первого триггера объединены, соединены с общей шиной и через кнопки Пуск и Сброс соединены с первыми входами соответственно первого и второго элементов ИЛИ, Е-8ход первого триггера вторым входом объединен с входом сброса счег- чика импульсов, входом элемента задержки , первым выходом резистора, вторым входом второго элемента ИЛИ, и  вл етс  входом блока управлени ,

второй выход резистора  вл етс  шиной напр жени  положительной пол рности , выход второго элемента ИЛИ соединен с R-входом второго триггера , С- и D-входы которого соединены с общей шиной, пр мой выход второго триггера через генератор импульсов соединен со счетным входом счетчика импульсов, выходы которого соедине ны с соответствующими входами дешиф- ратора, причем выход элемента задержки соединен с вторю входом первого элемента ИЛИ.

3. Преобразователь по пЛ, о т - л и ч а ю щ и и с   тем. Что блок компенсации тока выполнен на четырех транзисторах, двух резисторах, триггере , формирователе импульсов и элементе И, при этом вторьми входами блока компенсирующего тока  вл ютс  соответствуювще входы элемента И,вы- ход которого через формирователь импульсов соединен с S-выходом триггера С- и D-входы которого  вл ютс  общей шиной, И-вход  вл етс  первым входом блока компенсирующего тока, инверсный выход триггера соединен с базой первого транзистора, коллектор которого  вл етс  выходом блока компенсирующего тока, эмиттер объе- динен с эмиттером второго транзистора и соединен с коллектором третьего транзистора, база второго транэисто1254584

10

ра соединена, с шиной напр жени  положительной пол рности, а коллектор - с общей шиной и через первый резистор с базой третьего и четвертого транзисторов и коллектором четвертого транзистора, эмиттер которого  вл етс  шиной первого источника напр жени , шина второго источника напр жени  через второй резистор соединена с эмиттером третьего транзистора.

4. Преобразователь по п.1, от - ли чающий с   тем, что блок, компараторов выполнен на компараторах , опорных фазовращател х, триггерах и резисторе, первый вывод которого  вл етсй шиной напр жени  положи, тельной пол рности, второй вывод соединен с S-входами триггеров, С-входы которых объединены и  вл ютс  четвер- чъм входом блока компаратров, третьим входом которого  вл ютс  R-входы триггеров , D-вход каждого триггера соединен с выходом соответствующего компаратора , первый вход i-ro компаратб- ра coejD инён с выходом i-ro опорного фазоЕ1ращател , входы которых объединены и  вл ютс  вторгым входом блока компараторов, вторые входы компараторов объединежл и  вл ютс  первым вхо- ,дом блока компараторов, пр мые и инверсные выходы триггеров  вл ютс  выходами блока компараторов.

Вход

П п г

- .

1 « I

- BbtxoS

re ntma ttua.tKT

9m,г

3S

35 Фие

«

. $. I

-41

ffS

1

Bt 1ГА«

Э:

;0 ..

УК

bfX

Us ffa&Hti 12 уо/ю9лв1Ю/1 ,в

Ни tmS