RU1815775C - Транзисторный инвертор - Google Patents

Abstract

Использование: преобразование посто-  ного напр жени  в переменное дл  систем + вход вторичного электропитани  и автоматики. Сущность изобретени : переключение первого 2 и второго 3 силовых транзисторов происходит под воздействием сигналов задающего генератора б через логические элементы 9.10. усиленных седьмым и восьмым транзистором 24. 25. Защита от сквозных токов при переключении транзисторов 2 и 3 выполнена с помощью третьего 4, четвертого 5, п того 11 и шестого 12 транзисторов, управл емых напр жением на дополнительной обмотке 34 трансформатора 31 через последовательные RC-цепочки 14-15 и 17-18. 4 з.п. ф-лы, 2 ил.

Description

Изобретение относитс  к электротехнике , в частности к технике преобразовани  параметров электрической энергии, и может быть использовано при создании преобразующих устройств автоматики и стабилизированных вторичных источников электропитани  электро-радиоэлектронной аппаратуры, преимущественно при напр жении первичного источника 3-15 В,

Целью изобретени   вл етс  повышение КПД.

Цель достигаетс  тем, что в транзисторный инвертор, содержащий первый и второй транзисторы, эмиттеры которых подключены к первому входному выводу инвертора , коллекторы подключены к крайним выводам первичной обмотки трансформатора , отвод от средней точки которой соединен со вторым входным выводом инвертора, а базы соединены с первыми парафазными выходами предварительного усилител , парафазными входами соединенного с выходами первого и второго основных логических элементов, первые входы которых подключены к выходу задающего генератора , причем трансформатор имеет дополнительную обмотку с отводом от средней точки, введены две последовательные RC-цепочки, третий, четвертый, п тый и шестой транзисторы, при этом третий и четвертый транзисторы соединены коллектором с базой, эмиттером с эмиттером соответственно первого и второго транзисторов, а базой - с эмиттером соответственно п того и шестого транзисторов, коллекторы которых соединены со вторым входом соответственно второго и первого основных логических элементов и через введенные первый и второй резисторы - со вторым входным выводом инвертора, а базы через соответствующую последовательную RC- цепочку - с крайними выводами дополнительной обмотки, отводом от средней точки подключенной ко второму входному вы воду инвертора, и через введенные третий и четвертый резисторы - с коллекторами соответственно первого и второго транзисторов , при этом предварительный усилитель выполнен на седьмом и восьмом транзисторах , эмиттер которых соединен с соответствующим первым парафазным выходом усилител , коллекторы - с соответствующим крайним выводом дополнительной обмотки трансформатора, а база через соответственно п тый и шестой резисторы - с соответствующим парафазным входом усилител , и с входом дополнительного логического элемента , выход которого через седьмой и восьмой резистор - с вторыми парафазными выходами предварительного усилител ,

подключенными к базам соответственно третьего и четвертого транзисторов. В случае выполнени  всех транзисторов п-р-п типа все логические элементы ИЛИ-НЕ ти5 па, а в случае выполнени  всех транзисторов p-n-р типа все логические элементы И-НЕ типа. Кроме того, в цепь третьего и четвертого резисторов последовательно включены введенные в трансформатор соответственно перва  и втора  вспомогательные обмотки в противофазе по отношению к соединенной с ними половине первичной обмотки. В цепь каждой половины дополнительной обмотки включен после5 довательно .введенные п тый и дес тый резисторы соответственно.

Сущность изобретени  заключаетс  в том, что из противофазных пр моугольных напр жений, снимаемых с выходов генера0 тора и задерживаемых с помощью первого и второго логических элементов на врем  включени  транзистора двухтактного усилител  мощности, работавшего в окончившемс  полупериоде генератора, получают

5 базовые токи первого и второго транзисторов указанного усилител  через согласующие транзисторы, каждый из которых совместно с относ щимс  к нему транзистором усилител  образует составной транзи0 стор с той особенностью, что переходы база-эмиттер первого и второго транзисторов шунтируютс  в нерабочие полупериоды третьим и четвертым транзисторами, базовые токи которых в закрытом состо нии

5 шунтируемых транзисторов  вл ютс  токами эмиттеров п того и шестого транзисторов , с коллекторов которых снимаетс  информаци  дл  логических элементов о состо ни х первого и второго транзисторов

0 ключевого преобразовател ; сигналы на базы п того и шестого транзисторов поступают от коллекторов согласующих транзисторов (седьмой и восьмой транзисторы) через дифференцирующие RC-цепи, выпол5 ненные на первом, втором резисторах и первом и втором конденсаторах, и от первого и второго транзисторов усилител  мощности через третий и четвертый резисторы. Сигналы с RC-цепей запирают последова0 тельно во времени п тый и шестой транзисторы , а. значит, третий и четвертый транзисторы, чем разрешаетс  работа первому или второму транзисторам. Токи без п того и шестого транзисторов через третий

5 и четвертый резисторы наоборот, открывают пары транзисторов: п тый, третий и шестой , четвертый в моменты времени, когда относ щийс  к ним первый или второй транзисторы закрываютс ; в первоначальный момент времени, когда началс  дл  первого

или второго транзисторов нерабочий полупериод , а сам этот транзистор еще остаетс  открытым из-за рассасывани  неосновных носителей, процесс рассасывани  ускор етс  введением в действие шун- тирующих (третьего или четвертого) транзисторов от третьего логического элемента , на обоих входах которого во врем  рассасывани  любого из первого и второго транзисторов образуютс  одинаковые логические уровни: нули или единицы в зависимости от того, транзисторы инвертора типа проводимости п-р-п или р-п-р.

На фиг.1 и 2 представлены схемы транзисторного инвертора соответственно дл  случаев применени  в нем транзисторов п- р-п и р-п-р.

Транзисторный инвертор состоит из первого 1, второго 2, третьего 3 и четвертого 4 транзисторов, образующих усилитель мощности 5, из генератора 6 пр моугольного напр жени  с взаимно инверсными выходами 7 и 8, первого 9 и второго 10 логических элементов ИЛИ-НЕ или И-НЕ в зависимости от типа проводимости примен емых в инверторе транзисторов: п-р-п или, соответственно, р-п-р, из п того 11 и шестого 12 транзисторов, первой RC-цепи 13, выполненной на последовательно соединенных первом резисторе 14 и первом конденсаторе 15, второй RC-цепи 16 на втором резисторе 17 и втором конденсаторе 18, которые также последовательно соединены между собой, из третьего 19, четвертого 20, п того 21, шестого 22 резисторов, из предварительного усилител  мощности 23, содержащего седьмой 24, восьмой 25 транзисторы, седьмой 26, восьмой 27, дев тый 28, дес тый 29 резисторы и третий логический элемент 30, а также из трансформатора 31 с первичной обмоткой 32 со средним выводом, с первой вторичной обмоткой 33,  вл ющейс  в данном конкретном случае выполнени  выходом инвертора , со второй вторичной обмоткой 34 с меньшим числом витков, чем у первичной обмотки и имеющей средний вывод, соединенный со средним выводом первичной обмотки , а также из одиннадцатого 37 и двенадцатого 38 резисторов. Выходы 7, 8 генератора 6 пр моугольного напр жени , который может быть активным или пассивным (триггер), подключены к первым входам логических элементов 9,10, выходы которых соединены с первым и вторым входами предварительного усилител  мощности 23, в котором они подключены ко входам логи ческого элемента 30, а через резисторы 26 и 27 соответственно к базам транзисторов 24 и 25. Выход третьего логического элемента

30 через резисторы 28 и 29 подключен к п тому и шестому выходам предварительного усилител  мощности. Эмиттеры транзисторов 24, 25 через соответственно 5 первый и второй выходы предварительного усилител  мощности и первый и второй входы усилител  мощности 5 подключены к базам его транзисторов 1 и 2, а коллекторы транзисторов 24, 25 через образуемые ими

0 третий и четвертый выходы предварительного усилител  23 подключены через резисторы 37 и 38 соответственно к началу и концу обмотки 34 трансформатора 31. Эмиттеры транзисторов 1,2, 3 и 4 усилител  мощ5 ности 5 подключены к первой шине питани . Коллекторы транзисторов 1 и 2 через образуемые ими первый и второй выходы-усилител  мощности 5 подключены соответственно к началу и концу обмотки 32

0 трансформатора 31, средний вывод которой вместе со средним выводом обмотки 34 подключены ко второй шине питани . База транзистора 11 через RC-цепь 13 подключена к третьему выходу предварительного уси5 лител  мощности, а через резистор 19 и последовательно соединенную с ним обмотку 35 - к первому выходу усилител  мощности 5. Аналогично, база транзистора 12 через RC-цепь 16 подключена к четвертому

0 выходу предварительного усилител  мощности 23, а через резистор 20 и последовательно соединенную с ним обмотку 36 - ко второму выходу усилител  мощности 5. Эмиттеры транзисторов 11 и 12 соединены

5 соответственно с п тым и шестым выходами предварительного усилител  мощности, и через третий и четвертый входы усилител  мощности соединены с базами транзисторов 3 и 4, а коллекторы транзисторов 11 и 12

0 подключены ко вторым входам логических элементов соответственно 10 и 9 и через резисторы 21 и 22 - ко второй шине питани . Работает инвертор (см. фиг.1) следующим образом. В исходном состо нии тран5 зисторы 11,3, 12, 6 открыты за счет тока от положительной шины питани  по половине обмотки 34, резистору 19 и последовательно соединенным обмотке 35, переходам база-эмиттер транзисторов 11,3 и аналогично

0 этому - по второй половине обмотки 34, резистору 20 и последовательно соединенным обмотке 36, переходам база-эмиттер транзисторов 12 и 4. В силу того, что падение напр жени  на переходах коллектор5 эмиттер маломощных транзисторов 3, 4 всегда меньше напр жени  переходов база-эмиттер мощных транзисторов 1, 2 в состо нии их проводимости, переходы коллектор-эмиттер открытых транзисторов 3. 4 блокируют переходы база-эмиттер

транзисторов 1, 2, а через переходы коллектор-эмиттер транзисторов 11, 12 на вторых входах логических элементов ИЛИ-НЕ 10, 9 устанавливаютс  логические нули. Кэк только на первом входе одного из этих логических элементов, допустим 9, от генератора 6 пр моугольного напр жени  тоже по витс  логический нуль (от его выхода 7), на выходе данного логического элемента образуетс  логическа  единица, пойдет базовый , а, значит, и коллекторный ток транзистора 24, причем ток от его эмиттера пойдет сначала не через переход база- эмиттер транзистора 1, а через переход коллектор-эмиттер транзистора 3, которым транзистор 1 блокирован. За счет возникшего падени  напр жени  на коллекторе транзистора 24 через RC-цепь 13 на базу транзистора 11 будет передан отрицательный всплеск, и он одновременно с транзистором 3 закроетс . Теперь ток эмиттера транзистора 24 пойдет на база-эмиттерный переход транзистора 1, ион откроетс . Пойдет ток по половине обмотки 29 от положи- тельной шины питани  на коллектор транзистора 1. Так как потенциал коллектора транзистора 1 понизитс , транзисторы 11 и 3 будут оставатьс  закрытыми и после окончани  всплеска от RC-цепи 13, так как падение напр жени  перехода коллектор- эмиттер открытого (до насыщени ) транзистора 1, даже если он мощный, меньше суммарного напр жени  переходов база- эмиттер двух маломощных транзисторов 11 и 3. На врем  закрытого состо ни  транзистора 11 второй вход логического элемента 10 примет положительный потенциал благодар  его св зи через резистор 21с положительной шиной питани . Если напр жение первичной сети повышено (5...15 В), то во избежание дополнительных потерь мощности на резисторах 19, 20 целесообразно уменьшить падение напр жени  на этих резисторах за счет противофазного включени  в цепи их тока дополнительных обмоток 35 и 36.

После смены полупериодов генератора 6 пр моугольного напр жени  транзисторы 24, 1 (особенно 1) закрываютс  с задержкой из-за  влени  рассасывани  в них неосновных носителей. До тех пор, пока транзистор 1 остаетс  открытым, на втором входе логического элемента 10 будет поддерживатьс  логическа  единица, на его выходе - логический нуль и транзисторы 25 и 2 не откроютс . Так как в этом состо нии схемы на обоих входах логического элемента 2ИЛИ-НЕ 30 будут логические нули, то током от его выхода через резистор 28 будет открыт транзистор 3, шунтирующий переход

база-эмиттер транзистора 1, что ускор ет его закрывание (рассасывание неосновных носителей). Ток от выхода элемента 30 через резистор 29 на базу транзистора 4 не мен ет его состо ни , потому что он все равно открыт током от эмиттера транзистора 12. По окончанию процесса выключени  транзистора 1, когда возрастет потенциал его коллектора, откроетс  транзистор 11, в ре0 зультате чего исчезнет логическа  единица со второго входа логического элемента 10. При наличии логического нул , ранее установившегос  на первом входе этого логического элемента (от выхода 8 генератора

5 пр моугольного напр жени ) по витс  логическа  единица на выходе логического элемента 10, а на выходе элемента 30- нуль. Ток базы транзистора 3 со стороны выхода логического элемента 30 прекратитс , одна0 ко он будет оставатьс  в открытом состо нии - теперь уже током базы от эмиттера транзистора 11. Поэтому транзистор 1 будет и далее блокироватьс  по переходу база- эмиттер.

5 От установившегос  положительного уровн  выхода логического элемента 10 откроетс  транзистор 25 и будут развиватьс  описанные процессы во втором полупериоде , которые приведут к закрыванию транзи0 сторов 12 и 4 (всплеском отрицательной пол рности со стороны RC-цепи 17), открыванию транзистора 1, удерживанию транзисторов 12 и 4 в закрытом состо нии и прот гиванию во времени наличи  запре5 щающей логической единицы на втором входе логического элемента 9, пока фактически не выключитс  транзистор 2 после очередной смены полупериодов генератора 6 и станет допустимым включение транзи0 сторов 24 и 1. Ускорение рассасывани  транзистора 2 в конце его рабочего полупериода будет обеспечено открыванием транзистора 4 током базы (через резистор 29) от выхода логического элемента 30, на входах

5 которого оп ть образуетс  совпадение логических нулей: на первом входе из-за того (и поскольку) еще поддерживаетс  логическа  единица на коллекторе транзистора 12, а на втором входе - потому что на первый

0 вход логического элемента 10 уже поступила логическа  единица от генератора 6.

Транзисторы 3 и 4 выполн ют роль электронных ключей, замен ющих резисторы между базой и эмиттером силовых транзи5 сторов 1 и 2, которые обычно должны быть малой величины (не больше 10 Ом). Но физически эти резисторы нужны лишь когда транзисторы закрыты, а в открытом состо нии они бесполезны, так как на них рассей- ваетс  часть мощности управлени , Каждый

из этих двух ключей во врем  работы относ щегос  к ним силового транзистора закрыт и наоборот, открываетс  сам, когда закрываетс  обслуживаемый им силовой транзистор.

Управление вторыми входами логических элементов 10 и 9 со стороны транзисторов 11 и 12, переключающимис  одновременно с транзисторами 3 и 4, позвол ет устранить одновременную работу силовых транзисторов 1, 2 (и согласующих транзисторов 24, 25), чем предотвращаютс  сквозные токи (токи перекрыти ), уменьшающих надежность и КПД инвертора.

Инвертор на p-n-р транзисторах (фиг.2) работает таким же образом с тем отличием, что если логические элементы ИЛИ-НЕ инвертора с п-р-п транзисторами управл ютс  логическими нул ми по их совпадению на обоих входах, то в инверторе на p-n-р транзисторах логические элементы И-НЕ управл ютс  логическими единицами при их одновременном присутствии на двух входах такого логического элемента. Исходным уровнем на вторых входах двух первых элементов И-НЕ 9, 10 инвертора по фиг.2  вл ютс  логические единицы, поступающие на эти входы от коллекторов открытых транзисторов 11 и 12 типа p-n-р. С поступлением от генератора б логической единицы на первый вход одного из логических элементов 9 и 10 на его выходе устанавливаетс  логический нуль, наступает состо ние проводимости относ щегос  к нему согласующего транзистора 24 или 25, что кладет начало вышеописанным процессам при противоположной пол рности напр жений на электродах транзисторов. Роль логического элемента 2И-НЕ 30 в этом случае та же: по окончанию полупериода, в котором работает один из транзисторов 1, 2, открыть ключевой транзистор, к нему относ щийс  (3 или 4) раньше, чем закроетс  транзистор 1 или 2, а именно сразу же после смены рабочего дл  этого транзистора полупериода (транзисторы 3, 4 в этом случае p-n-р, а сигнал на выходе логического элемента 2И- НЕ 30 формируетс  в виде логического нул ).

Насто щий транзисторный инвертор может работать, подобно прототипу, в режиме внешнего управлени ,  вл  сь в этом случае регулируемым.

Такое управление можно осуществить, например, применив логические элементы 9, 10 с трем  входами, подава  на третьи входы сигналы управлени . На врем , когда на третьих входах на части продолжительности полупериода будет логическа  единица дл  элементов ЙЛИ-НЕ или логический

нуль дл  элементов И-НЕ, в выходном напр жении инвертора будет пауза - одинакова  по длительности в каждом полупериоде. Так становитс  возможным создание регу- 5 лируемого инвертора по принципу широт- но-импульсной модул ции, что присуще прототипу.

Подключение широтно-импульсного модул тора к инвертору возможно не толь0 ко через вводимые третьи входы логических элементов, но и при использовании двух- входовых логических элементов, если последовательно с какими-либо их входами установить дополнительные резисторы.

5 Тогда широтно-импульсный модул тор может быть подключен к этим, снабженным дополнительными резисторами входам, при этом выходной каскад широтно-импульсного модул тора должен работать на измене0 ние (в части полупериода) логического нул  (если используютс  логические элементы ИЛИ-НЕ) или логической единицы (при логических элементах И-НЕ) на противоположный логический уровень. Это может

5 быть реализовано, например, включением коллектор-эмиттерных переходов транзисторов выходных каскадов таких широтно- импульсных модлу торов между входами логических элементов, используемых дл 

0 управлени , и первой шиной питани  (противоположной той, к которой подключены резисторы 21, 22). Выходом за вленного транзисторного инвертора может быть не только отдельна  обмотка его трансформа5 тора, но и непосредственно коллекторы силовых транзисторов 1, 2, что удобно, например, дл  удвоени  напр жени  первичного источника питани .

Предложенный транзисторный инвер0 тор с логическими элементами выгодно отличаетс  от прототипа тем, что он позвол ет получить большую выходную мощность при большем КПД. Это стало возможным благодар  тому, что выходные сигналы логиче5 ских элементов, имеющих ограниченную нагрузочную способность, усиливаютс  двум  противофазными промежуточными (не классически составными) каскадами, в коллекторы транзисторов которых включена

0 дополнительна  обмотка трансформатора инвертора. На обслуживание этого каскада не требуетс  дополнительна  мощность; ба- за-эмиттерные резисторы силовых транзисторов заменены дополнительными

5 ключевыми транзисторами, состо ние проводимости которых противоположно состо-  нию обслуживаемых ими силовых транзисторов инвертора, чем исключены потери мощности управлени  этими транзисторами; дл  того, чтобы управл ть транэисторами (11, 12), реализующими совместно с логическими элементами (10, 9) функцию автоматической задержки включени  силовых транзисторов, не потребовалось дополнительной энергии на прот жении преобладающей части полупериода. Дл  управлени  этими транзисторами и дополнительными ключевыми транзисторами (3, 4) используютс  одни и те же управл ющие сигналы, так как база-эмиттерные переходы пар транзисторов 11, 3 и 12, 4 включены последовательно и управление ими совместно . И только на врем  рассасывани  выключаемых силовых транзисторов базовый ток этих транзисторов создаетс  от выхода логического элемента 30.

Claims (5)

1. .Формула изобретени  1. Транзисторный инвертор, содержащий первый и второй транзисторы, эмиттеры которых подключены к первому входному выводу инвертора, коллекторы подключены к крайним выводам первичной обмотки трансформатора, отвод от средней точки которой соединен с вторым входным выводом инвертора, а базы соединены с первыми парафазными выходами предварительного усилител , парафазными входами соединенного с выходами первого и второго основных логических элементов, первые входы которых подключены к выходу задающего генератора, причем трансформатор имеет дополнительную обмотку с отводом от средней точки, от личающий- с   тем, что, с целью повшыени  КПД, введены две последовательные RC-цепочки, третий, четвертый, п тый и шестый транзисторы , при этом третий и четвертый транзисторы соединены коллектором с базой, эмиттером - с эмиттером соответственно первого и второго транзисторов, а базой -с эмиттером соответственно п того и шестого транзисторов, коллекторы которых соединены с вторым входом соответственно второго и первого основных логических элементов и через введенные первый и второй резисторы - с вторым входным выводом инвертора, а базы через соответствующую последовательную RC-цепочку - с крайними выводами дополнительной обмотки , отводом от средней точки подключенной к второму входному выводу инвертора, и через введенные третий и четвертый резисторы - с коллекторами соответственно первого и второго транзисторов,

   при этом предварительный усилитель выполнен на седьмом и восьмом транзисторах , эмиттер которых соединен с соответствующим первым парафазным выходом усилител , коллекторы - с соответствующим крайним выводом дополнительной обмотки трансформатора, а база через соответственно п тый и шестой резисторы - с соответствующим парафазным входом усилител , и с входом дополнительного логического элемента, выход которого через седьмой и восьмой резистор - с вторыми парафазными выходами предварительного усилител , подключенными к базам соответственно третьего и четвертого транзисторов .
2. 2. Инвертор по п. 1, о т л и ч а ю щ и и - с   тем, что все транзисторы выполнены с проводимостью n-p-n-типа, а все логические элементы - ИЛИ-НЕ-типа.
3. 3. Инвертор поп.1,отличающий- с   тем, что все транзисторы выполнены с проводимостью p-n-p-типа, а все логические элементы - И-НЕ-типа.
4. 4. Инвертор поп.1,отличающий- с   тем, что в цепь третьего и четвертого резисторов последовательно включены введенные в трансформатор соответственно перва  и втора  вспомогательные обмотки в противофазе по отношению к соединен- ной с ними половине первичной обмотки.
5. 5. Инвертор пол.1,отличающий- с   тем, что в цепь каждой половины дополнительной обмотки включены последовательно введенные дев тый и дес тый резисторы соответственно.