JPS63308318A - アライメントマ−クの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子ビーム露光に用いるアライメントマーク
の形成方法に関する。

従来の技術 近年、ＧａＡｓ等を用いたＦＥＴのゲートの形成には、
電子ビーム露光を用いて０．２μｍ程のゲート長を実現
している。しかしながら、このような微細な線幅を高精
度で位置合わせすることは非常に困難で、例えば０．２
μｍ程のゲート長は実現できたが、ゲートがＦＥＴのソ
ースとドレイン電極の中央になくソース又はドレイン電
極のどちらかにずれるというような問題が発生していた
。このようなゲート電極の位置ずれは主に、アライメン
トマークの表面のなめらかさおよび端部の形状に問題が
あったために発生していた。特に、ＧａＡｓ基板を用い
たＦＥＴにおいては、ソースとドレインの金属電極の形
成にはリフトオフ法と呼ばれるレジストを用いた方法が
一般に使用される。この時、基板上に形成されるアライ
メントマークはソースとドレインの金属電極と同時に形
成されるため直接ＧａＡｓ基板上にあり、例えばオーミ
ック・コンタクトをとるために熱処理をするとＧａＡｓ
基板と合金反応を起こしアライメントマーク自体の表面
にもソースとドレインと同じような突起ができ電子ビー
ム露光の時の位置合わせに大きな誤差を生じるのである
。

第３図は、電子ビーム露光を用いた従来のアライメント
マークの形成方法を示す半工程断面図である。第３図（
ａ）において半絶縁性ＧａＡｓ基板１上には、フィール
ド酸化膜３としてＣＶＤ法で酸化膜を全面に堆積する。

リフトオフ法でソースとドレインの電極を形成するため
フィールド酸化膜３の上にレジスト４が形成される。第
３図（ｂ）は、金属膜５をレジスト４の上から蒸着しソ
ース電極５−１、ドレイン電極５−２及びアライメント
用金属パターン５−３を同時形成する工程である。第３
図（Ｃ）は、リフトオフ法で用いたレジスト４を除去し
た後、熱処理によりソースとドレインのオーミックコン
タクトをとる工程である。この工程においてソース電極
５−１、ドレイン電極５−２及びアライメント用金属パ
ターン５−３は不均一に半絶縁性ＧａＡｓ基板１と合金
反応が起こるためその表面に突起ができるのである。第
３図ｄ）は、リフトオフ法でゲート電極形成のために再
度表面にレジスト４を塗布しレジストにパターンを形成
する工程である。この時アライメント用金属パターン５
−３を電子ビーム６でスキャン７し位置合わせしたあと
露光及び現像することによりゲートバタｉン８を抜くこ
とができる。

第４図は、従来のアライメントマークの部分の平面図及
び断面図を示している。第４図（ａ）は、アライメント
マークの部分の平面図で、アライメント用金属パターン
５−３の表面に金属表面突起部９がオーミックコンタク
トをとる為の熱処理により形成されていることを示す。

又、第４図（ｂ）は、第４図（ａ）のＢ−Ｂ’線におけ
る断面図である。

発明が解決しようとする問題点 第３図及び４図に示した従来のアライメントマークの形
成方法においては、電子ビーム露光用のアライメントマ
ークはソース電極及びドレイン電極と全く同一の工程で
形成されており、その構造も同じである。従ってアライ
メントマーク自体が半絶縁性ＧａＡｓ基板と直接接触し
ており熱処理により合金反応を起こし表面にソースとド
レインと同じような突起ができ電子ビーム露光の時のア
ライメントマークの端部位置の検出に大きな誤差を生じ
させていた。

本発明は、かかる点に鑑みてなされたもので、アライメ
ントマーク自体が半絶縁性ＧａＡｓ基板と合金反応を起
さず、表面に突起等のない形成方法を提供することによ
り高精度で位置合わせを実現することを目的としている
。

問題点を解決するための手段 本発明は、上記問題点を解決する為、半導体基板上に第
一の絶縁膜を選択的に残し、しかる後に半導体基板及び
第一の絶縁膜上に第二の絶縁膜を形成する。その後、レ
ジストを用いて第二の絶縁膜を選択的にエツチング除去
し、金属膜を蒸着しリフトオフ法により半導体基板に直
接接する金属電極と、第一の絶縁膜の領域上に位置する
アライメントマークを同時形成する。

作用 本発明は上記した構成により、電子ビーム露光に用いる
アライメントマークは、ソース及びドレインの電極と同
時形成されるが、アライメントマークの下には絶縁膜が
配置されているので、熱処理されてもソース及びドレイ
ンの電極のように合金反応を起こさず表面に突起を生じ
ない。従って、電子ビーム露光に用いるアライメントマ
ークとして高精度で位置合わせを行うことができる。

実施例 第１図は、本発明の電子ビーム露光を用いたアライメン
トマークの形成方法を示す半工程断面図である。第１図
（ａ）は、半絶縁性ＧａＡｓ基板１上に、選択的に下敷
酸化膜２をＣＶＤ法などの方法で堆積する工程である。

この選択的に残された下敷酸化膜２の領域上に、後の工
程でアライメントマークが形成されることとなる。第１
図（ｂ）は、この選択的に残された下敷酸化膜２の領域
と半絶縁性ＧａＡｓ基板１の両方にフィールド酸化膜３
を堆積する工程である。第１図（ｃ）は、リフトオフ法
でソースとドレインの電極を形成する工程で、フィール
ド酸化膜３の上にレジスト４がパターン形成された後、
金属膜５をレジスト４の上から蒸着しソース電極５−１
、ドレイン電極５−２及びアライメント用金属パターン
５−３を同時形成する工程である。第１図（ｄ）は、リ
フトオフ法で用いたレジスト４を除去した後、熱処理に
よりオーミックコンタクトをとる工程である。この工程
において、ソース電極５−１、ドレイン電極５−２は不
均一に半絶縁性ＧａＡｓ基板１と合金反応が起こり、そ
の表面に突起ができるものの、アライメント用金属パタ
ーン５−３は、その直下に下敷酸化膜２が位置している
ため、半絶縁性ＧａＡｓ基板１と合金反応が起こらず、
その表面に突起ができることがない。第１図（ｅ）は、
リフトオフ法でゲート電極形成のために再度表面にレジ
スト４を塗布しレジストにゲートのパターンを形成する
工程である。この時アライメント用金属パターン５−３
を電子ビーム６でスキャン７し位置合わせしたあと露光
及び現像することによりゲートパターン８を抜くことが
できる。アライメント用金属パターン５−３は、前述し
たように半絶縁性ＧａＡｓ基板１と合金反応が起こらず
、その表面に突起ができることがないので、その位置を
高精度で検出することができゲートパターン８をソース
電極５−１、ドレイン電極５−２の例えば中央に正確に
形成することができる。

第２図は、本発明のアライメントマークを拡大した部分
の平面図及び断面図を示している。第２図（ａ）は、ア
ライメントマークの部分の平面図で、アライメント用金
属パターン５−３の直下に下敷酸化膜２が位置しており
、半絶縁性ＧａＡｓ基板１と直接液していないので合金
反応が起こらず、その表面に突起ができることがない。

第２図（ｂ）は、第２図（ａ）のＡ−Ａ’線における断
面図である。

本発明のアライメントマークの形成方法の一実施例とし
て、アライメント用金属パターン５−３の直下に下敷酸
化膜２を配置した方法を示したが、酸化膜でなくても半
絶縁性ＧａＡｓ基板１と合金反応を起こさないように他
の絶縁膜例えば窒化膜を用いても同様の効果が得られる
ことは言うまでない。

発明の効果 以上述べてきた様に、本発明により次の効果がもたらさ
れる。

１）アライメント用金属パターンの直下に下敷酸化膜等
の絶縁膜が位置しており、半絶縁性ＧａＡｓ基板と直接
接触していないので合金反応が起こらず、その表面に突
起ができることがない。

従って、電子ビーム等を持ちで高精度に位置合わせする
場合において、エツジ検出を正確に行うことができる。

トマークの形成方法の半工程断面図、第２図（ａ）イメ
ントマークの形成方法を示す半工程断面図、第４図（ａ
）及び（ｂ）は従来のアライメントマークを拡大した部
分の平面図及び断面図である。

１・・・半絶縁性ＧａＡｓ基板、２・・・下敷酸化膜、
３・・・フィールド酸化膜、４・・・レジスト、５−１
＠・・ソース電極、５−２・・・ドレイン電極、５−３
・・・アライメント用金属パターン、６・・・電子ビー
ム、７・・・スキャン％８・・・ゲートパターン、９・
・・金属表面突起部。

代理人の氏名　弁理士　中尾敏男　ばか１名第　１　図 第２図 ３フイールＦ酸イヒ膜 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に第一の絶縁膜を選択的に残す工程と、
   前記半導体基板及び第一の絶縁膜上に第二の絶縁膜を形
   成する工程と、レジストを用いて前記第二の絶縁膜を選
   択的にエッチング除去した後、連続的に金属膜を蒸着し
   リフトオフ法により、直接前記半導体基板に接する金属
   電極と前記第一の絶縁膜の領域上に位置する金属膜から
   なるアライメントマークとを同時形成する工程からなる
   ことを特徴とするアライメントマークの形成方法。