JPS63306706A - 電子ボリュ−ム制御方式 - Google Patents
電子ボリュ−ム制御方式Info
- Publication number
- JPS63306706A JPS63306706A JP14216887A JP14216887A JPS63306706A JP S63306706 A JPS63306706 A JP S63306706A JP 14216887 A JP14216887 A JP 14216887A JP 14216887 A JP14216887 A JP 14216887A JP S63306706 A JPS63306706 A JP S63306706A
- Authority
- JP
- Japan
- Prior art keywords
- value
- switch
- power
- volume
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000007423 decrease Effects 0.000 abstract description 8
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000012544 monitoring process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電子ボリュームの制御方式に関し、更に詳細に
は、各種装置における電子ボリュームの電源投入時の設
定の方法に関するものである。
は、各種装置における電子ボリュームの電源投入時の設
定の方法に関するものである。
（従来の技術）
第２図は従来の電子ボリューム制御方式が適用される回
路の一例である。信号人力１は入力抵抗可変のための抵
抗回路網２、複数のスイッチを収容するスイッチ列３を
介して増幅器４に接続され、増幅器４の出力は信号出力
５に接続される。
路の一例である。信号人力１は入力抵抗可変のための抵
抗回路網２、複数のスイッチを収容するスイッチ列３を
介して増幅器４に接続され、増幅器４の出力は信号出力
５に接続される。
スイッチ制御回路６はスイッチ列３に接続される。一方
、ボリュームアップスイッチ７及びボリュームダウンス
イッチ１１の各−出力はそれぞれアップクロツタ回路８
及びダウンクロック回路１２の一方の入力に接続され、
アップクロック回路８及びダウンクロック回路１２のも
う一方の入力にはそれぞれアップダウンカウンタ１９の
キャリー出力（Ｃ）１０及びボロー出力（Ｂ）１４が接
続される。アップクロック回路８及びダウンクロック回
路１２の各出力はそれぞれアップダウンカウンタ１９の
アップクロック入力（Ｕ）９及びダウンクロック入力（
Ｄ）１３にそれぞれ接続される。電源監視回路１５の出
力はアップダウンカゥンタ１９のプリセット制御入力（
ＰＥ）１６に接続される。アップダウンカウンタ１９の
出力はカウンタ出力ライン１７を介してスイッチ制御回
路６に接続されるとともに、不揮発メモリ２０に接続さ
れる。不揮発メモリ２０の出力はライン１８を介してア
ップダウンカウンタ１９に接続される。またボリューム
アップスイッチ７及びボリュームダウンスイッチ１１の
出力は記憶クロック回路２２の入力に接続され、その出
力は遅延回路２３を介して不揮発メモリ２０の書込信号
入力（ＷＲ）に接続される。
、ボリュームアップスイッチ７及びボリュームダウンス
イッチ１１の各−出力はそれぞれアップクロツタ回路８
及びダウンクロック回路１２の一方の入力に接続され、
アップクロック回路８及びダウンクロック回路１２のも
う一方の入力にはそれぞれアップダウンカウンタ１９の
キャリー出力（Ｃ）１０及びボロー出力（Ｂ）１４が接
続される。アップクロック回路８及びダウンクロック回
路１２の各出力はそれぞれアップダウンカウンタ１９の
アップクロック入力（Ｕ）９及びダウンクロック入力（
Ｄ）１３にそれぞれ接続される。電源監視回路１５の出
力はアップダウンカゥンタ１９のプリセット制御入力（
ＰＥ）１６に接続される。アップダウンカウンタ１９の
出力はカウンタ出力ライン１７を介してスイッチ制御回
路６に接続されるとともに、不揮発メモリ２０に接続さ
れる。不揮発メモリ２０の出力はライン１８を介してア
ップダウンカウンタ１９に接続される。またボリューム
アップスイッチ７及びボリュームダウンスイッチ１１の
出力は記憶クロック回路２２の入力に接続され、その出
力は遅延回路２３を介して不揮発メモリ２０の書込信号
入力（ＷＲ）に接続される。
次に動作について述べる。ボリュームを増減させようと
する場合、ボリュームアップスイッチ７またはボリュー
ムダウンスイッチ１１を押す。するとアップクロツタ回
路８からのアップクロックまたはダウンクロック回路１
２からのダウンクロックがアップダウンカウンタ１９に
入力され、カウント値出力（ＱＯ・・・Ｑ、）が更新さ
れる。更新されたカウント値出力（Ｑｏ・・・ＱＮ）は
カウンタ出力ライン１７により一方で不揮発メモリ２０
のデータ人力（■。・・・ＩＮ）へ入り、記憶クロック
回路２２及び遅延回路２３によって作られた書込信号に
より不揮発メモリ２０へ記憶される。前記カウント値は
他方でカウンタ出力ライン１７によりスイッチ制御回路
６に入り、スイッチ制御回路６を介してスイッチ列３の
スイッチを制御し、増幅器４０入力抵抗の値を減少また
は増大させるように、抵抗回路網２に接続されているス
イッチ列３を切換える。これにより、増幅器４の増幅度
が増加または減少し、信号人力１から入った信号撮幅が
増加または減少し、信号出力５へ出力される。
する場合、ボリュームアップスイッチ７またはボリュー
ムダウンスイッチ１１を押す。するとアップクロツタ回
路８からのアップクロックまたはダウンクロック回路１
２からのダウンクロックがアップダウンカウンタ１９に
入力され、カウント値出力（ＱＯ・・・Ｑ、）が更新さ
れる。更新されたカウント値出力（Ｑｏ・・・ＱＮ）は
カウンタ出力ライン１７により一方で不揮発メモリ２０
のデータ人力（■。・・・ＩＮ）へ入り、記憶クロック
回路２２及び遅延回路２３によって作られた書込信号に
より不揮発メモリ２０へ記憶される。前記カウント値は
他方でカウンタ出力ライン１７によりスイッチ制御回路
６に入り、スイッチ制御回路６を介してスイッチ列３の
スイッチを制御し、増幅器４０入力抵抗の値を減少また
は増大させるように、抵抗回路網２に接続されているス
イッチ列３を切換える。これにより、増幅器４の増幅度
が増加または減少し、信号人力１から入った信号撮幅が
増加または減少し、信号出力５へ出力される。
不揮発メモリ２０の内容はボリュームアップスイッチ７
またはボリュームダウンスイッチ１１が押される毎に書
換えられ、電源オフとした場合、最後に設定したボリュ
ーム値が記憶される。
またはボリュームダウンスイッチ１１が押される毎に書
換えられ、電源オフとした場合、最後に設定したボリュ
ーム値が記憶される。
電源を投入した場合は、電源監視回路１５により不揮発
メモリ２０の内容をライン１８を介してアップダウンカ
ウンタ１９にプリセット値として読込むことにより電源
オフ時のボリューム値が設定される。
メモリ２０の内容をライン１８を介してアップダウンカ
ウンタ１９にプリセット値として読込むことにより電源
オフ時のボリューム値が設定される。
（発明が解決しようとする問題点）
しかしながら、上記従来の制御方式ではボリュームの設
定を変更する毎に不揮発メモリ２０の書換を行う必要が
あるため、書換回数に制限のあるメそす（たとえばＥＥ
ＲＯＭなど）を不揮発メモリ２０として使用した場合、
不揮発メモリ２０の寿命の問題があった。
定を変更する毎に不揮発メモリ２０の書換を行う必要が
あるため、書換回数に制限のあるメそす（たとえばＥＥ
ＲＯＭなど）を不揮発メモリ２０として使用した場合、
不揮発メモリ２０の寿命の問題があった。
上記問題を解決する方法として以下のことが知られてい
る。
る。
（１）不揮発メモリ２０をスタティクＲＡＭ。
電池、電源切換回路より構成する。
（２）電源オフを検出し、その時のボリューム値を不揮
発メモリ２０へ記憶させる。
発メモリ２０へ記憶させる。
（３）不揮発メモリ２０を使用せず、電源投入時にある
一定のボリューム値を設定する。
一定のボリューム値を設定する。
ところがこのような解決方法には次のような欠点がある
。
。
（１）の方法では電池に寿命があるので、同様な問題が
生じてくる。（２）の方法では不揮発メモリ２０ヘボリ
ユーム値を記憶させる間、電源オフ後電源電圧を保持す
る必要が生じ、回路が一般に複雑となる。また（３）の
方法によると人の好みによる最適なボリューム値が一定
でないので、電源投入時に必ずボリューム値を変更する
必要が生じる場合が出てくる。
生じてくる。（２）の方法では不揮発メモリ２０ヘボリ
ユーム値を記憶させる間、電源オフ後電源電圧を保持す
る必要が生じ、回路が一般に複雑となる。また（３）の
方法によると人の好みによる最適なボリューム値が一定
でないので、電源投入時に必ずボリューム値を変更する
必要が生じる場合が出てくる。
この発明は、このような欠点を解消するためになされた
ものであって、書換回数に制限（一般的に１００００回
程度）０あるメモリを不揮発メモリとして使用した場合
にその寿命を伸ばすことのできるボリューム制御方式を
提供することを目的とする。
ものであって、書換回数に制限（一般的に１００００回
程度）０あるメモリを不揮発メモリとして使用した場合
にその寿命を伸ばすことのできるボリューム制御方式を
提供することを目的とする。
（問題点を解決するための手段）
本発明は、電子ボリュームと、該電子ボリューム値を記
憶する不揮発メモリを有する装置における電子ボリュー
ム制御方式を対象とし、前記従来技術の問題点を解決す
るため、電源投入時に設定すべきボリューム値を前記不
揮発メモリに記憶させる手段を設け、通常ボリューム値
の変更を行った場合にはその値は前記不揮発メモリには
記憶させず、電源投入時に設定すべきボリューム値のみ
を前記手段により前記不揮発メモリに記憶させ、電源投
入時には前記不揮発メモリに記憶されたボリューム値を
ボリューム設定するようにしたものである。
憶する不揮発メモリを有する装置における電子ボリュー
ム制御方式を対象とし、前記従来技術の問題点を解決す
るため、電源投入時に設定すべきボリューム値を前記不
揮発メモリに記憶させる手段を設け、通常ボリューム値
の変更を行った場合にはその値は前記不揮発メモリには
記憶させず、電源投入時に設定すべきボリューム値のみ
を前記手段により前記不揮発メモリに記憶させ、電源投
入時には前記不揮発メモリに記憶されたボリューム値を
ボリューム設定するようにしたものである。
（作用）
本発明では、不揮発メモリには通常のボリューム変更値
は記憶させないで、使用者が最適としたボリューム値を
前記手段により不揮発メモリに記憶させる。そして電源
をオフした後、再び電源投入するときは、不揮発メモリ
に記憶されたボリューム値が初期値として設定される。
は記憶させないで、使用者が最適としたボリューム値を
前記手段により不揮発メモリに記憶させる。そして電源
をオフした後、再び電源投入するときは、不揮発メモリ
に記憶されたボリューム値が初期値として設定される。
従って、不揮発メモリの寿命を伸ばすことが可能となり
、前記従来技術の問題点が解決される。
、前記従来技術の問題点が解決される。
（実施例）
第１図は、この発明の実施例を示す回路図である。構成
としては第２図の回路から記憶クロック回路２２及び遅
延回路２３を取り除き、新たに電源投入時に設定される
べきボリューム値を使用者が設定するための記憶スイッ
チ２１を設けたことに特徴がある。他の構成については
第２図と同様であり、第１図において第２図と同様な要
素には同一の符号が付しである。
としては第２図の回路から記憶クロック回路２２及び遅
延回路２３を取り除き、新たに電源投入時に設定される
べきボリューム値を使用者が設定するための記憶スイッ
チ２１を設けたことに特徴がある。他の構成については
第２図と同様であり、第１図において第２図と同様な要
素には同一の符号が付しである。
次に動作について述べる。ボリュームを増減させようと
する場合、ボリュームアップスイッチ７またはボリュー
ムダウンスイッチ１１を押すと、アップクロック回路８
からのアップクロックまたはダウンクロック回路１２か
らのダウンクロックがアップダウンカウンタ１９に入力
され、カウント値出力（Ｑ、・・・Ｑ、）が更新される
。なおアップクロツタまたはダウンクロックはカウンタ
の上限または下限に至るとキャリー（Ｃ）またはボロー
（Ｂ）出力がＨ（ハイ）となり、アップダウンカウンタ
１９にクロックがそれ以上入力されなくしである。上記
更新されたカウント値出力（Ｑ。
する場合、ボリュームアップスイッチ７またはボリュー
ムダウンスイッチ１１を押すと、アップクロック回路８
からのアップクロックまたはダウンクロック回路１２か
らのダウンクロックがアップダウンカウンタ１９に入力
され、カウント値出力（Ｑ、・・・Ｑ、）が更新される
。なおアップクロツタまたはダウンクロックはカウンタ
の上限または下限に至るとキャリー（Ｃ）またはボロー
（Ｂ）出力がＨ（ハイ）となり、アップダウンカウンタ
１９にクロックがそれ以上入力されなくしである。上記
更新されたカウント値出力（Ｑ。
・・・Ｑ、）はカウンタ出力ライン１７により一方で不
揮発メモリ２０のデータ入力（Ｉｏ・・・ＩＮ）へ入力
し、記憶スイッチ２１を押すことにより、不揮発メモリ
２０へ記憶される。なお、本実施例では通常ボリューム
の変更を行った場合は不揮発メモリ２０に記憶すること
は行わず、電源投入時に設定すべきボリューム値のみを
記憶スイッチ２１により不揮発メモリ２０に記憶させる
。前記カウント値出力は他方でカウンタ出力ライン１７
によりスイッチ制御回路６に入力し、該スイッチ制御回
路６を介してスイッチ列３のスイッチを制御し、増幅器
４の入力抵抗の値を減少または増大させるように、抵抗
回路網２に接続されているスイッチ列３を切換える。こ
れにより、増幅器４の増幅度が増加または減少し、信号
人力１から入った信号振幅が増加または減少し、信号出
力５へ出力される。
揮発メモリ２０のデータ入力（Ｉｏ・・・ＩＮ）へ入力
し、記憶スイッチ２１を押すことにより、不揮発メモリ
２０へ記憶される。なお、本実施例では通常ボリューム
の変更を行った場合は不揮発メモリ２０に記憶すること
は行わず、電源投入時に設定すべきボリューム値のみを
記憶スイッチ２１により不揮発メモリ２０に記憶させる
。前記カウント値出力は他方でカウンタ出力ライン１７
によりスイッチ制御回路６に入力し、該スイッチ制御回
路６を介してスイッチ列３のスイッチを制御し、増幅器
４の入力抵抗の値を減少または増大させるように、抵抗
回路網２に接続されているスイッチ列３を切換える。こ
れにより、増幅器４の増幅度が増加または減少し、信号
人力１から入った信号振幅が増加または減少し、信号出
力５へ出力される。
電源を投入した場合は、電源監視回路１５により電源の
立上りを検出し、不揮発メモリ２０の内容をアップダウ
ンカウンタ１９にプリセット値として読込む。ここでは
説明を容易にするため不揮発メモリ２０のアドレスは１
アドレスとしてアドレス制御は不用とした。
立上りを検出し、不揮発メモリ２０の内容をアップダウ
ンカウンタ１９にプリセット値として読込む。ここでは
説明を容易にするため不揮発メモリ２０のアドレスは１
アドレスとしてアドレス制御は不用とした。
このように、本実施例ではボリューム値を使用者が一番
最適と設定した所で記憶スイッチ２１を押すことにより
、不揮発メモリ２ｏにその設定値が記憶され、電源を投
入したときにそのボリューム値が設定されることになる
。
最適と設定した所で記憶スイッチ２１を押すことにより
、不揮発メモリ２ｏにその設定値が記憶され、電源を投
入したときにそのボリューム値が設定されることになる
。
またこの実施例におけるアップクロツタ回路８、ダウン
クロック回路１２、アップダウンカウンタ１９、及びス
イッチ制御回路６はマイコンによるプログラム制御によ
っても同様の機能を達成することが容易である。
クロック回路１２、アップダウンカウンタ１９、及びス
イッチ制御回路６はマイコンによるプログラム制御によ
っても同様の機能を達成することが容易である。
（発明の効果）
以上詳細に説明したように、この発明によれば、使用者
が最適としたボリューム値を設定する場合のみ不揮発メ
モリの書換を行えばよいので、通常ボリューム値を変更
する毎に不揮発メモリを書換える方式と比較すると、不
揮発メモリの書換回数を大幅に削減できる。従って、不
揮発メモリの寿命を伸ばすことができる利点がある。
が最適としたボリューム値を設定する場合のみ不揮発メ
モリの書換を行えばよいので、通常ボリューム値を変更
する毎に不揮発メモリを書換える方式と比較すると、不
揮発メモリの書換回数を大幅に削減できる。従って、不
揮発メモリの寿命を伸ばすことができる利点がある。
第１図は本発明の一実施例の構成を示す図、第２図は従
来の電子ボリューム制御方式を適用した回路図である。 １−・信号人力 ２−抵抗回路網 ３・−スイッチ列 ４−増幅器 ５・−信号出力 ６・・・スイッチ制御回路 ７・・・ボリュームアップスイッチ ８−アップクロツタ回路 １．１−・ボリュームダウンスイッチ １２−ダウンクロック回路 １５・−電源監視回路 １９−アップダウンカウンタ ２〇−不揮発メモリ ２１−記憶スイッチ
来の電子ボリューム制御方式を適用した回路図である。 １−・信号人力 ２−抵抗回路網 ３・−スイッチ列 ４−増幅器 ５・−信号出力 ６・・・スイッチ制御回路 ７・・・ボリュームアップスイッチ ８−アップクロツタ回路 １．１−・ボリュームダウンスイッチ １２−ダウンクロック回路 １５・−電源監視回路 １９−アップダウンカウンタ ２〇−不揮発メモリ ２１−記憶スイッチ
Claims (1)
- 【特許請求の範囲】 電子ボリュームと、該電子ボリューム値を記憶する不揮
発メモリを有する装置における電子ボリューム制御方式
において、 電源投入時に設定すべきボリューム値を前記不揮発メモ
リに記憶させる手段を設け、 通常ボリューム値の変更を行った場合にはその値は前記
不揮発メモリには記憶させず、電源投入時に設定すべき
ボリューム値のみを前記手段により前記不揮発メモリに
記憶させ、 電源投入時には前記不揮発メモリに記憶されたボリュー
ム値をボリューム設定することを特徴とする電子ボリュ
ーム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14216887A JPS63306706A (ja) | 1987-06-09 | 1987-06-09 | 電子ボリュ−ム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14216887A JPS63306706A (ja) | 1987-06-09 | 1987-06-09 | 電子ボリュ−ム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63306706A true JPS63306706A (ja) | 1988-12-14 |
Family
ID=15308938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14216887A Pending JPS63306706A (ja) | 1987-06-09 | 1987-06-09 | 電子ボリュ−ム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63306706A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259782A (ja) * | 1992-03-13 | 1993-10-08 | Sharp Corp | 増幅器のゲイン決定回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758406A (en) * | 1980-09-25 | 1982-04-08 | Sharp Corp | Electronic sound volme adjuster |
| JPS59169213A (ja) * | 1983-03-16 | 1984-09-25 | Nec Corp | 音量可変装置 |
-
1987
- 1987-06-09 JP JP14216887A patent/JPS63306706A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758406A (en) * | 1980-09-25 | 1982-04-08 | Sharp Corp | Electronic sound volme adjuster |
| JPS59169213A (ja) * | 1983-03-16 | 1984-09-25 | Nec Corp | 音量可変装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259782A (ja) * | 1992-03-13 | 1993-10-08 | Sharp Corp | 増幅器のゲイン決定回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57173207A (en) | Storage device for level correction information | |
| EP0428396A3 (en) | Bit error correcting circuit for a nonvolatile memory | |
| JPS63306706A (ja) | 電子ボリュ−ム制御方式 | |
| FR2312837A1 (fr) | Systeme de commande de memoire electronique | |
| JPS6432302A (en) | Controller for air conditioner | |
| KR101791996B1 (ko) | Ram 휘발성을 이용한 버튼 동작 확장을 위한 전원스위칭 회로 장치 | |
| JP2521515Y2 (ja) | オーディオ装置 | |
| KR910021033A (ko) | 프로그래머블 로직 어레이 및 그를 이용한 정보처리장치 | |
| TW259868B (en) | Delay circuit | |
| JPH05165980A (ja) | ワンチップマイコン | |
| JPS6056287A (ja) | 電子式タイムスイツチ | |
| JPH0232440A (ja) | 記憶装置 | |
| JPH04335413A (ja) | 携帯型データ処理装置 | |
| JPS5875264A (ja) | マイクロプロセツサ | |
| JPH06100923B2 (ja) | 停電時の電源保持回路 | |
| JPS61122766A (ja) | メモリバツクアツプ用電源監視回路 | |
| JPS5823396A (ja) | 番地の変換装置 | |
| JPS59191192A (ja) | メモリ制御装置 | |
| JPS6443896A (en) | Semiconductor integrated circuit | |
| JPH076102A (ja) | メモリ制御装置及びそれを用いた装置 | |
| JPH0541666A (ja) | Ａ／ｄ変換ユニツト | |
| JPH02181249A (ja) | 周辺制御装置 | |
| JPH02128260A (ja) | 電源オン／オフ時のメモリデータチェック方式 | |
| JPS6017123B2 (ja) | デ−タ処理装置の無人運転装置 | |
| JPH04157548A (ja) | 情報記憶装置 |