JPS63303476A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS63303476A JPS63303476A JP62139583A JP13958387A JPS63303476A JP S63303476 A JPS63303476 A JP S63303476A JP 62139583 A JP62139583 A JP 62139583A JP 13958387 A JP13958387 A JP 13958387A JP S63303476 A JPS63303476 A JP S63303476A
- Authority
- JP
- Japan
- Prior art keywords
- image
- frame memory
- memory
- image value
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 description 15
- 230000001186 cumulative effect Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リアルタイム積算機能を持つ画像処理表示装
置に関するものである。
置に関するものである。
従来のこの種の装置は、第２図に示す様な構造であった
。これは、リアルタイム積算機能をもつ画像処理装置の
ブロック図である。第２図において、フレームメモリｌ
は予定枚数の画像積算結果を格納するに十分な容量をも
つメモリである。２は２人力１出力のデジタル加算器で
、画像積算を実行し、書込み部４に結果を出力する。３
はフレームメモリ１の読み出し部であり、画像積算の際
に読み出し部３と書込み部４が作業するフレームメモリ
領域は、画像信号源８から供給される入力画像のアドレ
ス情報とつねに対応が取られる様に、制御部７が制御す
る。その結果、加算器２には、読み出し部３と画像信号
源８との対応のとれたアドレス情報が２つの入力端子か
らそれぞれ入力される。インターフェース部５は、フレ
ームメモリ上のデジタル画像を、画像表示装置６に表示
するために読み出す部分である。このような構成におい
て、画像信号源８がらの新たな画像入力の際に、フレー
ムメモリ１の画像値を読み出し、デジタル加算器２が人
力画像値とメモリ画像値とを加算してフレームメモリ１
に再格納する事により、リアルタイム積算を実現してい
た。フレームメモリｌ内の画像は画像表示装置６に表示
される。
。これは、リアルタイム積算機能をもつ画像処理装置の
ブロック図である。第２図において、フレームメモリｌ
は予定枚数の画像積算結果を格納するに十分な容量をも
つメモリである。２は２人力１出力のデジタル加算器で
、画像積算を実行し、書込み部４に結果を出力する。３
はフレームメモリ１の読み出し部であり、画像積算の際
に読み出し部３と書込み部４が作業するフレームメモリ
領域は、画像信号源８から供給される入力画像のアドレ
ス情報とつねに対応が取られる様に、制御部７が制御す
る。その結果、加算器２には、読み出し部３と画像信号
源８との対応のとれたアドレス情報が２つの入力端子か
らそれぞれ入力される。インターフェース部５は、フレ
ームメモリ上のデジタル画像を、画像表示装置６に表示
するために読み出す部分である。このような構成におい
て、画像信号源８がらの新たな画像入力の際に、フレー
ムメモリ１の画像値を読み出し、デジタル加算器２が人
力画像値とメモリ画像値とを加算してフレームメモリ１
に再格納する事により、リアルタイム積算を実現してい
た。フレームメモリｌ内の画像は画像表示装置６に表示
される。
上記のごとき従来の技術においては、既定枚数の画像積
算を実行した後、さらに積算を継続させようとした時、
フレームメモリがオーバーフローするような場合には新
たな画像入力を一時停止させ、フレームメモリを一度消
去するか、またはフレームメモリ内の画像値を加工処理
しなければならず、画像表示が不自然になることが起こ
り得るばかりでな（、積算画像表示のリアルタイム性が
損われるという問題点があった。
算を実行した後、さらに積算を継続させようとした時、
フレームメモリがオーバーフローするような場合には新
たな画像入力を一時停止させ、フレームメモリを一度消
去するか、またはフレームメモリ内の画像値を加工処理
しなければならず、画像表示が不自然になることが起こ
り得るばかりでな（、積算画像表示のリアルタイム性が
損われるという問題点があった。
そこで本発明は、既定枚数の画像積算を実行した後さら
に継続して、画像枚数に上限なく新たな画像の積算人力
を可能として、リアルタイム性を鏡保し画像表示も自然
に行えることを目的とする。
に継続して、画像枚数に上限なく新たな画像の積算人力
を可能として、リアルタイム性を鏡保し画像表示も自然
に行えることを目的とする。
上記問題点の解決のために本発明では、予定枚数の画像
積算は従来通りの手法で行い、それ以上の枚数のさらな
る画像積算については、それまでの積算枚数をＮとする
と、フレームメモリの画像値を（Ｎ−１）／Ｎ倍したも
のと新たな画像値を加算し、フレームメモリに再格納す
る事とした。
積算は従来通りの手法で行い、それ以上の枚数のさらな
る画像積算については、それまでの積算枚数をＮとする
と、フレームメモリの画像値を（Ｎ−１）／Ｎ倍したも
のと新たな画像値を加算し、フレームメモリに再格納す
る事とした。
上記のごとき構成をとる事により、予定枚数の画像積算
後の新たな画像積算入力の際には、それまでの積算枚数
をＮとすると、フレームメモリから読み出した画像値（
Ｎ）に（Ｎ−１）／Ｎの係数を乗じ、それと新たな画像
値を加算した結果すなわちＮＸ （Ｎ １ ） ／Ｎ
＋ １−Ｎをフレームメモリに再格納してゆくことにな
るので、何枚新たな画像を入力しても、積算枚数Ｎに変
化がないため、フレームメモリがオーバーフローする事
はない。
後の新たな画像積算入力の際には、それまでの積算枚数
をＮとすると、フレームメモリから読み出した画像値（
Ｎ）に（Ｎ−１）／Ｎの係数を乗じ、それと新たな画像
値を加算した結果すなわちＮＸ （Ｎ １ ） ／Ｎ
＋ １−Ｎをフレームメモリに再格納してゆくことにな
るので、何枚新たな画像を入力しても、積算枚数Ｎに変
化がないため、フレームメモリがオーバーフローする事
はない。
第１図は本発明の第一の実施例であって、フレームメモ
リ１は所定枚数（Ｎ）の画像積算結果を格納するに十分
な容量をもつメモリである。２は２人力ｌ出力のデジタ
ル加算器で、画像積算を実行し、書込み部４に結果を出
力する。３はフレームメモリ１の読み出し部であり、画
像積算の際に読み出し部３と書込み部４が作業するフレ
ームメモリ領域は、画像信号源８から供給される入力画
像のアドレス情報とつねに対応が取られる様に、制御部
７は画像信号ｆＡ８から一画面毎に送出される画像信号
送出開始信号に基づいて読み出し部３と書込み部４とを
制御する。インターフェース部５は、フレームメモリ上
のデジタル画像を、画像表示装置６に表示するために読
み出す部分である。９は２人力１出力のデジタル掛算器
で、読み出し部３から供給される画像値に制御部７から
の係数、（Ｎ １）／Ｎ（Ｎ：正の整数）を乗じ、デ
ータセレクタ１０の一人力に出力する。データセレクタ
１０は３人力（Ａ、Ｂ、、Ｃ）を具備し、Ｃ＝０の時は
Ａを、Ｃ＝１の時はＢをデジタル加算器２の一人力に出
力するものであり、制御端子Ｃは制御部７によって制御
される。
リ１は所定枚数（Ｎ）の画像積算結果を格納するに十分
な容量をもつメモリである。２は２人力ｌ出力のデジタ
ル加算器で、画像積算を実行し、書込み部４に結果を出
力する。３はフレームメモリ１の読み出し部であり、画
像積算の際に読み出し部３と書込み部４が作業するフレ
ームメモリ領域は、画像信号源８から供給される入力画
像のアドレス情報とつねに対応が取られる様に、制御部
７は画像信号ｆＡ８から一画面毎に送出される画像信号
送出開始信号に基づいて読み出し部３と書込み部４とを
制御する。インターフェース部５は、フレームメモリ上
のデジタル画像を、画像表示装置６に表示するために読
み出す部分である。９は２人力１出力のデジタル掛算器
で、読み出し部３から供給される画像値に制御部７から
の係数、（Ｎ １）／Ｎ（Ｎ：正の整数）を乗じ、デ
ータセレクタ１０の一人力に出力する。データセレクタ
１０は３人力（Ａ、Ｂ、、Ｃ）を具備し、Ｃ＝０の時は
Ａを、Ｃ＝１の時はＢをデジタル加算器２の一人力に出
力するものであり、制御端子Ｃは制御部７によって制御
される。
上述のごとく構成された画像処理装置の動作について、
以下説明する。なお、フレームメモリｌとしては複数の
画面（複数フレーム）を記憶するように構成することも
できるが、説明を簡単にするため、以下、１つの画面（
ｌフレーム）の記憶を行なうものとする。
以下説明する。なお、フレームメモリｌとしては複数の
画面（複数フレーム）を記憶するように構成することも
できるが、説明を簡単にするため、以下、１つの画面（
ｌフレーム）の記憶を行なうものとする。
まず初期状態として、画像信号源８からの画像入力はな
（、フレームメモリ１は空であるとする。
（、フレームメモリ１は空であるとする。
画像信号ａ８から画像信号送出開始信号が制御部７に転
送されると、制御部７は、データセレクタＩＯの人力Ｃ
にデータ０を送出し、加算ａ２にフレームメモリ１から
読み出し部３を経由したメモリ画像値が、そのまま入力
されるように制御する。
送されると、制御部７は、データセレクタＩＯの人力Ｃ
にデータ０を送出し、加算ａ２にフレームメモリ１から
読み出し部３を経由したメモリ画像値が、そのまま入力
されるように制御する。
１画面分に相当する画像信号′ａ８からの１枚目の画像
値は、フレームメモリ１のメモリ画像値が０であるので
、デジタル加算器２を通っても変化はなく、書込み部４
を通ってそのままフレームメモリ１に記憶される。
値は、フレームメモリ１のメモリ画像値が０であるので
、デジタル加算器２を通っても変化はなく、書込み部４
を通ってそのままフレームメモリ１に記憶される。
以後、画像信号源８から送出される入力画像値と、−画
面内でこの画像値と一致するアドレスのメモリ画像値と
がデジタル加算器２で加算され、フレームメモリ１に記
憶される。以下フレームメモリ１上での積算枚数が、所
定枚数Ｎに到達するまでリアルタイム積算が繰り返され
る。すなわち、画像信号源８から転送される画像値は、
そのアドレス情報に対応するフレームメモリｌ上のメモ
リ領域の画像値と、加算器２により加算され、その結果
が書込み部４を経由して同領域に再格納されていく。
面内でこの画像値と一致するアドレスのメモリ画像値と
がデジタル加算器２で加算され、フレームメモリ１に記
憶される。以下フレームメモリ１上での積算枚数が、所
定枚数Ｎに到達するまでリアルタイム積算が繰り返され
る。すなわち、画像信号源８から転送される画像値は、
そのアドレス情報に対応するフレームメモリｌ上のメモ
リ領域の画像値と、加算器２により加算され、その結果
が書込み部４を経由して同領域に再格納されていく。
次に制御部７が、−画面毎に画像信号ａ８から送出され
る画像信号送出開始信号の計数により、画像積算枚数が
予定のＮ枚に到達した事を認識すると、制御部７はただ
ちにデータセレクタｌＯの入力Ｃにデータ１を送出し、
掛算器９の出力をデジタル加算器２の一人力に転送する
よう制御する。
る画像信号送出開始信号の計数により、画像積算枚数が
予定のＮ枚に到達した事を認識すると、制御部７はただ
ちにデータセレクタｌＯの入力Ｃにデータ１を送出し、
掛算器９の出力をデジタル加算器２の一人力に転送する
よう制御する。
すると、Ｎ＋１枚目からの画像積算は
（新画像値）＋（フレームメモリ画像値） ｘ（Ｎ−１
）／Ｎ＝ Ｄ ＋ ＤｘＮ Ｘ（Ｎ−
１）／Ｎ＝ ＤＸＮ となり、フレームメモリ１に必要な容量は、画像Ｎ枚分
でつねに一定となり、新たな画像値をっねに１／Ｎの重
み加算できることになる。
）／Ｎ＝ Ｄ ＋ ＤｘＮ Ｘ（Ｎ−
１）／Ｎ＝ ＤＸＮ となり、フレームメモリ１に必要な容量は、画像Ｎ枚分
でつねに一定となり、新たな画像値をっねに１／Ｎの重
み加算できることになる。
具体的に述べると、いま、フレームメモリｌの各アドレ
スのメモリ領域が画像値Ｏ〜１６３８３までを記憶可能
だとし、かつ、１つのアドレスに対応した画像信号＃８
からの入力画像値が０〜２５５の範囲内に押えられてい
るとし、ある１つの入力画像値が１００である場合を考
える（対象画像は静止画）。なお、この場合、上述のＮ
は定できる。そこで、以下、Ｎ＝６４に設定したものと
して説明する。さて、初めはフレームメモリ１の全ての
アドレスのメモリ領域は画像値０であるから、、フレー
ムメモリ１の上述の１つのアドレスに対応した記憶領域
には、画像値１００が記憶される０画像値号ｆＡ８が１
画面全てのアドレスに対応した入力画像値がフレームメ
モリｌの対応するメモリ領域に記憶されると、画像信号
源８からの２回目の入力画像値が、フレームメモリ１に
記憶されている対応するアドレスの画像値と加算器２で
加算されて書換えられる。上述の１つのアドレスを考え
ると、新たな人力画像値１００ＰＩ は（ｐ＋はＳ／Ｎ
による画像値の変動に依存した定数である）がフレーム
メモリ１の画像値１００と加算され、上述の１つのアド
レスのメモリ領域には画像値１００＋１００Ｐ、が記憶
される。以下同様にＮ＝６４まで加算されるから１００
（１＋Ｐ１±・・・・・・＋２６３）が画像値として
フレームメモリｌに記憶される。そして、（Ｎ−１）
／Ｎ＝６３／６４であるから、６５回目は、 １００’（１＋Ｐ、＋・・・＋Ｐｈ１）Ｘ６３１５４＋
１００Ｐ、４ となる。
スのメモリ領域が画像値Ｏ〜１６３８３までを記憶可能
だとし、かつ、１つのアドレスに対応した画像信号＃８
からの入力画像値が０〜２５５の範囲内に押えられてい
るとし、ある１つの入力画像値が１００である場合を考
える（対象画像は静止画）。なお、この場合、上述のＮ
は定できる。そこで、以下、Ｎ＝６４に設定したものと
して説明する。さて、初めはフレームメモリ１の全ての
アドレスのメモリ領域は画像値０であるから、、フレー
ムメモリ１の上述の１つのアドレスに対応した記憶領域
には、画像値１００が記憶される０画像値号ｆＡ８が１
画面全てのアドレスに対応した入力画像値がフレームメ
モリｌの対応するメモリ領域に記憶されると、画像信号
源８からの２回目の入力画像値が、フレームメモリ１に
記憶されている対応するアドレスの画像値と加算器２で
加算されて書換えられる。上述の１つのアドレスを考え
ると、新たな人力画像値１００ＰＩ は（ｐ＋はＳ／Ｎ
による画像値の変動に依存した定数である）がフレーム
メモリ１の画像値１００と加算され、上述の１つのアド
レスのメモリ領域には画像値１００＋１００Ｐ、が記憶
される。以下同様にＮ＝６４まで加算されるから１００
（１＋Ｐ１±・・・・・・＋２６３）が画像値として
フレームメモリｌに記憶される。そして、（Ｎ−１）
／Ｎ＝６３／６４であるから、６５回目は、 １００’（１＋Ｐ、＋・・・＋Ｐｈ１）Ｘ６３１５４＋
１００Ｐ、４ となる。
なお、画像積算枚数が予定のＮ枚に達するまでは、フレ
ームメモリｌで書き換え途中の画像値に基づいて画像表
示装置６による表示が行なわれると、書き換えが済んだ
画像値とこれから書き換えられる画像値との境を境界と
して、表示画像の明るさが変わってしまう。従って、ｎ
枚目とｎ＋１枚目との書き換え途中であっても表示画像
が自然に見えるようにするため、インターフェイス部５
をＲＡＭで構成されたＬＵＴ（ルックアンプテーブル）
を２つ用意し、一方をｎ枚目、他方をｎ＋１枚目に対応
させ、制御部７からの制御信号によって順次切換えて画
像表示装置６が自然の表示を行なうようになしている。
ームメモリｌで書き換え途中の画像値に基づいて画像表
示装置６による表示が行なわれると、書き換えが済んだ
画像値とこれから書き換えられる画像値との境を境界と
して、表示画像の明るさが変わってしまう。従って、ｎ
枚目とｎ＋１枚目との書き換え途中であっても表示画像
が自然に見えるようにするため、インターフェイス部５
をＲＡＭで構成されたＬＵＴ（ルックアンプテーブル）
を２つ用意し、一方をｎ枚目、他方をｎ＋１枚目に対応
させ、制御部７からの制御信号によって順次切換えて画
像表示装置６が自然の表示を行なうようになしている。
以上のように本発明によれば、入力する画像枚数に上限
なくリアルタイム積算を実行できるのであるから、画像
のリアルタイム積算表示時間に制限が全＜無くなるとい
う効果がある。また、リアルタイム積算表示中に表示画
像が不自然になることも無くなる。もちろん、新たな画
像入力を一時停止させるような必要は全くな（、リアル
タイム性は完全に確保される。
なくリアルタイム積算を実行できるのであるから、画像
のリアルタイム積算表示時間に制限が全＜無くなるとい
う効果がある。また、リアルタイム積算表示中に表示画
像が不自然になることも無くなる。もちろん、新たな画
像入力を一時停止させるような必要は全くな（、リアル
タイム性は完全に確保される。
さらに本発明は、Ｓ／Ｎ比の劣悪な画像をリアルタイム
積算表示、観察する手段として適用すると、大きな効果
を期待できる。
積算表示、観察する手段として適用すると、大きな効果
を期待できる。
第１図は本発明による装置の実施例の構成図であり、第
２図は従来技術の構成図である。 〔主要部分の符号の説明〕
２図は従来技術の構成図である。 〔主要部分の符号の説明〕
Claims (1)
- 【特許請求の範囲】 デジタル画像を格納するフレームメモリと、画像信号源
から得られる入力画像値と前記フレームメモリから得ら
れるメモリ画像値とを加算する加算手段と、前記入力画
像値のアドレスに対応した前記フレームメモリのメモリ
領域からメモリ画像値を読出すと共に、前記読出したメ
モリ画像値のメモリ領域を前記加算結果で書換える制御
手段と、を設けた画像処理装置において、 前記フレームメモリから読出されたメモリ画像値に（Ｎ
−１）／Ｎ（Ｎはフレームの所定加算枚数）を掛算する
掛算手段と、 前記加算手段に、前記フレームメモリから得られるメモ
リ画像値を、前記掛算手段を介して入力するか否かを選
択する選択手段と、を有し、前記制御手段はさらに、前
記画像信号源からの信号に応じて前記選択手段の選択制
御を行なうことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62139583A JPH0786934B2 (ja) | 1987-06-03 | 1987-06-03 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62139583A JPH0786934B2 (ja) | 1987-06-03 | 1987-06-03 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63303476A true JPS63303476A (ja) | 1988-12-12 |
| JPH0786934B2 JPH0786934B2 (ja) | 1995-09-20 |
Family
ID=15248643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62139583A Expired - Fee Related JPH0786934B2 (ja) | 1987-06-03 | 1987-06-03 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786934B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896364A (ja) * | 1981-12-01 | 1983-06-08 | Hitachi Medical Corp | 画像処理装置 |
| JPS6252683A (ja) * | 1985-08-30 | 1987-03-07 | Mitsubishi Electric Corp | 監視装置 |
| JPS62113279A (ja) * | 1985-11-12 | 1987-05-25 | Sony Corp | 動体検出装置 |
-
1987
- 1987-06-03 JP JP62139583A patent/JPH0786934B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896364A (ja) * | 1981-12-01 | 1983-06-08 | Hitachi Medical Corp | 画像処理装置 |
| JPS6252683A (ja) * | 1985-08-30 | 1987-03-07 | Mitsubishi Electric Corp | 監視装置 |
| JPS62113279A (ja) * | 1985-11-12 | 1987-05-25 | Sony Corp | 動体検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786934B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS623372A (ja) | 画像変換装置 | |
| JP2771858B2 (ja) | 多画面合成装置 | |
| US5293483A (en) | Combined image and control data image memory device | |
| JPS63303476A (ja) | 画像処理装置 | |
| JPS59231591A (ja) | 画像表示装置 | |
| EP0114203B1 (en) | An image processor | |
| JP3272058B2 (ja) | 画像情報処理装置及び画像情報処理方法 | |
| JPS60133496A (ja) | 画像処理装置 | |
| JPS6382530A (ja) | 半導体記憶装置 | |
| JP2535817B2 (ja) | 演算処理装置 | |
| JP2697679B2 (ja) | ディザ画像表示装置 | |
| JP2645387B2 (ja) | 画像処理方法 | |
| JPH03152677A (ja) | デジタル画像間データ比較装置 | |
| JPH0789367B2 (ja) | デ−タ入力記憶装置 | |
| JPS5952361A (ja) | 画像信号処理における演算方式 | |
| JPH0273709A (ja) | 乗算器 | |
| JPS6139092A (ja) | 表示装置 | |
| JPH02220183A (ja) | 画像合成装置 | |
| JPS61143835A (ja) | デ−タ表示方式 | |
| JPS62168274A (ja) | 画像処理装置 | |
| JPS62205391A (ja) | 表示装置 | |
| JPH05145610A (ja) | 電話機におけるデータ登録装置 | |
| JPS6265079A (ja) | 画像表示装置 | |
| JPH0553749A (ja) | マルチウインドウ表示装置 | |
| JPH0347516B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |