JPS63301547A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63301547A JPS63301547A JP13850587A JP13850587A JPS63301547A JP S63301547 A JPS63301547 A JP S63301547A JP 13850587 A JP13850587 A JP 13850587A JP 13850587 A JP13850587 A JP 13850587A JP S63301547 A JPS63301547 A JP S63301547A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- porous alumina
- wirings
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title description 4
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 41
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 41
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 21
- 238000002048 anodisation reaction Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000007743 anodising Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にアルミニウ
ム配線間の平坦化方法に関する。
ム配線間の平坦化方法に関する。
従来、半導体装置の金属配線間の平坦化方法としては、
配線間の不要金属を絶縁物に変化せしめる陽極酸化法や
、エツチングして金属配線を形成した後配線間を絶縁物
で埋めるエッチバック法、バイアススパッタ法、シリカ
フィルム塗布法などが用いられている。
配線間の不要金属を絶縁物に変化せしめる陽極酸化法や
、エツチングして金属配線を形成した後配線間を絶縁物
で埋めるエッチバック法、バイアススパッタ法、シリカ
フィルム塗布法などが用いられている。
上述した従来の金属配線間の平坦化技術、たとえば従来
の陽極酸化法では、第３図に示す様にアルミニウム膜１
４の上方からホトレジストをマスクとし陽極酸化するた
め、酸化は等方性となって多孔性アルミナ層１６が形成
される。このためマスクのパターンよりも配線幅が狭く
なり、パターン精度に問題があった。しかし配線間は多
孔性アルミナ１６によって埋めすくされているため、配
線形成と同時に平坦化がなされる長所を有している。
の陽極酸化法では、第３図に示す様にアルミニウム膜１
４の上方からホトレジストをマスクとし陽極酸化するた
め、酸化は等方性となって多孔性アルミナ層１６が形成
される。このためマスクのパターンよりも配線幅が狭く
なり、パターン精度に問題があった。しかし配線間は多
孔性アルミナ１６によって埋めすくされているため、配
線形成と同時に平坦化がなされる長所を有している。
これに対し、エツチングにて配線を形成した後、配線間
を何らかの方法で埋める方法、たとえばエッチバック法
では、配線をＲＩＥ等の異方性エツチングにより形成で
きるので、パターン精度が非常に良いという長所がある
。しかしながら、配線間に埋込む絶縁物の厚さをコント
ロールするのが難かしいことと、工数がかかること、エ
ッチバックを行う装置が必要なこと等の欠点がある。
を何らかの方法で埋める方法、たとえばエッチバック法
では、配線をＲＩＥ等の異方性エツチングにより形成で
きるので、パターン精度が非常に良いという長所がある
。しかしながら、配線間に埋込む絶縁物の厚さをコント
ロールするのが難かしいことと、工数がかかること、エ
ッチバックを行う装置が必要なこと等の欠点がある。
また、その他のバイアススパッタ法及びシリカフィルム
法についてもエッチバック法と同様の長所や欠点を有し
ている。さらに上記のいずれの方法も、金属配線の厚さ
が厚くなるほど微細化及び平坦化がむずかしくなり、多
層配線が困難になる欠点を有している。
法についてもエッチバック法と同様の長所や欠点を有し
ている。さらに上記のいずれの方法も、金属配線の厚さ
が厚くなるほど微細化及び平坦化がむずかしくなり、多
層配線が困難になる欠点を有している。
本発明の目的は、アルミニウム配線間の絶縁層を容易に
平坦化することのできる半導体装置の製造方法を提供す
ることにある。
平坦化することのできる半導体装置の製造方法を提供す
ることにある。
本発明の半導体装置の製造方法は、半導体基板上にアル
ミニウム層を形成する工程と、前記アルミニウム層に半
導体基板に到達する溝を形成しアルミニウム配線を形成
する工程と、前記アルミニウム配線の側面及びアルミニ
ウム配線間に残されたアルミニウム層の側面を陽極酸化
して多孔性アルミナ層を形成する工程とを含んで構成さ
れる。
ミニウム層を形成する工程と、前記アルミニウム層に半
導体基板に到達する溝を形成しアルミニウム配線を形成
する工程と、前記アルミニウム配線の側面及びアルミニ
ウム配線間に残されたアルミニウム層の側面を陽極酸化
して多孔性アルミナ層を形成する工程とを含んで構成さ
れる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
本実施例ではアルミニウム膜の厚さ２μｍ、配線幅２μ
ｍ、配線間隔３μｍの場合について説明する。
ｍ、配線間隔３μｍの場合について説明する。
まず、第１図（ａ＞に示すように、シリコン基板１１に
拡散層１２を形成した後シリコン酸化膜１３を形成し、
このシリコン酸化膜１３にコンタクト孔を形成する。
拡散層１２を形成した後シリコン酸化膜１３を形成し、
このシリコン酸化膜１３にコンタクト孔を形成する。
次に第１図（ｂ）に示すように蒸着又はスパッタにてア
ルミニウム膜１４を２ Ｂ ｍの厚さに被着し、その上
にフォトレジスト膜１５を形成したのちパターニングし
、フォトレジスト膜１５に０．５μｍの溝２０を形成す
る。次でこのフォトレジスト膜１５をマスクとし、アル
ミニウム膜１４をＲＩＥ法にてエツチングし溝２ＯＡを
形成する。
ルミニウム膜１４を２ Ｂ ｍの厚さに被着し、その上
にフォトレジスト膜１５を形成したのちパターニングし
、フォトレジスト膜１５に０．５μｍの溝２０を形成す
る。次でこのフォトレジスト膜１５をマスクとし、アル
ミニウム膜１４をＲＩＥ法にてエツチングし溝２ＯＡを
形成する。
次に第１図（ｃ）に示すように、５％の硫酸水溶液にて
配線のアルミニウム膜１４ａ、及び配線間のアルミニウ
ムＪｌ！１４ｂの側面を４０Ｖの電圧にて陽極酸化し、
多孔性アルミナ１６に変化させる。この時、アルミニウ
ムは約１．５倍の多孔性アルミナに体積が膨張するので
、配線のアルミニウム膜１４ａ及び配線間のアルミニウ
ム膜１４ｂはそれぞれ０．５μｍづつのアルミニウムが
０．７５μｍの多孔性アルミナになり、アルミニウム膜
間の講２０ Ａは多孔性アルミナ１６で埋めつくされる
。
配線のアルミニウム膜１４ａ、及び配線間のアルミニウ
ムＪｌ！１４ｂの側面を４０Ｖの電圧にて陽極酸化し、
多孔性アルミナ１６に変化させる。この時、アルミニウ
ムは約１．５倍の多孔性アルミナに体積が膨張するので
、配線のアルミニウム膜１４ａ及び配線間のアルミニウ
ム膜１４ｂはそれぞれ０．５μｍづつのアルミニウムが
０．７５μｍの多孔性アルミナになり、アルミニウム膜
間の講２０ Ａは多孔性アルミナ１６で埋めつくされる
。
この後、フォトレジスト膜１５を除去することにより配
線間の絶縁層が平坦化された半導体装置が完成する。
線間の絶縁層が平坦化された半導体装置が完成する。
第２図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
まず第２図（ａ）に示すように、第１の実施例と同様に
、シリコン基板１１上に形成したアルミニウム１１１１
４にＲＩＥ法により溝２０Ｂを形成する。この講２０Ｂ
は幅は後の陽極酸化工程で多孔性アルミナで埋まるかそ
れより幾分広いものでよい。
、シリコン基板１１上に形成したアルミニウム１１１１
４にＲＩＥ法により溝２０Ｂを形成する。この講２０Ｂ
は幅は後の陽極酸化工程で多孔性アルミナで埋まるかそ
れより幾分広いものでよい。
次に第２図（ｂ）に示すように、陽極酸化により配線の
アルミニウムｙＡ１４ａ及び配線間のアルミニウム膜１
４ｂの側面を酸化し多孔性アルミナ１６に変化させる。
アルミニウムｙＡ１４ａ及び配線間のアルミニウム膜１
４ｂの側面を酸化し多孔性アルミナ１６に変化させる。
次に第２図（Ｃ）に示すように、フ才Ｉ・レジスト膜１
５を除去したのち、シリカフィルム等の塗布液を塗布し
て残された溝２０Ｂを埋め、熱処理して絶縁性の塗布膜
１７を形成する。
５を除去したのち、シリカフィルム等の塗布液を塗布し
て残された溝２０Ｂを埋め、熱処理して絶縁性の塗布膜
１７を形成する。
このように第２の実施例では、多孔性アルミナにより埋
められずに残った溝を塗布膜１７で埋めることにより、
アルミニウム膜に形成する溝の幅の許容範囲を広くでき
るという利点がある。
められずに残った溝を塗布膜１７で埋めることにより、
アルミニウム膜に形成する溝の幅の許容範囲を広くでき
るという利点がある。
以上説明したように本発明は、溝により形成したアルミ
ニウム配線の側面及び配線間に残されたアルミニウム膜
の側面を陽極酸化することによリ、配線の厚さに関係な
く配線間を平坦にできる効果がある。従って多層配線を
有する半導体装置が容易に得られる。
ニウム配線の側面及び配線間に残されたアルミニウム膜
の側面を陽極酸化することによリ、配線の厚さに関係な
く配線間を平坦にできる効果がある。従って多層配線を
有する半導体装置が容易に得られる。
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための工程順に示した半導体チップの断面図、第
３図は従来の半導体装置の製造方法を説明するための断
面図である。 １１・・・シリコン基板、１２・・・拡散層、１３・・
・シリコン酸化膜、１４．１４ａ、１４ｂ・・・アルミ
ニウム膜、１５・・・フォトレジスト膜、１６・・・多
孔性アルミナ、１７・・・塗布膜、１８・・・無孔性ア
ルミナ、２０．２ＯＡ、２０Ｂ・・・溝。 代理人 弁理士 内 原 晋（′ ／３′：Ｊ’月ン酸化腹、 ／２紘散層 呵１回 ″ 箔１図 万３図
明するための工程順に示した半導体チップの断面図、第
３図は従来の半導体装置の製造方法を説明するための断
面図である。 １１・・・シリコン基板、１２・・・拡散層、１３・・
・シリコン酸化膜、１４．１４ａ、１４ｂ・・・アルミ
ニウム膜、１５・・・フォトレジスト膜、１６・・・多
孔性アルミナ、１７・・・塗布膜、１８・・・無孔性ア
ルミナ、２０．２ＯＡ、２０Ｂ・・・溝。 代理人 弁理士 内 原 晋（′ ／３′：Ｊ’月ン酸化腹、 ／２紘散層 呵１回 ″ 箔１図 万３図
Claims (1)
- 半導体基板上にアルミニウム層を形成する工程と、前記
アルミニウム層に半導体基板に到達する溝を形成しアル
ミニウム配線を形成する工程と、前記アルミニウム配線
の側面及びアルミニウム配線間に残されたアルミニウム
層の側面を陽極酸化して多孔性アルミナ層を形成する工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13850587A JPS63301547A (ja) | 1987-01-19 | 1987-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-10267 | 1987-01-19 | ||
| JP1026787 | 1987-01-19 | ||
| JP13850587A JPS63301547A (ja) | 1987-01-19 | 1987-06-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63301547A true JPS63301547A (ja) | 1988-12-08 |
Family
ID=26345519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13850587A Pending JPS63301547A (ja) | 1987-01-19 | 1987-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63301547A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5866444A (en) * | 1995-03-21 | 1999-02-02 | Semiconductor Energy Laboratory Co. | Integrated circuit and method of fabricating the same |
| US9439285B2 (en) | 2011-07-29 | 2016-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Device mounting board and semiconductor power module |
-
1987
- 1987-06-01 JP JP13850587A patent/JPS63301547A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5866444A (en) * | 1995-03-21 | 1999-02-02 | Semiconductor Energy Laboratory Co. | Integrated circuit and method of fabricating the same |
| US9439285B2 (en) | 2011-07-29 | 2016-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Device mounting board and semiconductor power module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789760A (en) | Via in a planarized dielectric and process for producing same | |
| JPS58200566A (ja) | 半導体装置の製造方法 | |
| US6025270A (en) | Planarization process using tailored etchback and CMP | |
| JPS63301547A (ja) | 半導体装置の製造方法 | |
| US4681666A (en) | Planarization of a layer of metal and anodic aluminum | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JP2535908B2 (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH02271617A (ja) | 半導体集積回路の製造方法 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| JPS60210851A (ja) | 半導体装置とその製造方法 | |
| JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
| JPH04168723A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPS6376457A (ja) | 半導体装置の製造方法 | |
| JPS61287146A (ja) | 多層配線の形成方法 | |
| JPS62199036A (ja) | 半導体装置 | |
| JP2636753B2 (ja) | 半導体装置の製造方法 | |
| JPH03214733A (ja) | 半導体装置の製造方法 | |
| KR100317309B1 (ko) | 반도체 메모리장치 제조방법 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS62281345A (ja) | 半導体装置の製造方法 | |
| JPS6281732A (ja) | 絶縁膜の平坦化方法 | |
| JPS61124154A (ja) | 半導体装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 |