JPS6330093A - 空間分割スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル通信網の主要構成要素としての空
間分割スイッチに関し、特に高速な信号を扱い、同期を
とって動作することが難かしい場合もあるような状況に
おいて使用するのに適した構成をとる、かかる空間分割
スイッチに関するものである。

〔従来の技術〕

第３図は、従来の同期形空間分割スイッチの構成を示す
説明図である。同図において、１は５×５のマトリック
ス状に構成された叉点マトリックススイッチであり、２
は例えばＤ−タイプフリップフロップで構成された入力
データレジスタ、３は出力データレジスタ、（４−１）
、（４−２）、・・・（４−５）はそれぞれ入力データ
ハイウェイ、（５−１）、　（５−２）、・・・（５−
５）はそれぞれ出力データハイウェイ、９は同期用のク
ロック（ＣＫ）入力端子である。

第３図を参照して従来の空間スイッチの回路動作を以下
に説明する。

入力データハイウェイ　（４−１）、（４−２）、・・
・＜４−５）上を伝送されてきたデータ（空間的に展開
された入力データ）は、入力データレジスタ２にラッチ
される。さらに、ラッチされた該入力データは、マトリ
ックス状に構成された叉点マトリックススイッチ１に送
出され、その叉点の閉じている状態に基づき、出力デー
タレジスタ３に伝送され、そのレジスタ３にラッチされ
る。さらに、この出力データレジスタ３にラッチされた
データは、出力データハイウェイ　（５−１）、　（５
−２）。

・・・（５−５）上に送出される。

入力データレジスタ２及び出力データレジスタ３に対す
るラッチクロックは同期クロック入力端子９から供給さ
れる。

次に第４図は、第３図に示した基本空間分割スイッチを
用いてネットワークを構成した場合の説明図である。第
４図は、３段クロス構成と呼ばれている構成を示してお
り、３段の空間分割スイッチ（空間分割スイッチ（１１
−１１）乃至（１１−１ｎ）からなる１段目と、同じく
空間分割スイッチ（１１−２１）乃至（１１−２ｍ）か
らなる２段目と、同じく空間分割スイッチ（１１−３１
）乃至（１１−３ｎ）からなる３段目）と、その各空間
分割スイッチを接続するリンクより構成される。

このように、複数の空間分割スイッチによりネットワー
クを構成した場合、同期用のクロックはすべての空間分
割スイッチに供給されなければいけない。

第４図の構成では、（２ｎ＋ｍ）個の空間分割スイッチ
に対して同期用のクロックが供給されることになる。こ
の場合、クロック供給のための配線が非常に大きくなる
という欠点がある。また、空間分割スイッチを非同期で
構成し、つまり入出力のレジスタを有さない空間分割ス
イッチの構成とし、その非同期空間分割スイッチを用い
てネットワークを構成するという方法もあるが、高速の
領域で、複数段の空間分割スイッチネットワークを構成
すると、データにジッタ（時間軸変動）が生じ、再びリ
タイミングすることが不可能になる場合があるという欠
点がある。

〔発明が解決しようとする問題点〕

そこで本発明は、非同期の空間分割スイッチでネットワ
ークをすべて構成するとジッタが大きく生じてしまい、
すべて同期の空間分割スイッチで構成すると、クロック
の分配が難しくなるという、互いに相反する問題点の調
和を図ることを解決課題としており、その解決に役立つ
同期／非同期切り替え型の空間分割スイッチを提供する
ことを発明の目的とする。

〔問題点を解決するための手段〕

上記目的を達成するため、本発明では、同期型の空間分
割スイッチにおける入力及び出力データレジスタをバイ
パスするラインと、バイパスするか否かを選択するセレ
クタを設けた。

〔作用〕

バイパスしない場合は、同期型の空間分割スイッチにな
り、バイパスする場合は、非同期型の空間分割スイッチ
になる。更に同期型として用いる場合、入出力レジスタ
へ供給するラッチクロックを遅延させる回路を設け、こ
れを内蔵した形で集積化しておくことにより、ラッチタ
イミングのマージンの拡大が図れる。

従来の技術とは、空間分割スイッチの入出力データレジ
スタの構成が異なり、さらに、本発明による空間分割ス
イッチを複数個、組み合わせてネットワークを構成する
場合、ジッタを大きくすることなく、しかもクロックの
供給が容易になるという利点があり、この点でも異なる
。

〔実施例〕

次に図を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示す説明図である。

同図において、１は４×４のマトリックス状に構成され
た叉点マトリックススイッチ、２は入力データレジスタ
、３は出力データレジスタ、（４−１）、（４−２）、
・・・（４−４）は入力データハイウェイ、（５−１）
、　（５−２）、・・・（５−４）は出力データハイウ
ェイ、（６−１）、　（６−２）、・・・（６−４）は
入力側セレクタ回路、（７−１）、（７−２）、・・・
（７−４）は出力側セレクタ回路、８は可変遅延回路、
９はランチ用クロック入力端子、１０は遅延クロック、
（１２−１）、（１２−２）は非同期／同期切り替え端
子である。

第１図を参照して回路動作を説明する。

非同期／同期切り替え端子（１２−１）、　（１２−２
）を今、同期モードに設定した場合は、入力データハイ
ウェイ　（４−１）、（４−２）、・・・（４−４）上
を伝送されてきた入力データは、入力データレジスタ２
にラッチされ、セレクタ（６−１）。

（６−２）、・・・（６−４）を通った後、４×４の叉
点マトリックススイッチ１により空間的に交換され、次
いで出力データレジスタ３にランチされる。

出力データは、さらにセレクタ（７−１）、（７−２）
、・・・（７−４）を通り、出力データハイウェイ（５
−１）、　（５−２）、・・・（５−４）上に転送され
る。

次に非同期／同期切り替え端子（１２−１）、（１２−
２）を非同期モードに設定した場合は、入力データハイ
ウェイ　（４−１）、　（４−２）、・・・（４−４）
上を伝送されてきた入力データは、入力データレジスタ
２にはラッチされず、直接セレクタ（６−１）、　（６
−２）、・・・（６−４）により選択され、４×４の叉
点マトリックススイッチ１により空間的に交換されたの
ち、出力データレジスタ３をバイパスして、セレクタ（
７−１）、　（７−２）。

・・・（７−４）により選択され、出力データハイウェ
イ（５−１）、　（５−２）、・・・（５−４）上に転
送される。

同期モードの動作時におけるラッチクロックの入力位相
調節については、クロック入力端子９より入力されたラ
フチクロックは、可変遅延回路８により遅延され、遅延
クロック１０となることにより行われる。

この遅延回路８によってラッチクロックに所要の遅延を
与えることにより、入力データのレジスタ２におけるラ
ッチタイミングマージンが拡大でき、高速領域で、同期
をとることが容易になる。

また、出力データレジスタ３のラッチクロックには遅延
をかけていないため、出力データの位相変動は生じない
。

こΦような非同期／同期切り替え型空間分割スイッチを
用いてネットワークを構成する場合、非同期の空間分割
スイッチを数段通過しジッタが生じてきた段数において
、同期モードの空間分割スイッチを用いることで再びリ
タイミングが行なえる。すべて同期の空間分割スイッチ
で構成する場合は、クロックをすべてのスイッチに分配
しなければいけないが、それと比べ、クロックの分配を
要するスイッチが少なくてすむ分、クロック分配が容易
になる。

第２図は、第１図における可変遅延回路８の具体例を示
す回路図である。同図において、８は可変遅延回路、９
はクロック入力端子、１０は遅延クロック、Ｄ１〜Ｄ３
はそれぞれ電流切り替え回路（エミッタカップルドロジ
ック）と称される遅延回路、Ｅはセレクタ（４入力１出
力セレクタ）、′Ｓは遅延量選択指令（２ビツト）であ
る。

遅延回路Ｄ１〜Ｄ３は何れも同じ回路構成をとるので、
Ｄｌについて説明する。遅延回路Ｄ１において、Ｔ１〜
Ｔ４はそれぞれトランジスタ、Ｒ１−Ｒ４はそれぞれ抵
抗、Ｌｌ、Ｌ２は定電流回路、■。は定電圧である。

入力端子９より入力したクロックがハイレベルにあると
き、トランジスタＴ１のベース電圧は、定電圧■。より
高くなるように、Ｖｏは設定しであるので、トランジス
タＴＩがオンし、トランジスタＴ２はオフの状態にある
。次にクロックがローレベルになると、トランジスタＴ
１のベース電圧は定電圧■。より低くなるように、■。

は設定しであるので、トランジスタＴ１がオフし、トラ
ンジスタＴ２がオンする。以下、同様に、クロックのハ
イレベル、ロウレベルに応じて、トランジスタＴｌ、Ｔ
２が互いにオン、オフを繰り返し、それにより抵抗Ｒ１
，Ｒ２における電圧降下も交互に生じるので、続＜トラ
ンジスタＴ３．Ｔ４も同様にオン、オフを繰り返し、そ
の結果、トランジスタのオン、オフ切り替わりに要する
時間だけ遅延されたクロック波形が回路Ｄ１の出力側に
得られる。

セレクタＥでは、遅延量選択指令Ｓにより、無遅延のク
ロック、遅延回路Ｄ１により遅延されたクロック、Ｄ２
により更に遅延されたクロック、Ｄ３によりなお更に遅
延されたクロック、の４通りのクロックのうちから所望
のものを選択して出力する。

なお、遅延量選択指令Ｓは、回路設計などのデータに基
づいて決定される。

〔発明の効果〕

以上説明したように、本発明による空間分割スイッチは
、非同期／同期の切り替えが可能であるため、かかる複
数の空間分割スイッチを接続して、ネットワークを構成
した場合、すべて非同期のスイッチで構成する場合と比
べ、シフタが生じるのを防げ、高速化が可能であり、す
べて同期のスイッチで構成する場合と比べ、クロックの
分配が少なくてすむ分、容易になるという利点がある。

さらに同期モードで使用する場合は、入力データレジス
タのラフチクロック位相を調節できるように可変遅延回
路を付加しであるので、入力データランチタイミングマ
ージンが拡大でき、高速性が向上するという利点がある
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す説明図、第２図は第１
図における可変遅延回路の具体例を示す回路図、第３図
は従来の空間分割スイッチの構成を示す説明図、第４図
は空間分割スイッチを複数個用いて構成したネットワー
クを示す説明図、である。 符号の説明 ｌ・・・叉点マトリックススイッチ、２・・・入力デー
タレジスタ、３・・・出力データレジスタ、４・・・入
力データハイウェイ、５・・・出力データハイウェイ、
６・・・入力側セレクタ回路、７・・・出力側セレクタ
回路、８・・・可変遅延回路、９・・・クロック入力端
子、１０・・・遅延クロック、１２・・・非同期／同期
切り替え端子

Claims (1)

1. 【特許請求の範囲】 １）叉点を閉じることにより、空間的に展開された入力
   データを交換して出力データとして出力する空間分割ス
   イッチにおいて、 前記入力データを該空間分割スイッチに入力する際、そ
   の入力に先立ち該入力データを一旦ラッチするための入
   力データレジスタと、前記出力データを該空間分割スイ
   ッチから出力する際、一旦ラッチするための出力データ
   レジスタと、入力データを前記入力データレジスタに一
   旦ラッチしてから前記空間分割スイッチに入力するか、
   或いは該レジスタにラッチすることなく、直接入力する
   ように入力データの入力経路を切り替える手段と、出力
   データを前記出力データレジスタに一旦ラッチしてから
   出力するか、或いは該レジスタにラッチすることなく、
   直接出力するように出力データの出力経路を切り替える
   手段と、を具備したことを特徴とする空間分割スイッチ
   。 ２）特許請求の範囲第１項記載の空間分割スイッチにお
   いて、前記入力データを入力データレジスタにラッチす
   るためのラッチクロックの該レジスタへの入力位相を可
   変調整する手段を具備したことを特徴とする空間分割ス
   イッチ。