JPS63299375A - 光電子集積回路およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は発光素子とトランジスタとを一体化し、かつ集
積化に適した光電子集積回路、とくに材料にＩｎＰを用
いた集積回路およびその製造方法に関する。

従来の技術 光電子集積回路は発光素子及び電気素子を同一半導体基
板上に集積した装置であり、小型、低価格かつ高速性に
すぐれている。第３図に従来の光電子集積回路の断面構
造図を示す。第３図ｊに最終形状を示す。レーザ部分３
３２には、リーク電流の少ない埋込みダブルへテロ接合
レーザ、トランジスタ３３３としてはエミッタ注入効率
が高く電流増幅率の大きなＨＢ　Ｔ　（Ｈｅｔｅｒｏｊ
ｕｎｃｔｉｏｎＢｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ
）を用いている。

以下に従来例の製造法について述べる。第３図ａに示す
ように先ずレーザ構造を形成するためｎ型ＩｎＰ基板３
０１上にダブルへテロ接合を形成するようにｎ型ＩｎＰ
層（クラッド層）３０２、その上に活性層３０３として
ＩｎＧａＡｓＰ層を０．２　μｍの膜厚に形成し、さら
にその上にｐ型ＩｎＰ層（クラッド層）３０４及びｐ型
ＩｎＧａＡｓＰ層（キヤ’／プ層）３０５を積層して形
成する。次に、所望の領域にシリコン酸化膜３１１を形
成し、シリコン酸化膜３１１をマスク材として、塩酸及
び硫酸、更に臭素とメチルアルコールとの混合液を用い
て第３図すに示すような逆メサ形状３１２を形成する。

その後液相エピタキシャル成長法を用いて逆メサ形状を
埋込んで行く。この時埋込み層にトランジスタの各層を
作シ込んで行く。埋込み層はｐ型ＩｎＰで分離層３２１
とコレクタ層３２２としてｎ型ＩｎＰ、ベース層３２３
としてｐ型Ｉ　ｎＧａＡｓ　Ｐ　、エミッタ層３２４と
してはベース層３２３より禁制帯幅の大きなｎ型Ｉｎｋ
、エミッタ導電層（コンタクト層）３２６として高濃度
のｎ型Ｉ　ｎＧａＡｓ　Ｐを順次形成する（第３図Ｃ）
。

次にレーザ部分３３２とトランジスタ部分３３３内のエ
ミッタコンタクト領域３３４とをホトレジスト３３１で
おおい、エミッタ導電層３２５をエツチングする（第３
図ｄ）。新たにホトレジスト３４１を用いてレーザ部分
３３２及びトランジスタ部分３３３をおおいエミッタ層
３２４及びベース層をエツチングして、第３図ｅに示す
ようにトランジスタ部分３３３のメサ形状を形成する。

その後、第３図ｆに示すように全面にシリコン窒化膜３
６１を堆積後、分離用開孔３５２を形成し、ｐ型不純物
であるＺｎ　をｐ型分離層３２１に達するまで拡散を行
ない、各トランジスタ素子の分離を行う。さらにシリコ
ン窒化膜を除去後新たにシリコン窒化膜３６１を堆積し
、各トランジスタのグラフトベース拡散′ｌｆ：Ｚｎ　
を不純物として行ないグラフトベース領域３６２を形成
する（第３図ｑ）。

新たに７リコン酸化膜３７１を堆積して第３図りに示す
ように各電極を形成する。ｐ型に対してはＡｕ／Ｚｎ／
Ａｕを用いてアノード電極３７２．ベース電極３７３２
分離電極３７４を形成する。ｎ型に対してはＡｕ／Ｓｎ
／Ａｕ　を用いてエミッタ電極３７５、コレクタ電極３
７６を形成する。さらにレーザ部分３３２　、）ランジ
スタ部分３３３を電気的に分離するため第３図ｉに示す
ように分離溝を形成し、絶縁用樹脂３８１を分離溝に充
填して、分離する。

配線金属３９１を蒸着後、リフトオフ法により各素子間
の配線を行う。各レーザは、ウェハをへき開することに
より、ファブリペロ共振器を形成する。へき開を容易に
行ない、かつチップからの放熱をよくするため、ウェハ
の裏面に研磨を施し、その後裏面にレーザのカンード電
極３９２としてＡｕ／Ｓｎ／Ａｕを全面に形成し、第３
図ｊに示すようなレーザとトランジスタとを含有した光
電子集積回路が形成できる。

発明が解決しようとする問題点 しかしながら、このような従来の回路、方法では、ベー
ス層厚が均一で、電流増幅率にパラツキが少なく、コレ
クタ周辺の浮遊容量が小さく、高速動作が可能なトラン
ジスタをレーザと同一基板上に集積した光導積回路を提
供することが困難であった。

問題点を解決するだめの手段 そこで本発明は、基板上半艶性半導体を用いるとともに
レーザの両電極を基板表面から取り出せる構造とし、ま
たトランジスタの特性に大きく影響を与える各層はレー
ザの凸形状が形成される前にエピタキシャル成長させて
おくようにしたものである。

作　　用 上記手段による作用は次のようなものである。

基板としては半絶縁性基板を用いること、その上にｎ型
層をエピタキシャル成長させるが、このｎ型層はレーザ
のｎ型クラッド層として用い、かつトランジスタのコレ
クタ層として用いる。従ってトランジスタは半絶縁性基
板上に形成される。さらにその上にレーザの活性層とｐ
型の光導波層を積層するが、この２つの層はトランジス
タにおいて、活性層がコレクタ層の一部、ｐ型導波層を
ペース層として用いる。

その後さらにその上にエミッタ層を選択的に形成し、ト
ランジスタの各層を形成するとともに、導波層上の他の
部分にレーザのｐ型クラッド層をストライプ状に形成し
てレーザ構造を形成する。

トランジスタの各層は基板表面が平坦な状態でエピタキ
シャル成長されるので、トランジスタの特性を決定する
ペース層は均一に形成することができる。

実施例 以下、本発明の実施例を添付図面を用いて説明する。第
１図は本発明によるレーザ部１とトランジスタ部２を集
積化した光電子集積回路の断面構造図である。第２図ａ
　−ｈは本発明の詳細な説明するだめの各製造工程の断
面図である。

第２図ａに示すようにＩｎＰの半絶縁性基板１０１上に
ｎ型高濃度層１０２として、直列抵抗を低減させるため
濃度１×１ｏ　ｃｒｎ　のｎ型ＩｎＰを１μｍの厚さに
、その上にｎ型層１０３として濃度１×１０　ｍ　のｎ
型層ｎＰ層を１μｍの厚さに形成する。ｎ型層１０３は
レーザ部１のｎ型クラッド層であり、かつトランジスタ
部２のコレクタ層でもある。ｎ型層１０３はトランジス
タのコレクタ・ベース間耐圧を犬きくするためｎ型高濃
度層より低濃度になっている。さらにその上にレーザの
活性層１０４として組成波長λｙ＝１．３μｍ　のＩｎ
ＧａＡｓＰを０．１６μｍの厚さに、さらにその上に光
導波層１０５として組成波長λノ＝１．１μｍで、濃度
５×１０　のｐ型層　ｎＧａＡｓ　Ｐを０．２μｍ　の
厚さにこの順序で形成する。光導波層１０５は、トラン
ジスタのベースでもある。その上にエミッタ層１０６と
してベース相描の光導波層１０６より禁制帯幅の大きい
ｎ型ＩｎＰを濃度５　Ｘ　１０１７ｃｍ−３で０．５μ
ｍの厚さに、ｎ型コンタクト層として濃度ｎ＝２Ｘ１０
１８ｃｒｎ−３で組成波長λ２＝１．１μｍのｎ型層　
ｎＧａＡｓ　Ｐを０．２μｍ　の厚さにそれぞれこの順
序で積層してエピタキシャル成長させる。その後レーザ
構造を形成するために、一部ｎ型コンタクト層１０７と
エミッタ層１０６をエツチング除去しレーザ用開孔１０
８を形成する。エツチングはホトレジストをマスク材と
して、硫酸と過酸化水素と水とを混合した第１のエツチ
ング液にてｎ型コンタクト層１０７を除去し、塩酸とり
ん酸とを混合した第２のエツチング液にてエミッタ層１
１１をエツチング除去する。光導波層１０５はＩｎＧａ
ＡｓＰ　　であるので第２のエツチング液ではエツチン
グされず、容易に第１図ａに示すようなレーザ用開孔１
０８を形成することができる。

次に第２図すに示すように全面に２回目の液相エピタキ
シャル法にてｐ型クラッド層１１１として濃度Ｉ　Ｘ　
１０”’ｃｍ−３のＩｎＰを光導層１０５直上にて１．
２μｍの厚さに、ｐ型コンタクト層１１２として濃度３
　Ｘ　１０１８ｃｍ−’のＩｎＧａＡｓを０．３μｍの
厚さにそれぞれこの順序で液相エピタキシャル成長法に
て形成する。液相エピタキシャル成長法により、レーザ
用開孔１０８を埋込むようにｐ型クラッド層１１１及び
ｐ型コンタクト層１１２を成長させることができる。

全面にシリコン窒化膜１２１を厚さ３０００人に形成し
て、ホトレジスト１２２を用いてレーザ部１にのみシリ
コン窒化膜１２１を残して他は除去する（第２図Ｃ）。

このシリコン窒化膜１２２をマスク材として第１のエツ
チング液にてｐ型コンタクト層１１２と、第２のエツチ
ング液にてｐクラッド層１１１を選択的に除去する。

その後、同様にして、第２図ｄに示すように新たに全面
に形成したシリコン窒化膜１３１をレーザのストライプ
部１３２とトランジスタのエミッタ部１３３にのみ残し
、このシリコン窒化膜１３１をマスク材として、第１の
エツチング液にて、レーザ部１のｐ型コンタクト層及び
ｎ型コンタクト層１０７をエツチングする。その後筒２
のエツチング液にて、レーザ部１のｐ型クラッド層１０
７とエミ、り層１０６を選択的にエツチングを行う。

このようにＩ　ｎＧａＡｓ　Ｐ及びＩｎＧａＡｓに対し
ては第１のエツチング液、ＩｎＰに対しては第２のエツ
チング液を用いることにより、レーザ部１においては、
レーザのストライプ部１３２を除いてｐ型クラッド１１
１までがエツチング除去され、他の領域ではエミッタ部
１３３を除いて光導波層１０５までがエツチング除去さ
れ、第２図ｄに示すようなメサ形状が形成できる。

トランジスタのコレクタ及びレーザのカソードであるｎ
型導電層１０３を露出させるため、新たに全面に形成し
たシリコン窒化膜１４１をホトレジスト１４２を用いて
、レーザ部１及びトランジスタ部２にのみ残して他は除
去する。その後シリコン窒化膜１４１をマスク材として
、第２図ｅに示すように第１のエツチング液を用いて光
導波層１０６と活性層１０４とを同時にエツチング除去
し、ｎ型導電層１０３を露出させる。

ベース電極のコンタクト抵抗を下げるため、ベース電極
形成部にｐ型の拡散を行うが、これは、全面にシリコン
窒化膜１５１を形成後、所望の位置に拡散用開孔１６２
を形成し、ｐ型不純物であるＺｎを６００”Ｃにて１０
分間封管拡散行うことにより、ｎ型導電層１０２に達す
るまでベース拡散領域１５３を形成する（第２図ｆ）。

各素子を電気的に分離するために、第２図ｑに示すよう
にシリコン窒化膜１６１とホトレジスト１６３にて、分
離溝１６３を形成するための開孔を行ない、Ｃ１４ガス
によるリアクティブイオンビームエツチング（ＲＩＢＥ
）により分離溝１６３を少なくとも半絶縁性基板１ｏ１
に達するまで形成する。

素子間の配線を容易にし、表面リーク電流を低減させる
ため分離溝１６３及びレーザのストライプ部１３２の近
傍の段差部分に絶縁性の樹脂１７１としてポリイミド系
の樹脂を充填する。さらにＡｕ／Ｓｎ／Ａｕ　の金属を
蒸着後、す７トオフ法を用いて、レーザのアノード電極
１７２．エミッタ電極１７３．コレクタ電極１７４を形
成する。

Ａｕ／Ｚｎ／Ａｕ　の金属を用いて同様にしてレーザの
カソード電極１７５．ベース電極１７６を形成し第１図
に示すようなレーザ部１とトランジスタ部２とが同一基
板上に集積された光電子集積回路が形成できる。

トランジスタのベース層を含め各層は、第１回目のエピ
タキシャル成長時に、基板平面が平らな状態で形成され
るため、均一性にすぐれ、かつレーザのｎクラッド層、
活性層、光導波層をトランジスタのコレクタ、ベースと
して用いるため、従来の光電子集積回路に比べて平坦化
され、従って分離溝も浅くてもよく、配線が容易となり
高密度集積化にも適している。またトランジスタはエミ
ッタ注入効率が高いＨＢＴであり、かつベース・コレク
タ界面は、ベース層（光導波層１ｏ５）よシ禁制帯幅の
小さい活性層があるため、ｐ　−ｎ接合面が低濃度のコ
レクタ側（活性層１０４）に入り込んでも、禁制帯幅の
大きなｐ　−ｎ接合を形成しないことにより、ＨＢＴの
コレクタへの電子の流入が阻害されず、輸送効率の低下
をまねかない。

従って電流増幅率の大きなＨＢＴを形成することができ
る。

発明の効果 以上述べて来たように本発明によれば、ベース層厚が均
一で、その結果電流増幅率にバラツキが少なく、かつコ
レクタ周辺の浮遊容量が小さく、高速動作が可能なトラ
ンジスタをレーザと同−基板上に集積した光電子集積回
路を提供することが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例の光電子集積回路の断面図、
第２図ａ　−ｈは本実施例回路の製造方法を示す工程断
面図、第３図ａ　−ｊは従来の光電子集積回路の製造方
法を示す工程断面図である。 １・・・・・・レーザ部、２・・・・・・トランジスタ
部、１０１・・・・・・半絶縁性基板、１０２・・・・
・・ｎ型高濃度層、１０３・・・・・・ｎ型層、１０４
・・・・・・活性層、１０６・・・・・・光導波層、１
０６・・・・・・エミッタ層、１１１・・・・・・ｐ型
クラッド層。

Claims (4)

【特許請求の範囲】
1. （１）半絶縁性基板上に、トランジスタのコレクタ層で
   あり、かつレーザのｎ型クラッド層に相当するｎ型導電
   層と、レーザの活性層と、前記トランジスタのベース層
   でありかつレーザの光導波層に相当するｐ型導電層とが
   、この順序で積層され、前記レーザのｐ型クラッド層と
   、前記トランジスタのエミッタ層がそれぞれ所望の位置
   に、前記ｐ型導電層上に形成され、前記トランジスタの
   コレクタ層、ベース層およびエミッタ層の各層、及び前
   記レーザのｐ型クラッド層とｎ型クラッド層にそれぞれ
   オーム性接触の金属により各電極が形成されており、前
   記トランジスタ及び前記レーザとの間が前記半絶縁性基
   板にまで達する溝により電気的に分離されている光電子
   集積回路。
2. （２）半絶縁性基板上に、トランジスタのコレクタ層で
   ありかつレーザのｎ型クラッド層に相当するｎ型導電層
   と、レーザの活性層と、前記トランジスタのベース層で
   ありかつレーザの光導波層に相当するｐ型導電層と、前
   記トランジスタのエミッタ層とをこの順序で積層して形
   成する第１の工程と、前記レーザを形成する所定の位置
   のエミッタ層をストライプ状に除去する第２の工程と、
   前記レーザを形成する所定の位置にレーザのｐ型クラッ
   ド層を形成する第３の工程と、形成された層を所望の前
   記トランジスタ及び前記レーザの成状にエッチングによ
   り選択的に除去する第４の工程と、前記トランジスタの
   コレクタ層、ベース層及びエミッタ層、及び前記レーザ
   のｐ型クラッド層とｎ型クラッド層とにそれぞれオーム
   性接触の金属により各電極を形成する第５の工程とがこ
   の順序で含まれている光電子集積回路の製造方法。
3. （３）エミッタ層が、高濃度のｎ型コンタクト層と、前
   記ｎ型コンタクト層に対して選択的にエッチングが可能
   なエミッタ層との２層からなる特許請求の範囲第２項記
   載の光電子集積回路の製造方法。
4. （４）ｐクラッド層が、高濃度のｐ型コンタクト層と、
   前記ｐ型コンタクト層に対して選択的にエッチングが可
   能なｐクラッド層との２層からなる特許請求の範囲第２
   項記載の光電子集積回路の製造方法。