CN114267755A - 一种半导体发光器件及其制作方法 - Google Patents
一种半导体发光器件及其制作方法 Download PDFInfo
- Publication number
- CN114267755A CN114267755A CN202111555665.5A CN202111555665A CN114267755A CN 114267755 A CN114267755 A CN 114267755A CN 202111555665 A CN202111555665 A CN 202111555665A CN 114267755 A CN114267755 A CN 114267755A
- Authority
- CN
- China
- Prior art keywords
- sub
- layer
- substrate
- photoresist layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000005520 cutting process Methods 0.000 claims abstract description 40
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 100
- 238000000034 method Methods 0.000 claims description 70
- 238000000407 epitaxy Methods 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 9
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000007771 core particle Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
本发明提供了一种半导体发光器件及其制作方法，在对切割道镂空处进行刻蚀时使得切割道处裸露衬底，进而能够使得不同器件之间相互隔离，最终能够对第一电极及相应的第二电极进行通电进行电性检测，无需制备特殊的待测器件，进而提高了半导体发光器件的制作良率。
Description
技术领域
本发明涉及半导体器件技术领域，更为具体地说，涉及一种半导体发光器件及其制作方法。
背景技术
发光二极管(Light Emitting Diode，简称LED)是一种半导体发光器件，利用半导体P-N结电致发光原理能够将电能转化为光能，具有体积小、功耗低、寿命长、等优点，现已广泛用于各种场景照明、背光、车灯等领域。
随着行业的不断发展，一种新型高压(High voltage，HV)LED芯片结构备受关注，与普通LED相比，集成高压LED能减小封装成本，减少元件数和焊点数，提高可靠性；电压高，无需大幅度的电压转换，变压损耗小，驱动设计简单；电流小，散热要求低，可靠性高。高压LED是将制备好的外延层通过深刻蚀沟槽分割成多个独立的芯粒，隔离沟槽内沉积一层绝缘材料，并通过电极桥接的方式将多个独立的芯粒串联起来而构成的发光二极管芯片，在小电流驱动下，能够达到较高的功率。根据连接的单元数可以制备不同驱动电压的高压产品(如2、3、6颗串联，电压分别能达到6V/9V/18V左右)。
但是，现有的高压发光二极管芯片制作时通常需要同时制备待测试的芯片结构，因此造成了固定的良率损失。
发明内容
有鉴于此，本发明提供了一种半导体发光器件及其制作方法，有效解决了现有技术存在的技术问题，提高了半导体发光器件的制作良率。
为实现上述目的，本发明提供的技术方案如下：
一种半导体发光器件的制作方法，包括：
提供衬底；
在所述衬底上生长外延结构，所述外延结构包括依次叠加生长的第一类型半导体层、发光层及第二类型半导体层；
在所述第二类型半导体层背离所述衬底一侧形成第一光刻胶层，所述第一光刻胶层包括第一网格镂空；
透过所述第一网格镂空对所述外延结构进行刻蚀，形成裸露所述第一类型半导体层的第一沟槽，去除所述第一光刻胶层；
在所述外延结构背离所述衬底一侧形成第二光刻胶层，所述第二光刻胶层包括裸露所述第一沟槽的第二网格镂空，所述第二网格镂空包括多个切割道镂空、多个桥连沟槽镂空和多个电极镂空，其中，所述切割道镂空呈闭环状且环绕所述第二网格镂空的多个镂空网格，所述桥连沟槽镂空和电极镂空位于所述切割道镂空的闭环范围内；
透过所述第二网格镂空对所述外延结构进行刻蚀直至裸露所述衬底形成相互隔离的多个子外延，去除所述第二光刻胶层，其中，所述切割道镂空的范围内包括顺序排列的第一子外延至第N子外延；在所述切割道镂空处形成裸露所述衬底的切割道，在所述电极镂空处形成裸露所述第N子外延远离第N-1子外延侧的第一类型半导体层的电极区，及在第i子外延及第i+1子外延之间的所述桥连沟槽镂空处形成桥连沟槽，所述桥连沟槽包括上沟槽和位于所述上沟槽的区域内的下沟槽，所述上沟槽处裸露所述第一类型半导体层，且所述下沟槽处裸露所述衬底，N大于或等于2，i为大于或等于1且小于N的整数；
在所述桥连沟槽处形成第一绝缘层，所述第一绝缘层自所述第i子外延在所述桥连沟槽处的第一类型半导体层延伸覆盖至所述第i+1子外延的第二类型半导体层；
在所述第i子外延的第二类型半导体层背离衬底一侧及在所述电极区形成透明导电层；
在所述第一绝缘层背离所述衬底一侧形成桥连电极，在所述第一子外延处透明导电层背离所述衬底一侧形成第一电极，及在所述电极区处透明导电层背离所述衬底一侧形成第二电极，其中，所述桥连电极与所述第i子外延在所述桥连沟槽处的第一类型半导体层接触且延伸与所述第i+1子外延处透明导电层接触；
沉积第二绝缘层覆盖所述外延结构所在侧结构的裸露表面，且所述第二绝缘层裸露所述切割道、至少部分所述第一电极及至少部分所述第二电极；
对所述第一电极和相应的所述第二电极通电进行电性检测；
沿所述切割道进行切割得到半导体发光器件。
可选的，在所述外延结构背离所述衬底一侧形成第二光刻胶层，包括：
在所述外延结构背离所述衬底一侧形成第一子光刻胶层，所述第一子光刻胶层包括对应所述第二网格镂空处的镂空，其中，所述第一子光刻胶层在镂空处的倒角为35-50度，包括端点值；
在所述第一子光刻胶层背离所述衬底一侧形成第二子光刻胶层，所述第二子光刻胶层包括对应所述第二网格镂空处的镂空，其中，所述第二子光刻胶层和所述第一子光刻胶层的叠层为第二光刻胶层，且所述第二光刻胶层在镂空处的倒角为75-90度，包括端点值。
可选的，在所述外延结构背离所述衬底一侧形成第一子光刻胶层，包括：
在所述外延结构背离所述衬底一侧旋涂正性光刻胶，对所述正性光刻胶依次进行第一烘烤工艺、第一曝光工艺、第一显影工艺和第一坚膜工艺后，形成所述第一子光刻胶层。
可选的，所述第一烘烤工艺的温度为90-100℃，包括端点值，持续时间为100-300s，包括端点值；所述第一曝光工艺的曝光量为270-400mj，包括端点值；所述第一显影工艺的显影时间为80-160s，包括端点值；及所述第一坚膜工艺的温度为100-140℃，包括端点值，持续时间为15-40min，包括端点值。
可选的，在所述第一子光刻胶层背离所述衬底一侧形成第二子光刻胶层，包括：
在所述第一子光刻胶层背离所述衬底一侧旋涂负性光刻胶，对所述负性光刻胶依次进行第二烘烤工艺、第二曝光工艺、第三烘烤工艺和第二显影工艺后，形成所述第二子光刻胶层。
可选的，所述第二烘烤工艺的温度为90-100℃，包括端点值，持续时间为100-300s，包括端点值；所述第二曝光工艺的曝光量为100-200mj，包括端点值；所述第三烘烤工艺的工艺温度为100-120℃，包括端点值，持续时间为90-160s，包括端点值；及所述第二显影工艺的显影时间为60-100s，包括端点值。
可选的，所述第二光刻胶层的在镂空处的侧壁呈波浪形。
可选的，在进行所述电性检测后且进行切割前还包括：
对所述衬底背离所述外延结构一侧进行研磨，而将所述衬底减薄至预设厚度；
在所述衬底背离所述外延结构一侧形成DBR层。
相应的，本发明还提供了一种半导体发光器件，所述半导体发光器件采用上述的半导体发光器件的制作方法制作而成。
可选的，所述半导体发光器件为高压发光二极管芯片。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种半导体发光器件及其制作方法，在对切割道镂空处进行刻蚀时使得切割道处裸露衬底，进而能够使得不同器件之间相互隔离，最终能够对第一电极及相应的第二电极进行通电进行电性检测，无需制备特殊的待测器件，进而提高了半导体发光器件的制作良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种半导体发光器件的制作方法的流程图；
图2a-图2l为图1中各步骤相应的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，随着行业的不断发展，一种新型高压(High voltage，HV)LED芯片结构备受关注，与普通LED相比，集成高压LED能减小封装成本，减少元件数和焊点数，提高可靠性；电压高，无需大幅度的电压转换，变压损耗小，驱动设计简单；电流小，散热要求低，可靠性高。高压LED是将制备好的外延层通过深刻蚀沟槽分割成多个独立的芯粒，隔离沟槽内沉积一层绝缘材料，并通过电极桥接的方式将多个独立的芯粒串联起来而构成的发光二极管芯片，在小电流驱动下，能够达到较高的功率。根据连接的单元数可以制备不同驱动电压的高压产品(如2、3、6颗串联，电压分别能达到6V/9V/18V左右)。但是，现有的高压发光二极管芯片制作时通常需要同时制备待测试的芯片结构，因此造成了固定的良率损失。
基于此，本发明实施例提供了一种半导体发光器件及其制作方法，有效解决了现有技术存在的技术问题，提高了半导体发光器件的制作良率。
为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图2l对本发明实施例提供的技术方案进行详细的描述。
参考图1所示，为本发明实施例提供的一种半导体发光器件的制作方法，其中，制作方法包括：
S1、提供衬底。
S2、在所述衬底上生长外延结构，所述外延结构包括依次叠加生长的第一类型半导体层、发光层及第二类型半导体层。
S3、在所述第二类型半导体层背离所述衬底一侧形成第一光刻胶层，所述第一光刻胶层包括第一网格镂空。
S4、透过所述第一网格镂空对所述外延结构进行刻蚀，形成裸露所述第一类型半导体层的第一沟槽，去除所述第一光刻胶层。
S5、在所述外延结构背离所述衬底一侧形成第二光刻胶层，所述第二光刻胶层包括裸露所述第一沟槽的第二网格镂空，所述第二网格镂空包括多个切割道镂空、多个桥连沟槽镂空和多个电极镂空，其中，所述切割道镂空呈闭环状且环绕所述第二网格镂空的多个镂空网格，所述桥连沟槽镂空和电极镂空位于所述切割道镂空的闭环范围内。
S6、透过所述第二网格镂空对所述外延结构进行刻蚀直至裸露所述衬底形成相互隔离的多个子外延，去除所述第二光刻胶层，其中，所述切割道镂空的范围内包括顺序排列的第一子外延至第N子外延；在所述切割道镂空处形成裸露所述衬底的切割道，在所述电极镂空处形成裸露所述第N子外延远离第N-1子外延侧的第一类型半导体层的电极区，及在第i子外延及第i+1子外延之间的所述桥连沟槽镂空处形成桥连沟槽，所述桥连沟槽包括上沟槽和位于所述上沟槽的区域内的下沟槽，所述上沟槽处裸露所述第一类型半导体层，且所述下沟槽处裸露所述衬底，N大于或等于2，i为大于或等于1且小于N的整数。
S7、在所述桥连沟槽处形成第一绝缘层，所述第一绝缘层自所述第i子外延在所述桥连沟槽处的第一类型半导体层延伸覆盖至所述第i+1子外延的第二类型半导体层。
S8、在所述第i子外延的第二类型半导体层背离衬底一侧及在所述电极区形成透明导电层。
S9、在所述第一绝缘层背离所述衬底一侧形成桥连电极，在所述第一子外延处透明导电层背离所述衬底一侧形成第一电极，及在所述电极区处透明导电层背离所述衬底一侧形成第二电极，其中，所述桥连电极与所述第i子外延在所述桥连沟槽处的第一类型半导体层接触且延伸与所述第i+1子外延处透明导电层接触。
S10、沉积第二绝缘层覆盖所述外延结构所在侧结构的裸露表面，且所述第二绝缘层裸露所述切割道、至少部分所述第一电极及至少部分所述第二电极。
S11、对所述第一电极和相应的所述第二电极通电进行电性检测。
S12、沿所述切割道进行切割得到半导体发光器件。
可以理解的，本发明实施例提供的技术方案，在对切割道镂空处进行刻蚀时使得切割道处裸露衬底，进而能够使得不同器件之间相互隔离，最终能够对第一电极及相应的第二电极进行通电进行电性检测，无需制备特殊的待测器件，进而提高了半导体发光器件的制作良率。
下面结合图2a至图2l对本发明实施例提供的技术方案进行更详细的描述，图2a-图2l为图1中各步骤相应的结构示意图。
如图2a所示，对应步骤S1，提供衬底100。
在本发明一实施例中，本发明提供的衬底可以为蓝宝石衬底，对此本发明不做具体限制。
如图2b所示，对应步骤S2，在所述衬底100上生长外延结构，所述外延结构包括依次叠加生长的第一类型半导体层210、发光层220及第二类型半导体层230。
在本发明一实施例中，本发明提供的第一类型半导体层可以为N型层，发光层可以为多量子阱层，第二类型半导体层可以为P型层。其中，第一类型半导体层和第二类型半导体层可以为GaN层，对此本发明不做具体限制。
如图2c所示，对应步骤S3，在所述第二类型半导体层230背离所述衬底100一侧形成第一光刻胶层300，所述第一光刻胶层300包括第一网格镂空310。
在本发明一实施例中，对衬底及外延结构进行清洗后，匀胶曝光显影制备具有第一网格镂空的第一光刻胶层。
如图2d所示，对应步骤S4，透过所述第一网格镂空310对所述外延结构进行刻蚀，形成裸露所述第一类型半导体层210的第一沟槽211，去除所述第一光刻胶层300。
在本发明一实施例中，可以采用ICP刻蚀工艺对外延结构进行刻蚀，形成对应第一网格镂空相应区域的第一沟槽。
如图2e所示，对应步骤S5，在所述外延结构背离所述衬底100一侧形成第二光刻胶层400，所述第二光刻胶层400包括裸露所述第一沟槽211的第二网格镂空，所述第二网格镂空包括多个切割道镂空411、多个桥连沟槽镂空412和多个电极镂空413，其中，所述切割道镂空411呈闭环状且环绕所述第二网格镂空的多个镂空网格，所述桥连沟槽镂空412和电极镂空413位于所述切割道镂空411的闭环范围内。
可以理解的，本发明实施例提供的第二网格镂空每个镂空网格范围内即为一个独立发光元件的外延层，切割道镂空的闭环范围内包括有多个该外延层，进而通过后续的桥连结构将多个外延相连制备高压发光器件。
如图2f所示，对应步骤S6，透过所述第二网格镂空对所述外延结构进行刻蚀直至裸露所述衬底100形成相互隔离的多个子外延，去除所述第二光刻胶层400，其中，所述切割道镂空的范围内包括顺序排列的第一子外延至第N子外延(以N为2为例进行说明，即包括第一子外延201和第二子外延202)；在所述切割道镂空处形成裸露所述衬底100的切割道2101，在所述电极镂空处形成裸露所述第N子外延远离第N-1子外延侧的第一类型半导体层210的电极区2102，及在第i子外延及第i+1子外延之间的所述桥连沟槽镂空处形成桥连沟槽，所述桥连沟槽包括上沟槽2103和位于所述上沟槽2103的区域内的下沟槽2104，所述上沟槽2013处裸露所述第一类型半导体层210，且所述下沟槽2104处裸露所述衬底100，N大于或等于2，i为大于或等于1且小于N的整数。
在本发明一实施例中，本发明提供的上沟槽的底部宽度可以为15-25μm，包括端点值；下沟槽的底部宽度可以为6-12μm，包括端点值。以及，本发明实施例提供的切割道的底部宽度可以为15-18μm，包括端点值；切割道的顶部宽度可以为15-21μm，包括端点值。以及，本发明实施例提供的其余对应第二网格镂空的沟槽的宽度可以为4-6μm，包括端点值。
在本发明一实施例中，本发明提供的在所述外延结构背离所述衬底一侧形成第二光刻胶层，包括：
首先，在所述外延结构背离所述衬底一侧形成第一子光刻胶层，所述第一子光刻胶层包括对应所述第二网格镂空处的镂空，其中，所述第一子光刻胶层在镂空处的倒角为35-50度，包括端点值。
其次，在所述第一子光刻胶层背离所述衬底一侧形成第二子光刻胶层，所述第二子光刻胶层包括对应所述第二网格镂空处的镂空，其中，所述第二子光刻胶层和所述第一子光刻胶层的叠层为第二光刻胶层，且所述第二光刻胶层在镂空处的倒角为75-90度，包括端点值。进而，通过制备第一子光刻胶层和第二子光刻胶层，调节第二光刻胶的倒角为75-90度，使得子外延在镂空处侧壁具有一定倒角，提高器件的出光效率。
具体的，本发明实施例提供的在所述外延结构背离所述衬底一侧形成第一子光刻胶层，包括：
在所述外延结构背离所述衬底一侧旋涂正性光刻胶，对所述正性光刻胶依次进行第一烘烤工艺、第一曝光工艺、第一显影工艺和第一坚膜工艺后，形成所述第一子光刻胶层。可选的，本发明实施例提供的正性光刻胶的厚度可以为10-18μm，包括端点值。以及，所述第一烘烤工艺的温度为90-100℃，包括端点值，持续时间为100-300s，包括端点值；所述第一曝光工艺的曝光量为270-400mj，包括端点值；所述第一显影工艺的显影时间为80-160s，包括端点值；及所述第一坚膜工艺的温度为100-140℃，包括端点值，持续时间为15-40min，包括端点值。
以及，本发明实施例提供的在所述第一子光刻胶层背离所述衬底一侧形成第二子光刻胶层，包括：
在所述第一子光刻胶层背离所述衬底一侧旋涂负性光刻胶，对所述负性光刻胶依次进行第二烘烤工艺、第二曝光工艺、第三烘烤工艺和第二显影工艺后，形成所述第二子光刻胶层。可选的，本发明实施例提供的所述第二烘烤工艺的温度为90-100℃，包括端点值，持续时间为100-300s，包括端点值；所述第二曝光工艺的曝光量为100-200mj，包括端点值；所述第三烘烤工艺的工艺温度为100-120℃，包括端点值，持续时间为90-160s，包括端点值；及所述第二显影工艺的显影时间为60-100s，包括端点值。
在本发明一实施例中，本发明提供的所述第二光刻胶层的在镂空处的侧壁呈波浪形，进而能提升器件的出光效率，提高器件的出光亮度。
如图2g所示，对应步骤S7，在所述桥连沟槽处形成第一绝缘层510，所述第一绝缘层510自所述第i子外延在所述桥连沟槽处的第一类型半导体层210延伸覆盖至所述第i+1子外延的第二类型半导体层230。
在本发明一实施例中，本发明提供的第一绝缘层可以为SiO2绝缘层，其中第一绝缘层的厚度可以为2300-10000埃，包括端点值。其中，第一绝缘层可以采用光刻工艺形成，其中光刻胶可以采用正性光刻胶，对此本发明不做具体限制。
如图2h所示，对应步骤S8，在所述第i子外延的第二类型半导体层230背离衬底100一侧及在所述电极区2102形成透明导电层600。
在本发明一实施例中，本发明提供的透明导电层的厚度可以为600-1100埃，包括端点值。其中，在形成透明导电层后可以对其进行退火处理，退火温度为500-650℃，包括端点值；退火时间可以为1-10min，包括端点值。
如图2i所示，对应步骤S9，在所述第一绝缘层510背离所述衬底100一侧形成桥连电极730，在所述第一子外延201处透明导电层600背离所述衬底100一侧形成第一电极710，及在所述电极区处透明导电层600背离所述衬底100一侧形成第二电极720，其中，所述桥连电极730与所述第i子外延在所述桥连沟槽处的第一类型半导体层210接触且延伸与所述第i+1子外延处透明导电层600接触。
在本发明一实施例中，可以采用光刻工艺形成掩膜，而后通过电子束蒸镀方式进行金属蒸镀及金属剥离工艺，形成桥连电极、第一电极和第二电极。其中，桥连电极、第一电极和第二电极的厚度可以为1.3-2.1μm，包括端点值。
如图2j所示，对应步骤S10，沉积第二绝缘层520覆盖所述外延结构所在侧结构的裸露表面，且所述第二绝缘层520裸露所述切割道2101、至少部分所述第一电极710及至少部分所述第二电极720。
在本发明一实施例中，本发明可以采用PECVD工艺沉积第二绝缘层的薄膜，而后通过光刻工艺(光刻胶可以采用正性光刻胶)、湿法刻蚀工艺对薄膜进行刻蚀形成第二绝缘层。其中，第二绝缘层可以为SiO2绝缘层，其厚度可以为2300-10000埃，包括端点值。
如图2k所示，对应步骤S11，对所述第一电极710和相应的所述第二电极720通电进行电性检测。
可以理解的，本发明实施例提供的切割道能够将相邻的器件之间相隔离，故而，能够对第一电极及相应的第二电极进行通电，达到对器件进行电性检测的目的，无需制备特殊的待测器件，进而提高了半导体发光器件的制作良率。
如图2l所示，对应步骤S12，沿所述切割道2012进行切割得到半导体发光器件。
可以理解的，本发明实施例提供的切割道处并无第一类型半导体层的材料，故而便于切割。如采用激光切割工艺时，能够降低激光能量，提高制备良率。
在本发明一实施例中，本发明提供的技术方案，在进行所述电性检测后且进行切割前还包括：
对所述衬底背离所述外延结构一侧进行研磨，而将所述衬底减薄至预设厚度。
在所述衬底背离所述外延结构一侧形成DBR层。
可以理解的，本发明实施例提供的技术方案还能够在器件中制备DBR层，进而能够进一步提高器件的发光效率。
相应的，本发明实施例还提供了一种半导体发光器件，所述半导体发光器件采用上述任意一实施例提供的半导体发光器件的制作方法制作而成。
在本发明一实施例中，本发明提供的所述半导体发光器件为高压发光二极管芯片。
本发明实施例提供了一种半导体发光器件及其制作方法，在对切割道镂空处进行刻蚀时使得切割道处裸露衬底，进而能够使得不同器件之间相互隔离，最终能够对第一电极及相应的第二电极进行通电进行电性检测，无需制备特殊的待测器件，进而提高了半导体发光器件的制作良率。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种半导体发光器件的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上生长外延结构，所述外延结构包括依次叠加生长的第一类型半导体层、发光层及第二类型半导体层；
在所述第二类型半导体层背离所述衬底一侧形成第一光刻胶层，所述第一光刻胶层包括第一网格镂空；
透过所述第一网格镂空对所述外延结构进行刻蚀，形成裸露所述第一类型半导体层的第一沟槽，去除所述第一光刻胶层；
在所述外延结构背离所述衬底一侧形成第二光刻胶层，所述第二光刻胶层包括裸露所述第一沟槽的第二网格镂空，所述第二网格镂空包括多个切割道镂空、多个桥连沟槽镂空和多个电极镂空，其中，所述切割道镂空呈闭环状且环绕所述第二网格镂空的多个镂空网格，所述桥连沟槽镂空和电极镂空位于所述切割道镂空的闭环范围内；
透过所述第二网格镂空对所述外延结构进行刻蚀直至裸露所述衬底形成相互隔离的多个子外延，去除所述第二光刻胶层，其中，所述切割道镂空的范围内包括顺序排列的第一子外延至第N子外延；在所述切割道镂空处形成裸露所述衬底的切割道，在所述电极镂空处形成裸露所述第N子外延远离第N-1子外延侧的第一类型半导体层的电极区，及在第i子外延及第i+1子外延之间的所述桥连沟槽镂空处形成桥连沟槽，所述桥连沟槽包括上沟槽和位于所述上沟槽的区域内的下沟槽，所述上沟槽处裸露所述第一类型半导体层，且所述下沟槽处裸露所述衬底，N大于或等于2，i为大于或等于1且小于N的整数；
在所述桥连沟槽处形成第一绝缘层，所述第一绝缘层自所述第i子外延在所述桥连沟槽处的第一类型半导体层延伸覆盖至所述第i+1子外延的第二类型半导体层；
在所述第i子外延的第二类型半导体层背离衬底一侧及在所述电极区形成透明导电层；
在所述第一绝缘层背离所述衬底一侧形成桥连电极，在所述第一子外延处透明导电层背离所述衬底一侧形成第一电极，及在所述电极区处透明导电层背离所述衬底一侧形成第二电极，其中，所述桥连电极与所述第i子外延在所述桥连沟槽处的第一类型半导体层接触且延伸与所述第i+1子外延处透明导电层接触；
沉积第二绝缘层覆盖所述外延结构所在侧结构的裸露表面，且所述第二绝缘层裸露所述切割道、至少部分所述第一电极及至少部分所述第二电极；
对所述第一电极和相应的所述第二电极通电进行电性检测；
沿所述切割道进行切割得到半导体发光器件。
2.根据权利要求1所述的半导体发光器件的制作方法，其特征在于，在所述外延结构背离所述衬底一侧形成第二光刻胶层，包括：
在所述外延结构背离所述衬底一侧形成第一子光刻胶层，所述第一子光刻胶层包括对应所述第二网格镂空处的镂空，其中，所述第一子光刻胶层在镂空处的倒角为35-50度，包括端点值；
在所述第一子光刻胶层背离所述衬底一侧形成第二子光刻胶层，所述第二子光刻胶层包括对应所述第二网格镂空处的镂空，其中，所述第二子光刻胶层和所述第一子光刻胶层的叠层为第二光刻胶层，且所述第二光刻胶层在镂空处的倒角为75-90度，包括端点值。
3.根据权利要求2所述的半导体发光器件的制作方法，其特征在于，在所述外延结构背离所述衬底一侧形成第一子光刻胶层，包括：
在所述外延结构背离所述衬底一侧旋涂正性光刻胶，对所述正性光刻胶依次进行第一烘烤工艺、第一曝光工艺、第一显影工艺和第一坚膜工艺后，形成所述第一子光刻胶层。
4.根据权利要求3所述的半导体发光器件的制作方法，其特征在于，所述第一烘烤工艺的温度为90-100℃，包括端点值，持续时间为100-300s，包括端点值；所述第一曝光工艺的曝光量为270-400mj，包括端点值；所述第一显影工艺的显影时间为80-160s，包括端点值；及所述第一坚膜工艺的温度为100-140℃，包括端点值，持续时间为15-40min，包括端点值。
5.根据权利要求2所述的半导体发光器件的制作方法，其特征在于，在所述第一子光刻胶层背离所述衬底一侧形成第二子光刻胶层，包括：
在所述第一子光刻胶层背离所述衬底一侧旋涂负性光刻胶，对所述负性光刻胶依次进行第二烘烤工艺、第二曝光工艺、第三烘烤工艺和第二显影工艺后，形成所述第二子光刻胶层。
6.根据权利要求5所述的半导体发光器件的制作方法，其特征在于，所述第二烘烤工艺的温度为90-100℃，包括端点值，持续时间为100-300s，包括端点值；所述第二曝光工艺的曝光量为100-200mj，包括端点值；所述第三烘烤工艺的工艺温度为100-120℃，包括端点值，持续时间为90-160s，包括端点值；及所述第二显影工艺的显影时间为60-100s，包括端点值。
7.根据权利要求1所述的半导体发光器件的制作方法，其特征在于，所述第二光刻胶层的在镂空处的侧壁呈波浪形。
8.根据权利要求1所述的半导体发光器件的制作方法，其特征在于，在进行所述电性检测后且进行切割前还包括：
对所述衬底背离所述外延结构一侧进行研磨，而将所述衬底减薄至预设厚度；
在所述衬底背离所述外延结构一侧形成DBR层。
9.一种半导体发光器件，其特征在于，所述半导体发光器件采用权利要求1-8任意一项所述的半导体发光器件的制作方法制作而成。
10.根据权利要求9所述的半导体发光器件，其特征在于，所述半导体发光器件为高压发光二极管芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111555665.5A CN114267755B (zh) | 2021-12-17 | 2021-12-17 | 一种半导体发光器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111555665.5A CN114267755B (zh) | 2021-12-17 | 2021-12-17 | 一种半导体发光器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114267755A true CN114267755A (zh) | 2022-04-01 |
| CN114267755B CN114267755B (zh) | 2024-04-16 |
Family
ID=80827894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111555665.5A Active CN114267755B (zh) | 2021-12-17 | 2021-12-17 | 一种半导体发光器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114267755B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881783A (zh) * | 2012-10-11 | 2013-01-16 | 施科特光电材料(昆山)有限公司 | 一种深刻蚀切割发光二极管芯片的方法 |
| CN108878599A (zh) * | 2018-06-15 | 2018-11-23 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
| CN109244208A (zh) * | 2018-09-27 | 2019-01-18 | 佛山市国星半导体技术有限公司 | 一种高压led芯片及其制作方法 |
| US20190229236A1 (en) * | 2018-01-19 | 2019-07-25 | Epistar Corporation | Light-emitting element and manufacturing method thereof |
| US20200251616A1 (en) * | 2019-02-02 | 2020-08-06 | Xiamen Changelight Co. Ltd. | High voltage light-emitting diode and method of producing the same |
-
2021
- 2021-12-17 CN CN202111555665.5A patent/CN114267755B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881783A (zh) * | 2012-10-11 | 2013-01-16 | 施科特光电材料(昆山)有限公司 | 一种深刻蚀切割发光二极管芯片的方法 |
| US20190229236A1 (en) * | 2018-01-19 | 2019-07-25 | Epistar Corporation | Light-emitting element and manufacturing method thereof |
| CN108878599A (zh) * | 2018-06-15 | 2018-11-23 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
| CN109244208A (zh) * | 2018-09-27 | 2019-01-18 | 佛山市国星半导体技术有限公司 | 一种高压led芯片及其制作方法 |
| US20200251616A1 (en) * | 2019-02-02 | 2020-08-06 | Xiamen Changelight Co. Ltd. | High voltage light-emitting diode and method of producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114267755B (zh) | 2024-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108899337B (zh) | 微发光二极管基板及其制备方法、显示面板 | |
| CN106549031A (zh) | 一种基于体GaN材料的单片集成器件及其制备方法 | |
| US8742442B2 (en) | Method for patterning an epitaxial substrate, a light emitting diode and a method for forming a light emitting diode | |
| KR100345452B1 (ko) | 상부거울층 양단부에 확산영역을 구비하는 장파장표면방출 레이저 소자 및 그 제조 방법 | |
| KR100661716B1 (ko) | 발광 소자 성장용 기판, 이 기판에 성장된 삼차원 구조의발광층을 구비한 발광 소자 및 그의 제조 방법 | |
| US20160365482A1 (en) | Method for manufacturing high voltage led flip chip | |
| CN114267755B (zh) | 一种半导体发光器件及其制作方法 | |
| KR100495004B1 (ko) | 발광다이오드 및 그 제조방법 | |
| KR100489037B1 (ko) | 발광 다이오드 및 그 제조방법 | |
| CN105244420A (zh) | GaN基发光二极管的制作方法 | |
| CN213519957U (zh) | Micro-LED芯片结构及Micro-LED发光组件 | |
| CN112349818B (zh) | 一种高压led芯片的深刻蚀方法 | |
| CN109994583B (zh) | 一种大功率紫外发光二极管及其制作方法 | |
| KR20230110528A (ko) | 전압 제어 가능한 모놀리식 네이티브 rgb 어레이 | |
| JP2005505133A (ja) | 窒化物−化合物半導体をベースとする半導体デバイスの製造方法 | |
| US8253160B2 (en) | Light-emitting diode chip structure and fabrication method thereof | |
| CN112447892A (zh) | 发光元件及其制造方法 | |
| JPH0559861U (ja) | 窒化ガリウム系化合物半導体素子 | |
| KR20090036374A (ko) | 발광 셀 및 그 제조방법 | |
| CN112310259A (zh) | 发光二极管元件及其制造方法 | |
| KR20010009602A (ko) | 질화물 반도체 백색 발광소자 | |
| CN112652686B (zh) | 一种大尺寸led芯片及其制作方法 | |
| JPH11168239A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| CN108831878B (zh) | 一种薄膜发光二极管的制造方法 | |
| JPH04103666U (ja) | 青色発光デバイスの電極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |