JPS6329868B2 - - Google Patents

Info

Publication number
JPS6329868B2
JPS6329868B2 JP55182193A JP18219380A JPS6329868B2 JP S6329868 B2 JPS6329868 B2 JP S6329868B2 JP 55182193 A JP55182193 A JP 55182193A JP 18219380 A JP18219380 A JP 18219380A JP S6329868 B2 JPS6329868 B2 JP S6329868B2
Authority
JP
Japan
Prior art keywords
signal
output
input
pulse width
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55182193A
Other languages
English (en)
Other versions
JPS57106267A (en
Inventor
Kazuo Azeyama
Juji Kitano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55182193A priority Critical patent/JPS57106267A/ja
Publication of JPS57106267A publication Critical patent/JPS57106267A/ja
Publication of JPS6329868B2 publication Critical patent/JPS6329868B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902Pulse width modulation; Pulse position modulation

Description

【発明の詳細な説明】 本発明は信号伝送方式、特に互いに異なるパル
ス幅をもつ論理「1」信号と論理「0」信号とを
有する送信データ列を直列伝送する信号伝送方式
において、送信側において原送信データ列中の無
信号状態を予め定めたパルス幅をもつ無信号状態
指示信号により指示するようにすると共に該無信
号状態指示信号を上記原送信データ列に追加せし
めて送信し、一方受信側において受信データ列中
から上記無信号状態指示信号を検出・除去して原
送信データ列を再生するようにした信号伝送方式
に関するものである。
最近オンライン・データ処理システムにおい
て、伝送媒体として光信号を用いる光信号伝送方
式が広く採用されつつある。この種の光信号伝送
方式などにおいては、通常直流ドリフトを考慮し
て交流結合方式を採用し光信号を正確に伝送し得
るようにする。しかし交流結合方式の場合、光レ
シーバは例えば第2図に図示する如き構成をとる
が、「0」レベル信号又は「1」レベル信号が比
較的長時間連続して受信されると演算増幅器1の
入力信号が非所望に変動し結果として誤まつた原
送信データが生成される場合が生ずる。
この点を考慮して、従来から連続「0」レベル
状態又は連続「1」レベル状態を「0」レベル・
「1」レベル混在状態に変換すべく、送信データ
をマンチエスタ・コード信号に変調した上で送信
を行なう伝送方式が知られている。第1図はこの
種のマンチエスタ・コード信号の作成方法を説明
するためのタイム・チヤートを示している。
ここでマンチエスタ・コード信号は図示しない
R―Sフリツプ・フロツプ回路の出力信号であ
り、該R―Sフリツプ・フロツプ回路のセツト信
号およびリセツト信号は夫々次のような論理式(1)
によつて決定される。
(1) セツト信号=クロツクA・入力信号+クロツク
B・入力信号 (1) セツト信号=クロツクA・入力信号+クロツク
B・入力信号 リセツト信号=クロツクA・入力信号+クロツクB・入
力信号 しかしこの種のマンチエスタ・コード作成に当
つて、第1図に図示する如く、互いに180゜の位相
差をもつクロツクAとクロツクBとを利用するた
め、伝送系に入力信号周波数の2倍の周波数帯域
が必要とされる。
本発明は上記の点を解決することを目的とし、
伝送系が入力信号周波数と同一周波数帯域で足り
安価な信号伝送方式を提供することを目的として
いる。そしてそのため本発明の信号伝送方式は大
パルス幅の論理「1」信号と小パルス幅の論理
「0」信号とを有する送信データ列を変調部で変
調し、変調出力を復調部で復調する信号伝送方式
において、 上記変調部は、 入力に論理「1」又は論理「0」信号が印加さ
れると同時に出力が所定レベルになり、所定時間
Htの間、その状態を保持する信号検出手段3,
5と、 入力信号が入力され且つ論理「1」信号のパル
ス幅より大きい遅延時間Dtを持つ遅延回路2と、 所定値の信号が一定時間Mt継続して入力に存
在することを条件として論理「1」信号のパルス
幅より大きいパルス幅の無信号状態指示信号を出
力し、当該無信号状態指示信号を出力した後、所
定値の信号が一定時間Mt継続して入力に存在す
ることを条件として次の無信号状態指示信号を出
力する発振回路4と、 発振回路4の出力と信号検出手段3,5の出力
との和信号を発振回路4の入力に印加する手段6
と、 発振回路4の出力と遅延回路2の出力との和信
号を変調出力として出力する手段7と を具備し、 上記復調部は、 上記変調出力が入力されるパルス幅判定回路8
と、 上記変調出力が入力される遅延回路9と を具備し、 且つ、上記パルス幅判定回路8によつて、入力
パルスのパルス幅が論理「1」信号のパルス幅よ
り大きいと判定された時には上記遅延回路9の内
容をリセツトして当該入力パルスを遅延回路9か
ら出力せず、入力パルスのパルス幅が論理「1」
信号のパルス幅以下と判定された時には当該入力
パルスを復調出力として遅延回路9から出力する
ように構成されていること、 を特徴とするものである。以下第3図ないし7図
を参照しつつ本発明を説明する。第3図は本発明
の原理を説明するためのタイム・チヤート、第4
図は本発明における送信部の一実施例構成、第5
図は本発明における受信部の一実施例構成、第6
図は第4図図示の送信部の動作を説明するための
タイムチヤート、第7図は第5図図示の受信部の
動作を説明するためのタイム・チヤートを夫々示
している。
本発明は、互いに異なるパルス幅をもつ論理
「1」信号と論理「0」信号とを有する送信デー
タ列を直列伝送する伝送方式に適用され、論理
「1」信号および論理「0」信号は例えば第3図
に図示する如く夫々送信周期Tの2/3のパルス
幅2/3Tおよび同周期Tの1/3のパルス幅
1/3Tで与えられる。この伝送方式において、
本発明は原送信データ列において論理「1」信号
又は論理「0」信号が所定のクロツク数分発生し
ない状態即ち無信号状態を検出し、例えば第3図
図示パルス幅Tをもつ無信号状態指示信号を生成
し、該無信号状態指示信号を原送信データ列に第
3図図示破線パルスの如く追加して送信する。一
方受信側においては、受信データ列中から上記無
信号状態指示信号を検出・除去し原送信データ列
を得るようにする。
第4図は本発明における送信部の一実施例構成
を示し、第6図はその動作を説明するタイム・チ
ヤートを示している。第4図中、2は遅延回路、
3は信号検出回路でありノツト・ゲート5ととも
に無信号検出回路を構成するもの、4は発振回
路、5はノツト・ゲート、6および7は夫々オ
ア・ゲートを表わしている。
第4図において、原送信データ列は第6図に図
示する如く、送信周期T(第6図)に対して1/
3Tのパルス幅をもつ論理「0」信号と2/3Tの
パルス幅をもつ論理「1」信号との直列信号で与
えられる。遅延回路2は例えばシフト・レジスタ
により構成され、その遅延時間Dt(第6図)は後
述する無信号状態指示信号のパルス幅T(第6図)
以上とされる。信号検出回路3は原送信データ列
中の論理「0」信号および論理「1」信号を検出
すると即ち原送信データ列中の論理「1」レベル
(ハイ・レベル)を検出すると、検出出力を論理
「1」レベルに反転・保持し所定の時間Ht(第6
図)内に次の論理「1」レベルが検出されないと
上記時間Ht経過後論理「0」レベルに復帰する。
換言すれば、信号検出回路3は上記所定の時間
Ht内に論理「0」信号又は論理「1」信号が存
在するか否かを判定し存在しない場合無信号状態
である旨を発振回路4側に通知する。
ここで上記ハイレベル保持時間Htは上記送信
周期T以上に設定し少なくとも1周期T以上無信
号状態となる場合を検出するようにされる。発振
回路4はノツト・ゲート5からの論理「1」レベ
ル信号により発振動作を開始しオア・ゲート6か
らの論理「0」レベル信号により発振動作を停止
する。発振回路4は、高レベルの信号が時間Mt
継続して入力に存在することを条件としてパルス
幅Tの無信号状態指示信号パルスの出力を開始
し、無信号状態指示信号パルスを出力した後、高
レベルの信号が時間Mt継続して入力に存在する
ことを条件に次の無信号状態指示信号パルスを出
力する。発振回路4の出力が高レベルになると、
発振回路4の出力からオア・ゲート6、発振回路
4の入力に至るフイードバツク・パスによつて自
己保持され、信号検出回路3の出力が高レベルに
なつても発振状態が続く。信号検出回路3の出力
が高レベルになつた場合に直ぐに発振を停止させ
ると、無信号状態指示信号のパルス幅が決められ
たパルス幅Tより狭くなり、復調の際に論理
「1」信号又は論理「0」信号と区別出来なくな
る。上記のようなフイードバツク・パスを設けた
理由は、このような事態の発生を防止するためで
ある。この発振出力即ち無信号状態指示信号のパ
ルス幅は第6図に図示する如く予めTに設定され
る。オア・ゲート7は遅延回路2からの遅延原送
信データ列に発振回路4からの発振出力即ち無信
号状態指示信号を追加し送信データ列を作成す
る。
第5図は本発明における受信部の一実施例構成
を示し、第7図はその動作を説明するタイム・チ
ヤートを示している。第5図中、8はパルス幅判
定回路、9は遅延回路を夫々表わしている。
第5図において、パルス幅判定回路8は第7図
図示の如き受信データ列中の各パルス信号のパル
ス幅を予め設定した基準パルス幅P0(第7図)と
比較し例えば測定対象パルス幅が上記基準パルス
幅P0よりも大きいときリセツト信号を出力し遅
延回路9を所定の時間リセツト状態に維持する。
ここで上記基準パルス幅P0は2/3Tよりも大き
くTよりも小さい時間に設定される。このため第
7図に図示する如く、受信データ列中の論理
「0」信号および論理「1」信号についてはとも
に上記基準パルス幅P0よりも小さいため遅延回
路9はセツト状態とされ、対応するデータ列が出
力されるが無信号状態指示信号については遅延回
路9はリセツト状態に反転・維持され論理「0」
レベル信号が出力されるようになる。この結果、
遅延回路9から出力されてくるデータ列は上述し
た第6図図示の原送信データ列と同一パターンの
信号列となる。
以上説明した如く、本発明によれば、伝送系が
入力信号周波数即ち原送信データ列の繰返し周波
数と同一の周波数帯域であれば足りるため安価な
伝送方式を実現することが可能になる。
【図面の簡単な説明】
第1図は従来の信号伝送方式におけるマンチエ
スタ・コード作成方法を説明するためのタイム・
チヤート、第2図は光レシーバの構成例、第3図
は本発明の原理説明図、第4図は本発明における
送信部の一実施例構成、第5図は本発明における
受信部の一実施例構成、第6図は第4図図示の送
信部の動作を説明するためのタイム・チヤート、
第7図は第5図図示の受信部の動作を説明するた
めのタイム・チヤートを夫々示す。 図中、2は送信側遅延回路、3はノツト・ゲー
ト5とともに無信号検出回路を構成する信号検出
回路、6は発振回路、8はパルス幅判定回路、9
は受信側遅延回路を夫々表わす。

Claims (1)

  1. 【特許請求の範囲】 1 大パルス幅の論理「1」信号と小パルス幅の
    論理「0」信号とを有する送信データ列を変調部
    で変調し、変調出力を復調部で復調する信号伝送
    方式において、 上記変調部は、 入力に論理「1」又は論理「0」信号が印加さ
    れると同時に出力が所定レベルになり、所定時間
    Htの間、その状態を保持する信号検出手段3,
    5と、 入力信号が入力され且つ論理「1」信号のパル
    ス幅より大きい遅延時間Dtを持つ遅延回路2と、 所定値の信号が一定時間Mt継続して入力に存
    在することを条件として論理「1」信号のパルス
    幅より大きいパルス幅の無信号状態指示信号を出
    力し、当該無信号状態指示信号を出力した後、所
    定値の信号が一定時間Mt継続して入力に存在す
    ることを条件として次の無信号状態指示信号を出
    力する発振回路4と、 発振回路4の出力と信号検出手段3,5の出力
    との和信号を発振回路4の入力に印加する手段6
    と、 発振回路4の出力と遅延回路2の出力との和信
    号を変調出力として出力する手段7と を具備し、 上記復調部は、 上記変調出力が入力されるパルス幅判定回路8
    と、 上記変調出力が入力される遅延回路9と を具備し、 且つ、上記パルス幅判定回路8によつて、入力
    パルスのパルス幅が論理「1」信号のパルス幅よ
    り大きいと判定された時には上記遅延回路9の内
    容をリセツトして当該入力パルスを遅延回路9か
    ら出力せず、入力パルスのパルス幅が論理「1」
    信号のパルス幅以下と判定された時には当該入力
    パルスを復調出力として遅延回路9から出力する
    ように構成されていること、 を特徴とする信号伝送方式。
JP55182193A 1980-12-22 1980-12-22 Signal transmission system Granted JPS57106267A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55182193A JPS57106267A (en) 1980-12-22 1980-12-22 Signal transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55182193A JPS57106267A (en) 1980-12-22 1980-12-22 Signal transmission system

Publications (2)

Publication Number Publication Date
JPS57106267A JPS57106267A (en) 1982-07-02
JPS6329868B2 true JPS6329868B2 (ja) 1988-06-15

Family

ID=16113960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55182193A Granted JPS57106267A (en) 1980-12-22 1980-12-22 Signal transmission system

Country Status (1)

Country Link
JP (1) JPS57106267A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55110448A (en) * 1979-02-19 1980-08-25 Hitachi Ltd Digital signal transmission system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55110448A (en) * 1979-02-19 1980-08-25 Hitachi Ltd Digital signal transmission system

Also Published As

Publication number Publication date
JPS57106267A (en) 1982-07-02

Similar Documents

Publication Publication Date Title
US4392226A (en) Multiple source clock encoded communications error detection circuit
US4514719A (en) Data transmission system utilizing power line of 3-phase alternating current
US4442528A (en) Pulse communication method and system using CMI to 3-level CMI conversion
US5243628A (en) Encoding method and code processing circuitry
US4486715A (en) Frequency shift key demodulator
JPS6329868B2 (ja)
US4499425A (en) Phase velocity sign detector for frequency shift key demodulation
WO1984003404A1 (en) Pcm signal transfer system
US5510786A (en) CMI encoder circuit
JPH098671A (ja) バス伝送システム
JPS6364931B2 (ja)
JP2562093B2 (ja) 光伝送パルスを用いた3値信号伝送方式
KR920000719Y1 (ko) 펄스 위상 변복조기
JPH08251238A (ja) データ通信方法
JP3345130B2 (ja) データ送受信装置
DE59009855D1 (de) Zusatzsignalübertragung in einem Übertragungssystem für digitale Signale hoher Bitfolgefrequenz.
KR870001713A (ko) 동기화 디지탈 데이타통신 회로망
JPH05167453A (ja) データ送信装置
JPH0637743A (ja) 直列データ受信装置
JPH03149931A (ja) 並列信号間位相同期回路
JPH01273461A (ja) 信号受信装置
JPH0420297B2 (ja)
JPH02226932A (ja) Cmi符号の受信装置
JPS6160039A (ja) mB1P符号信号のパリテイビツト同期方式
JP2001358580A (ja) 周期タイミング発生装置および方法