KR920000719Y1 - 펄스 위상 변복조기 - Google Patents

펄스 위상 변복조기 Download PDF

Info

Publication number
KR920000719Y1
KR920000719Y1 KR2019880019020U KR880019020U KR920000719Y1 KR 920000719 Y1 KR920000719 Y1 KR 920000719Y1 KR 2019880019020 U KR2019880019020 U KR 2019880019020U KR 880019020 U KR880019020 U KR 880019020U KR 920000719 Y1 KR920000719 Y1 KR 920000719Y1
Authority
KR
South Korea
Prior art keywords
signal
output
flip
flop
clock
Prior art date
Application number
KR2019880019020U
Other languages
English (en)
Other versions
KR900011002U (ko
Inventor
김태욱
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880019020U priority Critical patent/KR920000719Y1/ko
Publication of KR900011002U publication Critical patent/KR900011002U/ko
Application granted granted Critical
Publication of KR920000719Y1 publication Critical patent/KR920000719Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

내용 없음.

Description

펄스 위상 변복조기
제1도는 맨체스터 코드를 설명하기 위한 파형도.
제2도는 종래의 회로도.
제3도는 (a)와 (b)는 본 고안 펄스 위상 변조기와 복조기의 회로도.
제4도는 (c)와 (d)는 제3도 (a)와 (b)의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1,3,4 : JK 플립프롭 2,7 : 배타적오아게이트
5 : 단안정 멀티 바이브레이터
본 고안은 단선 통신을 상요하는 통신기기의 데이타 전송장치에 관한 것으로, 특히 데이타 전송시의 변조 및 복조를 위한 펄스 위상 변복조기(Modulator /Demodu lator; MODEM)에 관한 것이다.
펄스 위상 변조 및 복조는 주로 디지탈 시스템 사이에 단선을 통하여 데이타를 전송하는데 사용된다. 대표적인 예로서는 IBM 3278 터미널의 맨체스터코드가 있다.
이러한 데이타 전송방법에서는 데이타 클럭에 동기되어 통신이 이루어지는데, 한 데이타의 비트시간은 클럭의 한 주기로 표시된다.
제1도는 상기 맨체스터 코드를 설명하기위한 파형도로서, 맨체스터 코드에서는 “1”의 표시는 클럭의 전반주기 동안은 로우레벨, 후반주기 동안은 하이레벨파형으로서 나타내어지며 “0”의 표시는 그와 반대로 클럭의 전 반주기 동안은 하이레벨, 후반주기 동안은 로우레벨파형으로 나타내어진다.
이러한 맨체스터 코드를 이용한 데이타의 전송은 종래에는 제2도와 같이 구성된 회로를 통하여 이루어졌다.
즉, 마이크로 프로세서의 데이타 입력 및 출력단으로 부터 위상 변복조 IC(21)를 연결구성하고, 전송선로와 상기 위상 변복조 IC(21)사이에 펄스 변압기(22)를 구성하였다.
그러나 이러한 종래의 펄스위상 변복조 회로는 고가의 위상 변복조 IC(21)와, 펄스변압기(22)와, 토로이드 코일(L1,L2)을 사용하여 이루어지므로 가격변에서 고가인 단점이 있었다.
본 고안은 상기한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 플립플롭과 단안정멀티바이브레이터 및 논리게이트를 이용하여 간단히 펄스 위상 변복조 및 복조기를 구성하므로서 저가의 변복조기를 제공하는 것을 그 목적으로 한다.
이하 첨부된 도면을 참조하여 본 고안을 상세히 설명한다.
제3도의 (A)는 본 고안의 펄스위상 변조기이고 (B)는 본 고안의 펄스 위상 복조기이다.
제3도의 (A)에 있어서, 참조번호 1,3은 JK 플립플롭이고, 2는 배타적 오아게이트이며 2×CLOCK은 한비트시간의 주기를 가지는 클럭의 2배수 주파수이다.
또한 DATA는 디지탈 신호로서 비트가 “1”인 경우에는 하이레벨, 비트가 “0”인 경우에는 로우레벨 신호가 출력된다.
상기한 펄스위상 변조기의 동작을 제4도 (C)의 (a)(f)파형도를 참조하여 설명한다.
펄스 위상 변조기는 하이레벨 또는 로우레벨로 구성된 데이타 신호를 전술한 맨체스터 코드를 변조시키기 위한 것으로 본 고안에서는 데이타신호가 “1010”일때를 예로서 설명한다.
JK플립플롭(1)에서 J1단자는 하이레벨이고단자는 로우레벨 상태이므로 (a)와 같이 클럭이 입력될때 클럭의 상승에지에서 출력단자 (Q1)의 신호는 (b)에 도시된 바와같이 토글된다.
한편 마이크로 컴퓨터로 부터 출력되는 데이타 신호는 (c)와 같이 시스템 클럭에 동기되어 (d)와같이 “1010”의 레벨신호로서 출력된다.
따라서 배타적 오아게이트(2)는 상기(b)신호와 (d)신호를 입력으로 하여 (e)와 같이 맨체스터 코드로 변조된 출력 신호를 발생한다. 한편 상기한 배타적 오아게이트(2)의 출력단에 구성된 JK플립플롭(3)은 글리치(glitch)신호를 방지하기 위한 것으로, 입력단(J2,)에 (e)신호가 동시에 인가되므로 클럭입력(a)신호의 상승에지세어 입력단(J2,)가 로우레벨이면 출력단자(Q2)로 로우베렐 신호를 출력하고 입력단(J2)신호가 로우레벨이면 출력단자(Q2)로 로우레벨 신호를 출력하여 (f)와같이 맨체스터 코드로 변조된 신호를 출력한다.
즉, 상기한 JK플립플롭(1,3)의 동작을 상세히 설명하면, 데이타신호가 “1010”이고 출력단자(Q1)의 초기 상태가 로우레벨일때(초기상태는 플립플롭의 리세트단자를 이용하여 설정할 수 있다)초기시점 T1에서 출력단자(Q1)의 신호가 토글되어 하이레벨로 출력되고, 이에따라 배타적 오아게이트(2)에 의해 JK플립플롭(3)의 입력단으로 로우레벨신호가 입력되어 출력단자(Q2)로 로우레벨 신호가 출력된다.
또한, 시점 T2에서 출력단자(Q1)는 로우레벨로 토글되고, 데이타는 하이레벨 상태를 유지하므로 배타적 오아게이트(2)에 의해 JK플립플롭(3)의 입력단으로 하이레벨 신호가 입력되어 출력단자 (Q2)로 하이레벨 신호가 출력된다.
결국, 입력데이타의 “1”신호 구간에서 클럭의 전반주기 동안은 로우레벨, 후반주기 동안은 하이레벨인 맨체스터 코드로 변조된 신호가 출력되어지며, 계속하여 T3,T4에서도 같은 동작원리로 변조된 신호가 출력된다.
제3도는 (B)의 본 고안 복조기를 설명하면, 참조번호 4는 플립플롭이고, 5는 단안정 멀티 바이브레이터이며, 6은 오어게이트, 7은 배타적 오아게이트, 8-10은 인버터이다.
단안정 멀티 바이브레이터(5)는 입력되는 클럭의 하강 에지에서 출력단자(Q4)로 하이레벨 펄스를 출력하고 반전 출력단자로 로우레벨 펄스를 출력한다. 또한 상기 단안정 멀티 바이브레이터(5)는 출력단자(Q4)의 신호가 자신의 클럭 단자로 궤환되므로 출력단자(Q4)로 부터 하이레벨이 출력되면 오아게이트(6)의 출력에 의해 클럭 입력이 차단되므로 수신동작이 이루어지지 않게된다.
따라서 초기상태에서 출력단자(Q4)를 로우레벨로 하여 수신동작이 이루어지도록 한다.
본 고안은 복조기의 동작을 제4도 (D)의 (g)-(m)파형도에 의해 설명한다.
전송 선로로 부터 송신된 데이타 신호 “1010”는 (g)와 같은 맨체스터 코드로서 배타적 오아게이트(7)로 입력된다. 동시에 (g)신호는 신호지연 및 반전용 인버터 (8-10)를 통하여 지연시간(Td)를 갖는 반전된 (h)파형으로서 배타적 오아게이트(7)의 타입력단에 입력된다.
따라서 배타적 오아게이트(7)의 출력신호는 주기당 지연시간(Td)만큼 부의 펄스를 갖는 (i)신호가 출력되어 오아게이트(6)의 입력단으로 인가된다.
한편 단안정 멀티 바이브레이트(5) 출력단(Q4)의 초기 상태는 로우레벨이므로 단안정 멀티 바이브레이터(5)의 클럭단자(CP)에는 오아게이트(6)에 의해 (i)신호와 동일한 (j)신호가 인가된다.
이로 인하여 단안정 멀티 바이브레이터(5)는 입력되는 클럭펄스에 따라 저항(R1)과 콘덴서(C1)의 시정수에 따르는 펄스 폭(Tp)을 갖는 출력신호를 발생시킨다.
따라서 단안정 멀티 바이브레이터(5)의 반전출력단자의 출력신호를 클럭입력으로 하고 전송선로로부터 입력되는 맨체스터 코드 신호를 입력단자(J3,)신호로 하는 JK플립플롭(4)은 맨체스터 코드가 복조된 일반적인 디지탈 신호를 출력하게된다.
즉 단안정 멀티 바이브레이터(5)의 출력단자(Q4)신호는 제4도(D)의 (K)와 같이 출력되고 반전출력단자신호는 (ℓ)과 같이 출력된다.
이로인하여 상기 (ℓ)신호를 클럭 입력으로하는 JK플립플롭(4)은 (ℓ)신호의 상승에지에서 전송선로로 부터 입력되는 신호를 1주기동안 유지하여 출력하므로 일반적인 디지탈 신호(m)이 “1010”로서 출력된다. 결국 본 고안의 복조기는 맨체스터 코드의 후반주기 신호가 일반적인 디지탈 신호와 동일하다는 것을 이용하여 후반주기 신호를 검출하여 1주기동안 유지하는 것이다.
상기한 바와 같은 본 고안의 변조기 및 복조기에 의하면 간단히 몇개의 부품으로 펄스 위상 변복조기를 구성하므로서, 통신기기를 구성함에 있어서 고가의 위상 변복조 IC를 사용해야 하는 종래의 경제적인 단점을 개선할 수 있는 효과가 있다.

Claims (1)

  1. 시스템 클럭의 2배수 주파수의 상승에지에서 토글신호를 발생하는 플립플롭(1)과, 상기 플립플롭(1)의 출력신호와 전송될 데이타신호를 배타적 논리합하는 배타적 오아게이트(2)와 상기 배타적 오아게이트(2)의 출력단에 구성된 글리치신호 방지용 플립플롭(3)으로 이루어지는 변조기와, 전송된 신호와 이를 지연 및 반전시킨 신호를 배타적 논리합 하는 배타적 오아게이트(7)와, 자신의 출력단자(Q4)신호와 상기 배타적 오아게이트(7)의 출력신호를 오아게이트(6)에서 논리합하여 클럭펄스로 받아들이는 단안정 멀티 바이블이터(5)와, 상기 단안정 멀티바이브레이터(5)의 반전출력단자신호를 클럭입력으로 전송된 신호의 후반주기 신호를 검출하는 플립플롭(4)으로 이루어진 복조기를 포함하는 것을 특징으로 하는 펄스 위상 변복조기.
KR2019880019020U 1988-11-24 1988-11-24 펄스 위상 변복조기 KR920000719Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880019020U KR920000719Y1 (ko) 1988-11-24 1988-11-24 펄스 위상 변복조기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880019020U KR920000719Y1 (ko) 1988-11-24 1988-11-24 펄스 위상 변복조기

Publications (2)

Publication Number Publication Date
KR900011002U KR900011002U (ko) 1990-06-04
KR920000719Y1 true KR920000719Y1 (ko) 1992-01-20

Family

ID=19281558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880019020U KR920000719Y1 (ko) 1988-11-24 1988-11-24 펄스 위상 변복조기

Country Status (1)

Country Link
KR (1) KR920000719Y1 (ko)

Also Published As

Publication number Publication date
KR900011002U (ko) 1990-06-04

Similar Documents

Publication Publication Date Title
US4287596A (en) Data recovery system for use with a high speed serial link between two subsystems in a data processing system
EP0141422B1 (en) Frequency detector
AU634124B2 (en) Method and circuit for decoding a manchester code signal
US4514719A (en) Data transmission system utilizing power line of 3-phase alternating current
US4634987A (en) Frequency multiplier
EP0214676A1 (en) Clock signal regenerator arrangement
KR100210497B1 (ko) 클럭 발생장치, 데이타송신/수신 장치 및 데이타 송신/수신방법
KR920000719Y1 (ko) 펄스 위상 변복조기
US4289976A (en) Circuit arrangement for the transmission of digital data
US4486715A (en) Frequency shift key demodulator
US4213007A (en) Method and apparatus for monitoring a pulse-code modulated data transmission
US5450032A (en) FSK data demodulator using mixing of quadrature baseband signals
EP0151394B1 (en) Demodulator for ditital fm signals
US4499425A (en) Phase velocity sign detector for frequency shift key demodulation
EP0093614B1 (en) Frequency-encoding circuit for reducing distortion
US4547738A (en) Phase shift demodulator
US4584533A (en) Non-coherent BPSK demodulator
KR950003669B1 (ko) 4위상 차분 직교위상쉬프트키잉 변복조기
US4818894A (en) Method and apparatus for obtaining high frequency resolution of a low frequency signal
AU627388B2 (en) Additional signal transmission in a transmission system for digital signals with a high bit rate
US3303424A (en) Asynchronous data system transmitting before each data pulse a pulse of opposite polarity
JP2572969B2 (ja) スプリツトフエ−ズ符号化回路
KR940004997Y1 (ko) 디지틀 데이터 신호의 에러검출 장치
KR910002324B1 (ko) Cdp의 비트클럭 추출회로
JPH07202706A (ja) パルス幅変調信号のディジタル信号への復調回路

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19881124

UA0201 Request for examination

Patent event date: 19881124

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19910727

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19911223

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19920420

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19920506

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19920506

UR1001 Payment of annual fee

Payment date: 19941224

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19951221

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19961223

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 19971226

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 19981230

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 19991222

Start annual number: 9

End annual number: 9

UR1001 Payment of annual fee

Payment date: 20001229

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20011228

Year of fee payment: 11

UR1001 Payment of annual fee

Payment date: 20011228

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee