JPS63298676A - 情報収集システム - Google Patents
情報収集システムInfo
- Publication number
- JPS63298676A JPS63298676A JP13579887A JP13579887A JPS63298676A JP S63298676 A JPS63298676 A JP S63298676A JP 13579887 A JP13579887 A JP 13579887A JP 13579887 A JP13579887 A JP 13579887A JP S63298676 A JPS63298676 A JP S63298676A
- Authority
- JP
- Japan
- Prior art keywords
- information
- memory
- signal
- microprocessor
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 210000003739 neck Anatomy 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報収集システムに関し、特に情報検出部より
シリアル情報により情報収集を行う情報収集システムに
関する。
シリアル情報により情報収集を行う情報収集システムに
関する。
（従来の技術）
従来、この種の情報収集システムは収集タイミング発生
回路より谷情報検出部に順次、ストローブ信号全送出し
、ストローブ信号に同期して各情報検出部より出力され
た情報全情報収集部により順次、入力していた。
回路より谷情報検出部に順次、ストローブ信号全送出し
、ストローブ信号に同期して各情報検出部より出力され
た情報全情報収集部により順次、入力していた。
（発明が解決しようとする問題点）
上述した従来の情報収集システムは、順次、各情報検出
部からストローブ信号が出力さ扛るので、第１−第ｎの
情報検出部まで情報を収集する際に時間差が生じ、第１
の情報検出部と第ｎの情報検出部とでは、情報の精度が
異なってくると云う欠点がある。
部からストローブ信号が出力さ扛るので、第１−第ｎの
情報検出部まで情報を収集する際に時間差が生じ、第１
の情報検出部と第ｎの情報検出部とでは、情報の精度が
異なってくると云う欠点がある。
また、各情報検出部に個々にストローブ信号線全備える
恵め、信号線の数が多くなり、物理レベルで端子ネック
、あるいはケーブルネックになることもある。さらに、
ストローブ信号の有効時のみの情報全収集しているため
、ストローブ信号が無効時の情報は収集できないと云う
欠点がある。
恵め、信号線の数が多くなり、物理レベルで端子ネック
、あるいはケーブルネックになることもある。さらに、
ストローブ信号の有効時のみの情報全収集しているため
、ストローブ信号が無効時の情報は収集できないと云う
欠点がある。
本発明の目的は、基準信号に同期して情報全出力し、さ
らに情報更新信号を受信したとき、受信するまでの間に
発生して保持していた情報全複数の情報検出部により更
新するとともに、常時、複数の情報検出部よりの情報全
シリアル／パラレル変換回路を介してメモリに格納し、
情報を処理するためのマイクロプロセサに接続されたデ
ータバスにメモリ内容を読出すことによって上記欠点全
除去し、情報更新信号を出力することができるように構
成した情報収集システムを提供することにある。
らに情報更新信号を受信したとき、受信するまでの間に
発生して保持していた情報全複数の情報検出部により更
新するとともに、常時、複数の情報検出部よりの情報全
シリアル／パラレル変換回路を介してメモリに格納し、
情報を処理するためのマイクロプロセサに接続されたデ
ータバスにメモリ内容を読出すことによって上記欠点全
除去し、情報更新信号を出力することができるように構
成した情報収集システムを提供することにある。
（問題点を解決するための手段）
本発明による情報収集システムは複数の情報検出部と、
シリアル／パラレル変換回路と、メモリと、収集タイミ
ング発生回路と、ＯＵＴボートとを具備して構成したも
のである。
シリアル／パラレル変換回路と、メモリと、収集タイミ
ング発生回路と、ＯＵＴボートとを具備して構成したも
のである。
複数の情報検出部は基準信号に同期して情報を出力し、
情報更新信号を受信したとき、受信するまでの間に保持
していた情報を新たな情報として更新するためのもので
ある。
情報更新信号を受信したとき、受信するまでの間に保持
していた情報を新たな情報として更新するためのもので
ある。
シリアル／パラレル変換回路は、情報を入力してシリア
ル／パラレル変換し、第１のデータバスに上記情報を出
力する友めのものである。
ル／パラレル変換し、第１のデータバスに上記情報を出
力する友めのものである。
メモリはデータバスよりの情報を格納し、処理を実行す
るマイクロプロセサに接続された第２のデータバスに情
報を出力するためのものである。
るマイクロプロセサに接続された第２のデータバスに情
報を出力するためのものである。
収集タイミング発生回路はマイクロプロセサのアドレス
バスからメモリ読出し信号を人力し、メモリにメモリア
ドレスへメモリ制御信号を出カシ、シリアル／パラレル
変換回路を制御する之めの第１の制御信号全出力し、情
報検出部に７Ｌ／−ム信号を出力するためのものである
。
バスからメモリ読出し信号を人力し、メモリにメモリア
ドレスへメモリ制御信号を出カシ、シリアル／パラレル
変換回路を制御する之めの第１の制御信号全出力し、情
報検出部に７Ｌ／−ム信号を出力するためのものである
。
（ＪＵＴポートは、マイクロプロセサのアドレスバスへ
出力制御信号全入力し、情報更新信号を出力するための
ものである。
出力制御信号全入力し、情報更新信号を出力するための
ものである。
（実 施例）
次に、本発明について図面全参照して説明する。
第１図は１本発明による情報収集システムの一実施例を
示すブロック図である。第１図において、１０１−１０
３はそｊぞ１第１．第２、および第ｎの情報検出部、２
は情報収集部、３はマイクロプロセサ、７はシリアル／
パラレル変換回路％ ８はメモリ、９に収集タイミング
発生回路、１０はＯＵＴボートである。
示すブロック図である。第１図において、１０１−１０
３はそｊぞ１第１．第２、および第ｎの情報検出部、２
は情報収集部、３はマイクロプロセサ、７はシリアル／
パラレル変換回路％ ８はメモリ、９に収集タイミング
発生回路、１０はＯＵＴボートである。
第１図において、第１〜第ｎの情報検出部ｌＯ１〜１０
３は信号線４上の基準信号に同期して信号線６上に情報
を出力し、信号線５上の情報更新信号により情報を更新
する。ま次、情報収集部２は信号線６上の情報を入力し
、パラレルデータはシリアル／パラレル変換回路７から
信号線１３上に送出される。メモリ８は信号線１３上の
パラレルデータを格納し、必要に応じてデータバス信号
線１４に出力する。収集タイミング発生回路９はアドレ
スバス信号線１６上のアドレスおよびメモリ読出し信号
線１７上の読出し信号を入力し、信号線１５上へメモリ
制御信号を送出し、信号線１１上へ制御信号を送出し、
信号線４上へフレーム信号音送出する。
３は信号線４上の基準信号に同期して信号線６上に情報
を出力し、信号線５上の情報更新信号により情報を更新
する。ま次、情報収集部２は信号線６上の情報を入力し
、パラレルデータはシリアル／パラレル変換回路７から
信号線１３上に送出される。メモリ８は信号線１３上の
パラレルデータを格納し、必要に応じてデータバス信号
線１４に出力する。収集タイミング発生回路９はアドレ
スバス信号線１６上のアドレスおよびメモリ読出し信号
線１７上の読出し信号を入力し、信号線１５上へメモリ
制御信号を送出し、信号線１１上へ制御信号を送出し、
信号線４上へフレーム信号音送出する。
ＯＵＴボート１０は、信号線５上へ情報更新信号を出力
する。
する。
信号線６上の情報は常時、シリアル／パラレル変換回路
７を介してメモリ８へ格納され、マイクロプロセサ３か
ら常時、メモリ８の内容全読出すことができる。マイク
ロプロセサ３はメモリ８から読出された情報を処理し、
マイクロプロセサ３の制御下でＯＵＴボー）１０から情
報更新信号が出力される。さらに、信号線１６゜１７に
はマイクロプロセサ３から制御情報が送出さｆ′Ｌ、、
シリアル／パラレル変換回路７およびメモリ８が制御さ
れる。
７を介してメモリ８へ格納され、マイクロプロセサ３か
ら常時、メモリ８の内容全読出すことができる。マイク
ロプロセサ３はメモリ８から読出された情報を処理し、
マイクロプロセサ３の制御下でＯＵＴボー）１０から情
報更新信号が出力される。さらに、信号線１６゜１７に
はマイクロプロセサ３から制御情報が送出さｆ′Ｌ、、
シリアル／パラレル変換回路７およびメモリ８が制御さ
れる。
これによって、収集タイミング発生回路９は信号線４全
介して第１〜第ｎの情報検出部１０１〜１０３にフレー
ム信号全送出する。
介して第１〜第ｎの情報検出部１０１〜１０３にフレー
ム信号全送出する。
（発明の効果）
以上説明したように本発明は、基準信号に同期して情報
全出力し、さらに情報更新信号を受信したとき、受信す
るまでの間に発生して保持していた情報を複数の情報検
出部により更新するとともに、常時、複数の情報検出部
よりの情報全シリアル／パラレル変換回路を介してメモ
リに格納し、情報を処理するためのマイクロプロセサに
接続されたデータバスにメモリ内容を読出すことによっ
て、第１−第ｎの情報検出部の間の情報のｎ！度の差を
なくすことができ、また、フレーム信号や情報更新信号
全多重伝送できるため、物理レベルの端子ネックやケー
ブルネックが解消され、さらに、常時、情報をメモリに
格納しているため、処理を実行するマイクロプロセサに
より常時、メモリから情報全読出すことができると云う
効果がある。
全出力し、さらに情報更新信号を受信したとき、受信す
るまでの間に発生して保持していた情報を複数の情報検
出部により更新するとともに、常時、複数の情報検出部
よりの情報全シリアル／パラレル変換回路を介してメモ
リに格納し、情報を処理するためのマイクロプロセサに
接続されたデータバスにメモリ内容を読出すことによっ
て、第１−第ｎの情報検出部の間の情報のｎ！度の差を
なくすことができ、また、フレーム信号や情報更新信号
全多重伝送できるため、物理レベルの端子ネックやケー
ブルネックが解消され、さらに、常時、情報をメモリに
格納しているため、処理を実行するマイクロプロセサに
より常時、メモリから情報全読出すことができると云う
効果がある。
第１図は、本発明による情報収集システムの一実施例を
示すブロック図である。 １・・・情報検出部 ２・・・情報収集部３・・・マ
イクロプロセサ ７・・・シリアル／パラレル変換回路 ８・・・メモリ ９・・・収集タイミング発生回路 １０・・・０１）Ｔボート
示すブロック図である。 １・・・情報検出部 ２・・・情報収集部３・・・マ
イクロプロセサ ７・・・シリアル／パラレル変換回路 ８・・・メモリ ９・・・収集タイミング発生回路 １０・・・０１）Ｔボート
Claims (1)
- 基準信号に同期して情報を出力し、情報更新信号を受信
したとき、前記受信するまでの間に保持していた情報を
新たな情報として更新するための複数の情報検出部と、
前記情報を入力してシリアル／パラレル変換し、第１の
データバスに前記情報を出力する、ためのシリアル／パ
ラレル変換回路と、前記データバスよりの情報を格納し
、処理を実行するマイクロプロセサに接続された第２の
データバスに情報を出力するためのメモリと、前記マイ
クロプロセサのアドレスバスからメモリ読出し信号を入
力し、前記メモリにメモリアドレスへメモリ制御信号を
出力し、前記シリアル／パラレル変換回路を制御するた
めの第１の制御信号を出力し、前記情報検出部にフレー
ム信号を出力するための収集タイミング発生回路と、前
記マイクロプロセサのアドレスバスへ出力制御信号を入
力し、前記情報更新信号を出力するためのＯＵＴポート
とを具備して構成したことを特徴とする情報収集システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135798A JPH0769925B2 (ja) | 1987-05-29 | 1987-05-29 | 情報収集システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135798A JPH0769925B2 (ja) | 1987-05-29 | 1987-05-29 | 情報収集システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63298676A true JPS63298676A (ja) | 1988-12-06 |
| JPH0769925B2 JPH0769925B2 (ja) | 1995-07-31 |
Family
ID=15160070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135798A Expired - Lifetime JPH0769925B2 (ja) | 1987-05-29 | 1987-05-29 | 情報収集システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0769925B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49114846A (ja) * | 1973-02-28 | 1974-11-01 | ||
| JPS5091202A (ja) * | 1973-12-08 | 1975-07-21 | ||
| JPS50115738A (ja) * | 1974-02-20 | 1975-09-10 |
-
1987
- 1987-05-29 JP JP62135798A patent/JPH0769925B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49114846A (ja) * | 1973-02-28 | 1974-11-01 | ||
| JPS5091202A (ja) * | 1973-12-08 | 1975-07-21 | ||
| JPS50115738A (ja) * | 1974-02-20 | 1975-09-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0769925B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0367639A3 (en) | Multiprocessor task scheduling system | |
| EP0378115A3 (en) | Neural computer | |
| JPS63298676A (ja) | 情報収集システム | |
| JPS5464903A (en) | Information monitor processor | |
| JPS61107453A (ja) | モジユ−ルアドレス設定回路 | |
| SU693363A1 (ru) | Устройство дл ввода информации | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| SU737943A1 (ru) | Устройство дл ввода информации в эвм | |
| SU1327114A1 (ru) | Устройство дл сопр жени @ -датчиков с ЭВМ | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| SU1115021A1 (ru) | Программное устройство управлени | |
| SU1387004A2 (ru) | Устройство дл сопр жени @ датчиков с ЭВМ | |
| SU1290322A1 (ru) | Устройство дл распределени заданий процессорам | |
| SU972499A2 (ru) | Устройство дл управлени вводом информации в электронную вычислительную машину | |
| SU561954A1 (ru) | Устройство дл ввода информации от датчиков | |
| JPH0114616B2 (ja) | ||
| SU1203554A1 (ru) | Устройство дл распознавани образов | |
| JPH0134491B2 (ja) | ||
| JPH04232537A (ja) | トレースシステム | |
| JPH0353370A (ja) | 情報処理装置の並列処理装置 | |
| JPH0573490A (ja) | カード種別識別方法 | |
| JPS59100666A (ja) | Ｅｐｒｏｍ書込み装置 | |
| JPS61236456A (ja) | 数値制御装置 | |
| JPS6132859B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |