JPS63296140A - 割込み制御方式 - Google Patents

割込み制御方式

Info

Publication number
JPS63296140A
JPS63296140A JP12991487A JP12991487A JPS63296140A JP S63296140 A JPS63296140 A JP S63296140A JP 12991487 A JP12991487 A JP 12991487A JP 12991487 A JP12991487 A JP 12991487A JP S63296140 A JPS63296140 A JP S63296140A
Authority
JP
Japan
Prior art keywords
interrupt
interruption
vector table
address
vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12991487A
Other languages
English (en)
Inventor
Makoto Sato
誠 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP12991487A priority Critical patent/JPS63296140A/ja
Publication of JPS63296140A publication Critical patent/JPS63296140A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は割込み制御方式、特に割込み発生時に、その割
込みルーチンの開始アドレスを割込みベクタテーブルを
検索して決定する割込み制御方式に関するものである。
[従来の技術] 従来、割込みベクタテーブルはリセット時の割込みベク
タを含むことから一般にROMで構成され、その管理は
オペレーションシステム(OS)が行っていた。従って
、O8管理下のユーザタスクが、ユーザに開放されてい
るベクタを利用するためには、前もってベクタテーブル
の所定の部分に目的のアドレスをセットしておかなけれ
ばならなかった。
しかし、ベクタテーブルの内容はROMで構成されてい
るため、一度設定したらそのシステムの動作中は変更が
できないので、普通はRAM上にジャンプテーブルを設
け、ベクタテーブルのアドレスをこのジャンプテーブル
に設定し、このテーブルに実際の例外処理ルーチンヘジ
ャンプする命令をセットしておくといった手法がとられ
ていた。
ところがこの方法では、O8が管理するROM上の割込
みベクタテーブルに、予めジャンプテーブルのアドレス
をセットしておかなければならないという煩しい操作が
必要となっていた。
[発明が解決しようとする問題点] 本発明は、上記従来例に鑑みなされたもので、O5の管
理する割込みベクタテーブルを変更することなく、ユー
ザに開放されている割込みベクタを利用できる割込み制
御方式を提供する。
c問題点を解決するための手段] この問題点を解決するための一手段として、本発明の割
込み制御方式は、システム領域の割込みベクタテーブル
をもとに割込要因に対応する割込み処理ルーチンに分岐
する割込み制御方式であって、前記割込みベクタテーブ
ルによりアドレスされ、割込み起動コマンドを格納する
第1のテーブルと、前記割込み起動コマンドによる割込
み発生時に、前記割込み起動コマンドをもとに前記割込
要因を判別する判別手段と、該判別手段の判別結果をも
とに割込み処理ルーチンの開始アドレスを指示する第2
のテーブルとを備える。
[作用] かかる構成において、割込みベクタテーブルによりアド
レスされる第1のテーブルに、割込み起動コマンドを格
納しておくと、割込み発生時に、割込み起動コマンドに
よる割込みが更に発生する。これにより割込み起動コマ
ンドを読出し、その内容から割込要因を判別し、その割
込要因に基づき第2のテーブルにより割込み処理ルーチ
ンの開始アドレスを決定する。
[実施例] 以下、添付図面を参照して本発明の一実施例を詳細に説
明する。
[メモリ構成の説明・・・第1図] 第1図は本実施例のシステムのメモリマツプを示す図で
ある。
図中、1は例えばマイクロプロセッサ等のCPtJ、1
−1はスタックポインタ、2はCPU1のO3やスタッ
クエリア、更にはみ一ザアプリケーションプログラム等
を格納するメモリで、ROMおよびRAMによって構成
されている。
このメモリ2の内、3はシステム領域で、ROMで構成
されたOSプログラム部30.O5が管理する割込みベ
クタテーブル31.更にはユーザ領域4のユーザベクタ
テーブル4oを参照するための参照テーブル32等を含
んでいる。4はユーザに開放されているユーザ領域で、
通常RAMで構成され、各種のアプリケーションプログ
ラムやベクタテーブル40等を含んでいる。5はスタッ
クポインタ1−1に制御されて戻り番地を格納するスタ
ックエリアである。
なお割込みベクタテーブル31の先頭アドレスはA”、
参照テーブル32の先頭アドレスは“B”、ユーザベク
タテーブル4oの先頭アドレスを“C“とし、osはユ
ーザベクタテーブル40の先頭アドレスがC”であるこ
とを認知しているものとする。
[動作説明・・・第1図、第2図(A)、(B)]第2
図(A)、(B)はO8が実行する例外処理のフローチ
ャートである。以下このフローチャートに従って、本実
施例の割込み制御方法の動作を説明する。第2図(A)
の動作はユーザに開放されているベクタnの例外処理が
発生して、割込みが発生することにより開始される。
まずステップS1で、システム領域3の割込みベクタテ
ーブル31のベクタ番号“noに該当する(A+v (
n))番地の内容をフェッチする。
ステップS2では(A+v (n))番地に書かれであ
る実アドレス(B+r (n))番地にジャンプする。
ここで、v、rはベクタ番号″n”を変数とする関数と
して表したもので、本実施例では、メモリ2がバイト単
位で構成され、各ベクタテーブルが2バイトで構成され
ていればr (n)x2nあるいはv(n)=znであ
り、3バイトで構成されていればr (n)、v (n
)=3nとする。
ステップS3では(B+r(n))番地にジャンプをし
た後、(B+r (n))番地の命令コードを実効すべ
くフェッチしてステップS4に進む。ステップS4では
、ステップS3でフェッチされた(B+r (n))番
地の命令コードをチェックして有効な命令コードかどう
かをみる。
命令コードが有効の時はステップS5に進み、(B+r
 (n))番地の命令を実行して割込み処理ルーチンに
移行する。
一方、ステップS4で(B+r(n))番地の命令コー
ドが有効でない時はステップS6に進み、例外処理の割
込みを発生する0本実施例では(B+r (n))番地
には割込み起動コマンドとして未実装命令33が格納さ
れているため、例外処理の割込みが発生しステップS6
に移行する。
なおこの未実装命令33は、他の例えば不当命令等によ
る例外処理割込みと区別できる割込みを発生する命令コ
ードである。
第2図(B)はステップS6における未実装命令33に
よる例外処理割込みルーチンのフローチャートである。
ステップS6の例外処理の割込発生により、スタックエ
リア5には戻り番地としてアドレス(B+r (n))
がブツシュされているため、ステップS7ではスタック
ポインタ1−1の指すスタックエリア5のアドレスより
、未実装命令33が格納されていた番地(B+r (n
))を取り出し、さらに、その内容である未実装命令3
3の命令コードを取り出す。oSはステップS8で未実
装命令33の命令コードの無効下位ビットからベクタ番
号nを求める0次にステップS9で予め認識しているユ
ーザベクタテーブル40の先頭アドレス“C″と、テー
ブル40のデータ構成、即ち関数Vを基に、(c+v 
(n))番地を求める。
ステップS10ではユーザベクタテーブル40の(C+
v (n))番地の内容R(n)を読出す、ステップ3
11では例外処理が都合2回発生したため、スタックポ
インタ1−1を修正する。
続いてステップS12でR(n)番地にジャンプし、割
込要因“n”の割込処理を行う、これにより、R(n)
番地にジャンプしたときには、ステップS6における未
実装命令の例外処理が起こらなかったかのようにして、
ステップ512以降の割込み処理が実行される。
以上説明したように本実施例によれば、ユーザに開放さ
れている例外処理“n”が発生したときに、目的の処理
ルーチンが起動できる。ユーザ側はO5管理下の割込み
ベクタテーブル31及び参照テーブル32の内容を書き
換える必要が無く、またユーザ固有のベクタテーブル4
0の管理をO3とは独立に行えるという効果がある。
尚、本実施例ではベクタ番号nが割込み起動コマンドに
格納されているため% V (n) 1r (n)等は
どんな関数でもよく、本実施例に限定する必要はない。
[発明の効果] 以上述べた如く本発明によれば、O8管理下の割込みベ
クタテーブルを変更することなしに、割込み処理の実効
アドレスを変更できる。
【図面の簡単な説明】
第1図は本実施例のシステムのメモリアップを示す図、 第2図(A)はOSによる例外処理nの発生処理動作の
フローチャート、 第2図(B)はO3による未実装割込処理のフローチャ
ートである。 図中、1・・・CPU、1−1・・・スタックポインタ
、2・・・メモリ、3・・・システム領域、4・・・ユ
ーザ領域、5・・・スタックエリア、3o・・・O5,
31・・・割込みベクタテーブル、32・・・参照テー
ブル、33・・・未実装命令、40・・・ユーザベクタ
テーブルである。 第1図 第2図(A)

Claims (1)

  1. 【特許請求の範囲】 システム領域の割込みベクタテーブルをもとに、割込要
    因に対応する割込み処理ルーチンに分岐する割込み制御
    方式であって、 前記割込みベクタテーブルによりアドレスされ、割込み
    起動コマンドを格納する第1のテーブルと、 前記割込み起動コマンドによる割込み発生時に、前記割
    込み起動コマンドをもとに前記割込要因を判別する判別
    手段と、 該判別手段の判別結果をもとに割込み処理ルーチンの開
    始アドレスを指示する第2のテーブルとを備えたことを
    特徴とする割込み制御方式。
JP12991487A 1987-05-28 1987-05-28 割込み制御方式 Pending JPS63296140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12991487A JPS63296140A (ja) 1987-05-28 1987-05-28 割込み制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12991487A JPS63296140A (ja) 1987-05-28 1987-05-28 割込み制御方式

Publications (1)

Publication Number Publication Date
JPS63296140A true JPS63296140A (ja) 1988-12-02

Family

ID=15021518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12991487A Pending JPS63296140A (ja) 1987-05-28 1987-05-28 割込み制御方式

Country Status (1)

Country Link
JP (1) JPS63296140A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432741U (ja) * 1990-07-11 1992-03-17
JP2005018191A (ja) * 2003-06-24 2005-01-20 Yokogawa Electric Corp 不揮発性メモリ装置及び不揮発性メモリ装置のアクセス方法
JP2015524964A (ja) * 2012-06-27 2015-08-27 ノルディック セミコンダクタ アーエスアーNordic Semiconductor ASA 集積回路型無線

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432741U (ja) * 1990-07-11 1992-03-17
JPH0741464Y2 (ja) * 1990-07-11 1995-09-27 象印マホービン株式会社 漢方薬煎じ器
JP2005018191A (ja) * 2003-06-24 2005-01-20 Yokogawa Electric Corp 不揮発性メモリ装置及び不揮発性メモリ装置のアクセス方法
JP2015524964A (ja) * 2012-06-27 2015-08-27 ノルディック セミコンダクタ アーエスアーNordic Semiconductor ASA 集積回路型無線

Similar Documents

Publication Publication Date Title
US5701493A (en) Exception handling method and apparatus in data processing systems
CA2275332C (en) Selective emulation interpretation using transformed instructions
EP0768602A3 (en) Variable word length VLIW-instruction processor
JPS645330B2 (ja)
JPS63296140A (ja) 割込み制御方式
JPH0795278B2 (ja) 処理装置の割込制御方式
JPS6212529B2 (ja)
JPS6353649A (ja) 割込み制御方式
JPS6273333A (ja) エミュレーション制御装置
EP1358550A1 (en) Synchronization of a main processor with an instruction path coprocessor
KR100436003B1 (ko) 디바이스드라이버적재방법
JP2808558B2 (ja) 情報処理装置
JPS6341092B2 (ja)
JPH03103924A (ja) データ処理装置
JPS5842891B2 (ja) メイレイセイギヨホウシキ
KR0160681B1 (ko) 로봇 제어방법
JP2723642B2 (ja) ソフトウェア命令のエミュレーション方式
JPS5856051A (ja) アクセス割込みによるアドレス・コンペア方式
JPS57161942A (en) Operand check system for instruction
JPS595931B2 (ja) 演算処理システムのアドレス停止方式
JPS6319041A (ja) 割込み方式
JPH0795288B2 (ja) マイクロコンピュータ
JPS63163543A (ja) 情報処理装置
JPH04123228A (ja) プログラム制御装置
JPS6035693B2 (ja) マイクロプログラム制御方式