JPS6329477B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、容易な取扱いおよび容易なシステム
容量の拡張を行い得る時分割多重式電気通信シス
テムの交換・伝送統合回路網に関するものであ
る。

＜従来技術と発明の課題＞ 電気通信システムにおいては、取扱いが容易で
かつ正常な作動期間中にシステム容量を拡張でき
る交換機を製作するため、類似の複数のスイツチ
モジユールを使用する。これらのスイツチモジユ
ールは、最初からその性質が交換機の交換容量に
無関係であつて交換容量のために変化しないよう
に構成されている場合にのみ満足な状態で拡張す
ることができる。従来、周波数分割多重式の電気
通信システムに含まれ、空間交換のみを行うこと
のできるスイツチモジユールは知られている。こ
のようなアナログのスイツチモジユールは、シス
テム容量を拡張するためにスイツチモジユールを
更に付加することで修正された接続リンク群によ
つて相互に接続される段を形成する。しかし、時
分割多重式の電気通信システムに含まれるスイツ
チモジユールでは、通常、時分割多重式の交換・
伝送システムに接続された加入者線路同士の間で
情報を転送させるため空間交換と時間交換の２つ
の型の交換が発生するので、スイツチモジユール
の製作は更に困難となる。この場合には、１つの
スイツチモジユールが２つの型の交換を行うとき
にのみ類似する複数のスイツチモジユールを製作
することができる。

例えば、「時間−空間−時間」又は「時間−空
間−空間−時間」又は「空間−時間−空間」とし
て示される時分割多重の交換原理を用いることは
知られており、これらは、時分割多重形式で交換
機に到来した情報が、時間交換が行われる時間段
と空間交換が行われる空間段に関し転送される順
序を示す。

「1966年にパリで行われた電子通信に関する国
際会議についての報告」に記載された時分割多重
デイジタル情報のための公知のモジユールスイツ
チは、各々が複数の入力リンクと複数の出力リン
クの間の接続切換えを行う類似の複数のジユール
を含み、異なる型のリンクに関しては、時分割多
重フオーマツトが異なり、すなわち１フレーム当
りのタイムスロツトの数が異なり、また１つのモ
ジユール内の空間交換は、そのモジユールに到来
する情報チヤネルの数と少なくとも同じ数のタイ
ムスロツトをもつた内部多重フオーマツトによつ
て得られる。モジユール間に配設された時分割多
重リンクは前述した接続リンク群と同じ機能をも
つており、この接続リンク群の１つの群は、接続
が込合うことなく確実な接続を保証する時分割多
重フオーマツトを有する単一のリンク接続装置に
よつて構成される。

スウエーデン特許第379473号には「時間−時
間」の交換原理が記載されており、この交換原理
は単一の共通時分割多重接続装置を介して出力モ
ジユールに接続される入力モジユールによつて達
成される。共通時分割多重接続装置を用いるため
空間段を避けることができ、上で述べた公知のモ
ジユールスイツチに比べ操作方法を改良すること
ができる。１つのモジユールに故障が発生した場
合、他のモジユールの交換容量に影響を与えるこ
となく故障したモジユールを故障のないモジユー
ルで置換することができる。交換機を拡張する場
合において、もし作動期間中に必要とされるなら
ば、入力モジユールと出力モジユールが前記共通
時分割多重接続装置に追加接続される。

交換機を分割する複数のスイツチモジユールに
関する前記の点以外に、交換機における径路を設
定する方法、すなわち交換機の制御は電気通信シ
ステムの信頼性と経済性に関して重要な役割を果
している。例えば、前記刊行物により、加入者線
路又は遠隔の集線機から与えられる接続の順序を
示す制御信号を受信する中央計算機によつてデイ
ジタル時分割多重交換機を制御することは知られ
ている。この制御信号によつて、中央計算機は、
アドレス・インデツクス、タイムスロツト、接続
リンク番号等を探出し、これらを、選択された交
換原理によつて、指示された接続を行うために交
換機の各スイツチモジユールの時間段と空間段に
伝送しなければならない。最も古い時分割多重シ
ステムにおいては、計算機の接続のために余分な
制御通信装置が配置された。最近の改良された時
分割多重システム、例えば米国特許第3818142号
に記載されたデイジタル型「時間−空間−時間」
の時分割多重システムでは、計算機の軽減を目的
とし、また同時にできる限り前記制御通信装置を
適当な時分割多重情報伝達装置の中に含ませるこ
とを目的としている。

＜発明の目的＞ 本発明の目的は、時分割多重式電気通信システ
ムにおいて、接続が込合わない「空間−時間」の
交換機が同一に設計された複数のスイツチモジユ
ールを有し、これらのスイツチモジユールは、特
別な制御通信装置や、中央に配置された制御装置
又は計算機を全く使用することなく、分散制御様
式で制御され、これによつて容易に取扱うことが
できかつ容易に拡張できる交換・伝送統合回路網
を提供することにある。

更に具体的には、取扱いおよびシステム拡張を
容易に行い得る時分割多重式電気通信システムの
ための交換機を実現し得るスイツチモジユールの
構成および交換作用に関連する回路構成を提供す
ることを目的とする。

＜発明の概要＞ 本発明に係る交換・伝送統合回路網では、各線
路群が、それぞれが関連する送信機と受信機を有
するリンクモジユールに接続され、時分割多重形
式において、デイジタルの通信情報および信号情
報を、送信機から同一のスイツチモジユールを複
数含む込合いのないデイジタル交換機に送信し、
更にこの交換機から受信機に転送するために、各
リンクモジユールは、第１リンクと少なくとも第
２リンクよりなる関連したリンク接続装置に接続
されている。任意の時分割多重チヤネル同士の間
において、前記リンク接続装置によつて転送され
るデイジタル情報の交換を行うために、交換機は
空間交換と時間交換とを行う。

＜実施例＞ 本発明による交換・伝送統合回路網（以下、
IST回路網という）の実施例を添付した第１図な
いし第６図を参照して以下に詳述する。

交換・伝送統合回路網の概略構成 第１図はｎ個の例えば加入者線の線路群LG１
〜LGn（ｎは２以上の任意の自然数、以下同じ）
を示し、これら線路群間の電気通信接続は、ｎ個
のリンクモジユールLM１〜LMnと、行列形式に
配設された少なくともn²−ｎ個のスイツチモジユ
ールSMx／ｙ（ｘ、ｙは自然数）から成るデイジ
タル交換機とによつて行われる。各線路群、例え
ば線路群LG１は、リンクモジユールLM１に接
続され、このリンクモジユールLM１は送信機Ｔ
１と受信機Ｒ１とを有し、送信機Ｔ１は時分割多
重リンクLa，１を介して第１図中行方向に示さ
れたスイツチモジユールSM１／１〜SM１／ｎ
に接続され、また受信機Ｒ１は時分割多重リンク
Lb，１を介して列方向に示されたスイツチモジ
ユールSM１／１〜SMn／１に接続されている。
これらの時分割多重リンクは、時分割多重形式で
デイジタルの通信情報と信号情報とをリンクモジ
ユールからデイジタル交換機へ転送し、又はその
逆方向への転送を行う。

交換・伝送統合回路網における同期の方法 第１図に示されたIST回路網は、本発明を説明
するにあたつて必要な回路網部分だけをあらわす
ように簡略化されている。IST回路網の時分割多
重同期化は、例えば１つのクロツクCLで行われ、
受信機Ｒ１〜Rnが同期フレームの期間中交換機
から到来する情報を受信するようクロツクCLは
すべてのスイツチモジユールに接続されている。
送信機Ｔ１〜Tnから交換機へ伝送される情報が
同期化されるよう各リンクモジユールの中でフレ
ーム同期化が行なわれる。実際上、同期化条件は
それ程理想的でなく、より大きな回路網ではリン
クモジユールの各々に１つのクロツクが割り当て
られるので、位相変位と交換機への非同期な情報
伝送とが生じる。しかしながら、例えば当座は最
も早いクロツクを用いて交換機に到達する情報を
同期化し、情報の損失を避けるためリンクモジユ
ール中で位相補償回路とスタツフ同期の構成とを
用いることは周知の技術である。それ故、以下に
おいては前記のリンクモジユール、リンク接続装
置、スイツチモジユールが理想的に同期化された
装置を形成するものと仮定する。

時分割多重フオーマツト 既に知られるように時分割多重フオーマツト
は、主として、例えば8KHzのフレーム周波数と、
例えば各群が32個のタイムスロツトを有するｍ個
のタイムスロツト群の如く１フレーム周期当りの
タイムスロツトの数とによつて決定される。各タ
イムスロツトでは単位情報が伝送され、その単位
情報はデイジタル装置において複数個、例えば８
個のビツトから成るデイジタル語で形成されてい
る。１フレーム周期における大部分のタイムスロ
ツトが実際の通信情報に割当てられるが、少数の
タイムスロツト、例えば１つの群の32個のタイム
スロツトのうち２つのタイムスロツトは同期化と
送信（シグナリング）のために残される。本発明
によるIST回路網における同期化では、各フレー
ム周期において１つのタイムスロツトを必要とす
るのではなく、１つのタイムスロツト群内で送信
の必要がないことを示すいわゆるアイドル信号を
同期化信号として用いることを仮定する。従つ
て、前記の少数のタイムスロツトは、32個のタイ
ムスロツトから成る１つのタイムスロツト群の通
信チヤネルに関連するデイジタル信号および信号
メツセージのために用いられ、前記通信チヤネル
は一部はパルスコード変調音声伝送のため、又他
の一部はデータ通信のために用いるようにされ
る。

IST回路網において、並列伝送および直列伝送
の両方を使用することと、32の倍数となる数のタ
イムスロツトをもつた時分割多重フオーマツトで
あつて異なる倍数のもの同士の間でフオーマツト
を変えることは周知である。第１図に示された
IST回路網に関して、リンクLa，Lbについて同
一のフオーマツトと伝送原理を用いるものと仮定
する。周知の並列−直列変換器または直列−並列
変換器がIST回路網のリンクモジユールとスイツ
チモジユールとに含まれてもよく、これらの変換
器は第１図に示されていない。加入者線路又はリ
ンクモジユールのいづれかに配置される必要があ
るＡ−Ｄ変換器又はＤ−Ａ変換器は、本発明の必
須構成要件でないという理由で第１図に示されて
いない。リンクモジユールに含まれるものであつ
て、線路群に含まれる加入者線路の数がリンク接
続のため選択される時分割多重フオーマツト中の
タイムスロツトの数よりも多い場合に必要となる
周知の集線機も図示されていない。

制御装置 第１図に示されるように、各リンクモジユール
は線路副群に割当てられる少なくとも１つの制御
装置CUを包んでいる。各制御装置は、それぞれ
のリンク対La，Ｘ／Lb，Ｘ（Ｘは任意の自然数）
上のタイムスロツトの割当て、例えば前述した32
個のタイムスロツトを有するｍ個のタイムスロツ
ト群の１つを制御し、線路副群の通信情報とこれ
に関連した信号情報とを交換機へ、又は交換機か
ら転送する。第１図では、リンクモジユールLM
２を除いて各リンクモジユールには１つの制御装
置のみが示されている。リンクモジユールLM２
だけはCU２，１〜CU２，ｍ（ｍは２以上の任意
の自然数）のｍ個の制御装置を含んでいるので、
そのため線路群LG２もLSGS２，１からLSG２，
ｍまでのｍ個の線路副群を含む。前記のｍ個の制
御装置は、各々32−タイムスロツト群（32個のタ
イムスロツトを含む１つのタイムスロツト群の意
味）を用いている。すなわち、全体としてリンク
対La，２／Lb，２のすべてのタイムスロツトを
用いている。もし前記の線路副群の１つが30以上
の加入者線路をもつているならば、関連した制御
装置により多くとも30の線路を同時に時分割多重
方式でリンクLa，２に接続できるようにするた
め、リンクモジユールLM２は第１図に図示され
ない集線機を含んでいる。

リンクモジユールに含まれる制御装置はそれ自
身の線路副群内の接続を制御するよう設計されて
いる。リンクモジユールが１つの制御装置だけを
もつている場合には、交換機はこのリンクモジユ
ールに接続されるリンク対上のタイムスロツトの
間で交換をするスイツチモジユールを必ずしもも
つ必要はない。この場合には内部における線路副
群間の接続を行うためにリンクモジユールは内部
スイツチを含むことができる。更にこの線路副群
の加入者線路が各リンクモジユールと別々に接続
されていると仮定するならば、前記内部スイツチ
は空間段を構成する。内部スイツチを有する利点
は、各リンク対上における副群内部通信接続によ
つて通信情報のためのタイムスロツトと信号情報
のためのタイムスロツトを使用しなくてもよいこ
とである。それ故交換容量を増加させることがで
きる。他方、すべての副群の通信情報が、交換機
を介して他のリンクモジユールとの間で交換され
る時分割多重デイジタル情報に交換されるという
理由で、またリンクモジユール内で必要とされる
内部スイツチが一般にスイツチモジユールより簡
単に設計することができないという理由で、もし
交換機がn²個の同一のスイツチモジユールを含む
とするならば、IST回路網の最大の均一性を得る
ことができる。この場合、同一の線路群に属する
線路副群同士の接続、例えばISG２，１とLSG
２，ｍの間の接続は交換機を介してのみ行われ、
このため例えばリンク対La，２／Lb，２を介し
てリンクモジユールLM２に接続されるスイツチ
モジユールSM２／２は、リンクモジユールが１
つ以上の制御装置を含んでいる場合には、常に配
置される必要がある。第１図に示した交換機で
は、スイツチモジユールSM１／１，SMn−１／
ｎ−１，SMn／ｎが除かれているので、リンク
モジユールLM１，LMn−１，LMnは内部スイ
ツチ（不図示）を含んでいるものと仮定される。

リンクモジユールに含まれる制御装置は、それ
自体に所属する一つの線路副群と他の線路副群の
間で外部的接続を行う場合、他の線路副群の制御
装置と共に交換機を制御するように設計されてお
り、この場合には前述した信号情報のための前記
タイムスロツトが用いられる。換言すればIST回
路網全体の制御情報は、分散的に配置された制御
装置に分配されているのである。各スイツチモジ
ユールSMは、時間段TSとシグナリング論理回
路SLとを含み、時間段TSやシグナリング論理回
路SLは完全に受動的な回路で、それら自体判断
処理能力をもつていない。各スイツチモジユール
の入力側は、同期化するためのクロツクCLと送
信機Ｔ１〜Tnの１つとに接続され、またその出
力側は、受信機Ｒ１〜Rnの１つに接続されてい
る。このようにスイツチモジユールには判断処理
を行ういかなる中央制御装置も備えられていな
い。リンクモジユールに設けられた機能分散型の
制御装置は、その判断処理能力を、例えば記憶装
置に記憶されたプログラムより得る。プログラム
で制御される制御装置については、ここでは詳細
に説明しない。外部的な接続が確立される場合、
本発明のIST回路網の制御装置の機能、すなわち
複数の制御装置の間又は１つの制御装置と交換機
の間の各シグナリングは、それ自体公知の計算
機、例えば適当な方法でプログラムされたモトロ
ーラ社のマイクロコンピユータＭ６８００によつ
て行なわれる。

制御装置間のシグナリング作用 ２つの制御装置間の前記シグナリングは、例え
ばCCITT歓告Ｘ−25をもつた信号方式に従つて
符号化されたメツセージを交換することを目的と
するものである。ここでは、本発明を理解するた
めに信号方式の構造を詳細に説明する必要はな
く、デイジタル語よりなるすべての単位メツセー
ジをいつ受信したかを制御装置が知るよう、各単
位メツセージが符号化されていると述べるだけに
とどめる。更に、両方のトラヒツク方向への単位
メツセージの交換によつて、両方の制御装置が、
通信の接続が交換機を介して確立されるべきでは
なく、２つの制御装置間のシグナリング過程の完
了によつて得られたアドレスやタイムスロツトに
よつて確立されるべきか又は解除されるべきかを
知るよう信号方式が形成されている。本発明の
IST回路網では、信号情報のために意図されたタ
イムスロツトの１つの期間中に信号方式のメツセ
ージが送信される。この１つのタイムスロツトは
以下においてタイムスロツト１６と呼ばれる。例
えば制御装置CU２，ｍから制御装置CU１へ一単
位のメツセージを送信するために、スイツチモジ
ユールSM２／１は、制御装置CU２，ｍに割当
てられた32−タイムスロツト群内のタイムスロツ
ト１６から制御装置CU１に割当てられた32−タ
イムスロツト群内のタイムスロツト１６への時間
交換、すなわちいわゆる「16−16交換（16−16接
続ともいう）」を行なわねばならない。上記スイ
ツチモジユールの動作については後で説明され
る。制御装置CU２，ｍは、前記単位メツセージ
の送信を始める前に、例えば制御装置CU２，１
によつて指令されたスイツチモジユールSM２／
１と制御装置CU３，CU４，………，CUn、（ｎ
＞２）の１つによつて指令されるスイツチモジユ
ールSM３／１，SM４／１，………，SMn／１
（ｎ＞２）のどれもが他のメツセージを制御装置
CU１に伝送するための16−16交換を行つていな
いということを知らねばならない。

信頼できるメツセージ通信を行うため、信号情
報のために予定された複数のタイムスロツト中の
第２番目のタイムスロツト（以下においてタイム
スロツト０と呼ばれる）の期間中に、制御装置
CU２，ｍは最初に制御装置CU１にアドレスされ
る呼出信号を送信する。また、制御装置CU１へ
のアドレスは、呼出信号が伝送される唯一のスイ
ツチモジユールSM２／１を定める。制御装置は
複数の呼出信号を一度に１つずつ送信するが、こ
れは制御装置が新しい呼出信号を送信する前に予
定した単位メツセージの伝送を終了していなけれ
ばならないことを意味する（以下、この原則を
「一度に１つ」の規則という）。

また制御装置は、割当てられたタイムスロツト
０の期間中受信した複数の呼出信号のために、そ
の期間中一度に１つずつ複数の応答信号を送信す
るが、これは、他の呼出信号に対する新しい応答
信号を送信する前に、各呼出信号による予定され
た単位メツセージの伝送が終了していなければな
らないことを意味する（この場合も、この原則を
「一度に１つ」の規則という）。上記のシグナリン
グの例では、「一度に１つ」の規則に従つて、制
御装置CU１は制御装置CU２，ｍに対しアドレス
された応答信号を送信する。そして制御装置CU
２，ｍへの上記アドレスは、応答信号が伝送され
る唯一のスイツチモジユールSM１／２を決定す
る。

呼出と応答に関する上記の「一度に１つ」の規
則によつて、以下の確認動作が可能となる。関連
した応答信号を受信するまで呼出信号が連続的に
繰返される。呼出信号が止んだ時、呼出された制
御装置はその応答信号が呼出しを行つていた制御
装置に到着したことを知る。また少なくとも単位
メツセージの第１語が受信されるまで応答信号が
繰返される。応答信号が止んだ時、呼出しを行う
制御装置は前記の16−16交換が確実に作動してい
ることを知る。しかし、どの程度長く呼出信号と
応答信号とが送信されるかについては最大時間が
設けられている。この最大時間が経過しても、応
答信号すなわちメツセージが受信されなかつた場
合には、待ち状態にある制御装置は警報信号を発
生する。

呼出された制御装置、前記の例の場合制御装置
CU１がそのタイムスロツト１６の期間中に単位
メツセージの全部を受信したとき、制御装置CU
１はそのタイムスロツト０の期間中にメツセージ
が正しく受信されたか又は再び送信しなければな
らないかを示す信号を呼出しを行う制御装置に、
上記の例によれば制御装置CU２，ｍに送信する。
「一度に１つ」の規則によつて、呼出しを行う制
御装置は、呼出された制御装置から応答信号が送
信されねばならないことを知つているので、「正
しく受信された」という信号と「再送信」信号と
は、呼出された制御装置のアドレスを含む必要が
ないという共通の性質をもつ変形された応答信号
である。また、前述した確認（acknowledge）
の原理は単位メツセージの伝送を信頼できる方法
で終了するためにも用いられる。呼出された制御
装置は前記の「正しく受信された」という信号を
連続的に繰返す。呼出しを行う制御装置は「正し
く受信された」という信号を呼出された制御装置
に連続的に送信して応答する。呼出された制御装
置が「正しく受信された」という信号を受信した
時、その制御装置は自身の「正しく受信された」
という信号の送信を完了する。一方呼出しを行う
制御装置が「正しく受信された」という信号を受
信しなくなつた時呼出しを行う制御装置はその送
信を完了する。

このシグナリング過程の結果、単一のメツセー
ジが確実に１つのトラヒツク方向に伝送される。
メツセージの交換を行うために他のトラヒツク方
向についても同一の過程が繰返され、この場合に
は２つの制御装置はその役割を交替する。

「一度に１つ」の規則の外に第１優先の規則が
あり、それによれば、ある制御装置が呼出しを行
う制御装置としてメツセージ交換を開始するか又
は継続する前にその制御装置は先ず受信した呼出
信号に応答しなければならない。第１優先の規則
は、応答のない呼出信号が多数蓄積されることを
防止する。呼出信号に関する前記の最大時間の決
定は、同一フレーム周期の間１つの制御装置は
IST回路網中の他のすべての制御装置から呼出さ
れる可能性があるという事実に基づいている。呼
出信号を交換機を介して呼出された制御装置へ伝
送するためには、呼出される制御装置だけでな
く、関連したスイツチモジユールおよびリンク接
続装置で待ち行列の問題が生じる。更に前記タイ
プの応答信号は、ある制御装置にアドレスされた
信号の待ち行列に関与するが、「一度に１つ」の
規則のためにいくつかの呼出信号と共に応答型の
信号は最大で１つである。この待ち行列の問題の
解答を以下に説明する。

今まで説明してきた呼出型の信号又は応答型の
信号を伝送するために占有されておらず、また以
下に述べる確立信号又は解除信号の伝送にも占有
されていないフレーム周期の間、IST回路網のリ
ンク接続装置上のタイムスロツト０（複数個）が
前記のアイドル信号を伝送するために用いられ
る。制御装置と交換機の間のシグナリングは、制
御装置間の前記16−16接続の確立又は解除を目的
とするだけでなく、加入者線路間の通信の接続に
含まれる（m1、t1）−（m2、t2）接続を目的とし
ている。それ故に交換機は、送信制御装置に割当
てられたタイムスロツト１６から受信制御装置に
割当てられたタイムスロツト１６への時間交換を
行なうと共に、32−タイムスロツト群ｍ１に関連
したタイムスロツトｔ１（この間に通信情報が交
換機によつて受信される）から32−タイムスロツ
ト群ｍ２に関連したタイムスロツトｔ２（この間
に交換機がその通信情報を送信する）への時間交
換を行う（これが（m1、t1）−（m2、t2）接続の
意味である。） 交換機の受動的機能の説明より明らかなよう
に、上述の呼出し信号は前記の16−16接続を確立
するために用いられる。（m1、t1）−（m2、t2）
接続を確立するために、制御装置、例えば数n1
が２であるCU２，１が割当てられたタイムスロ
ツト０の間に確立信号を送信し、確立信号は同時
にその制御装置の32−タイムスロツト群ｍ１につ
いてm1＝１を決定する。確立信号は確立コード
と１つの数n2、例えばn2＝２とを含み、問題に
している唯一のスイツチモジユール、例えばスイ
ツチモジユールSM２／２をアドレスする。確立
信号は更に前記のタイムスロツトｔ１とｔ２、お
よび１つの数m2、例えばm2＝２を含み、受信し
ている加入者の線路副群および前記のタイムスロ
ツトｔ２を含む32−タイムスロツト群を示す。こ
の例によれば確立信号は線路副群LSG２，１
（n1＝２、m1＝１）の加入者線路から副群LSG
２，２（n2＝２、m2＝２）の加入者線路への一
方向の通信接続し示している。受信を行うスイツ
チモジユールSM２／２のシグナリング論理回路
は、確立信号を作動信号に変換し、作動信号によ
つてスイツチモジユールSM２／２の時間段は予
定の接続を確立する。確立信号はその数n2のた
めの他のスイツチモジユールの他の時間段に影響
しない。この的確な方法によつて従来の空間段お
よび特殊な空間交換信号を用いることなしに交換
機の空間交換が行なわれる。

（m1、t1）−（m2、t2）接続を解除するため
に、制御装置は割当られたタイムスロツト０の間
に解除コードによつて定められた解除信号を送信
し、解除信号はタイムスロツトｔ１の情報が不必
要であるという点だけが確立信号と異なつてい
る。16−16接続の解除は前記の「正しく受信され
た」という確認信号又はt2＝16を含む解除信号に
よつて交換機に通知される。

制御装置によつて発生させられる前記の信号
は、各信号が信号装置の単位メツセージとして、
前記のn1、n2およびm1、m2のアドレスとタイム
スロツトｔ１，ｔ２のような、コードおよび変数
を包含している。8000人の加入者の線路間で集線
機を必要とせずかつ過多にならず交換を行うた
め、例えば、32個の制御装置よりなるリンクモジ
ユールを８個もつている大きな装置では、各信号
は８ビツトのデジタル語でただ１つに定めること
ができない。IST時分割多重装置では数個の言語
よりなるこのような信号を伝送するために、いわ
ゆるマルチフレーム装置が導入せられ、その装置
では一定数又は変化する数のフレーム周期をもつ
ているマルチフレームが存在する。交換機の作動
方法の説明と関連して前記の周知のマルチフレー
ム技術を必要な程度に引用する。

本発明のIST回路網のスイツチモジユールSM
におけるシグナリング論理回路SLの受動的な動
作方法に関連した原理が以下に説明されている。
シグナリング論理回路は、それ自体のn2のアド
レスと対応した信号コードとだけに反応する受信
装置を含み、スイツチモジユールに到達する信号
を作動信号とスイツチモジユールから送信される
信号とに変換する変換装置を含む。この変換装置
は、呼出し信号を処理し、簡単な第２優先の法則
により、同時に到着しかつ同じ受信制御装置にア
ドレスされた呼出信号の中のどれをこの制御装置
と対応した16−16接続を確立するための作動信号
に変換するか、又はこの制御装置に送られる呼出
信号に変換するか決定する。上述の応答型信号を
処理する変換装置は呼出信号変換装置よりも簡単
に設計される。「一度に１つ」の規則に起因して
受信を行う制御装置は、もし真の応答コードを受
信すればそれで十分であり、他方変換された呼出
信号はどのリンクモジユールのどの制御装置から
呼出がくるかの情報を与えねばならない。応答信
号の処理は何等の優先の規則を必要としない。

受信を行う制御装置、例えばCU２，２は第１
図中に列方向に示されたスイツチモジユールSM
１／２〜SMn／２からの信号を受信し、同時に
その列（n2＝２）のすべてのスイツチモジユー
ルを介して呼出されることができ、また、その列
中のスイツチモジユールの１つを介して応答信号
を受信することができる。もしその受信を行う制
御装置が共通の時分割多重リンクによつてその列
の全部のスイツチモジユールと接続されるなら
ば、この例および第１図のリンクLb，２によれ
ば、マルチフレームはその受信を行う制御装置の
タイムスロツト０に関連して決定されなければな
らない。このマルチフレーム中で例えばその列の
スイツチモジユール、従つて呼出しているリンク
モジユールはn1のフレーム周期と関連して呼出
信号を伝送し、その列中のすべてのスイツチモジ
ユールに共通なフレーム周期と関連して応答型の
信号を伝送する。もし前記の呼出−応答変換装置
を応答信号が呼出信号を抑制するように変更する
ならば、前記の共通フレーム周期は不必要にな
る。従つて各スイツチモジユールはタイムスロツ
ト０の間、応答型信号であれ呼出信号であれただ
１つの信号だけを送信する。もし情報を対応した
リンクモジユールに伝送するために、更に別々の
時分割多重リンク各スイツチモジユールに対して
配置するならば、交換機より出る関連した信号を
形成する前記のマルチフレームを避けることがで
きる。第６図と関連して説明される別個のリンク
によつて変形されたIST回路網においては、前記
の共通リンクLbをもつた第１図に示されたシス
テムよりも短かい最大時間をもつたより速いシグ
ナリング過程が得られる。

クロツクの構成と作用 第２図には上で述べた各々32個のタイムスロツ
トをもつた32のタイムスロツト群より構成される
時分割多重フオーマツトを発生させる交換機の共
通クロツクCLを示す。ｆ＝125μsの長さである１
フレーム周期は32×32のタイムスロツトを含む。
従つて、各タイムスロツトの長さｐは略122nsで
ある。各タイムスロツトは２つの数ｍとｔによつ
てｍ−ｔと表わされ、ここでｍ、ｔはそれぞれ０
ｍ31、０ｔ31の範囲の整数である。タイ
ムスロツト０−０は１フレーム周期の開始を示
し、０−０はタイムスロツト０−１に先行し、先
のフレームの最後のタイムスロツト３１−３１に
続くものである。クロツクCLは周知の方法、例
えばシフトレジスタにより発生される第２図に示
されるような一連のバルス列によつてタイムスロ
ツトを定める。このIST回路網では並列伝送の原
理を用いるのでタイムスロツト内の複数のビツト
において分割がないことを仮定する。クロツク
CLは出力φを有し、この出力φは第２図によれ
ば一連のパルス列を送信し、このパルス列は各タ
イムスロツト内で１つのパルスと１つの時間間隔
より構成される。φパルスは、時間交換に関係し
て後述される書込動作と読取動作との一致を避け
るために必要とされる。クロツクCLは発振器OS
で駆動され、発振器OS基本周波数は2^3+5+5+1KHz
16KHzである。

時間段の構成と作用 第３図には、タイムスロツトについて32×32の
構成を有する前記時分割多重フオーマツト内での
時間交換を行うための周知の時間段を示す。時間
段は原則的に情報記憶装置IMとアドレス記憶装
置AMを含む。情報をとりこむために情報記憶装
置IMの書込み入力端はANDゲートＧ１と32×31
個のANDゲートＧ２とを介してリンクLa，ｎ１
に接続されている。１フレーム分のφのパルスが
発生する間、タイムスロツトｍ−１からｍ−３１
までの間に到着する通信情報およびメツセージ情
報は情報記憶装置IMの関連した場所に書込まれ、
他方タイムスロツトｍ−０の間に到着する信号は
情報記憶装置IM中に記録されない。それ故リン
クLa，ｎ１上を伝送された通信情報およびメツ
セージ情報はそのリンクと接続されたすべてのス
イツチモジユール中に記録される。前記スイツチ
モジユールは第１図で１つの行の形で示されてい
る。アドレス記憶装置AMの読取出力端は32×31
個のANDゲートＧ３を介して時間交換デコーダ
TDECに接続され、記憶された情報をスイツチモ
ジユールから引出されたリンクLb，ｎ１／ｎ２
の方向へ読出すために前記のデコーダは、φの間
隔の間、情報記憶装置をアドレスする。第１図に
よれば、n1およびn2の表示はそれぞれその時間
段に関連した送信装置Tn１および受信装置Rn２
を示す。

第３図において、時間交換デコーダTDECはア
ドレス31−１および０−16をそれぞれタイムスロ
ツト０−３１の間および３１−１６の間において
受信し、他方他のタイムスロツトの間でアドレス
ｍ−０は伝送され、これらは情報記憶装置内で起
きないと仮定する。タイムスロツト３１−１の間
に情報記憶装置中に記録された通信情報Kiはタ
イムスロツト０−３１の間にリンクLb，ｎ１／
ｎ２へ伝送され、タイムスロツト０−１６の間に
記録されたメツセージ情報miがタイムスロツト
３１−１６へ交換される。しかし、情報記憶装置
IM内に記録された残りの情報は外部へのリンク
に伝送されない。アドレス記憶装置AMの書込入
力端は作動デコーダODECとφのパルスの間駆動
されるANDゲートＧ４とを介して時間段の作動
入力端０１と０２に接続される。

シグナリング論理回路内の構成と作用 第４図は受信装置SRU−Ｃ，SRU−Ａおよび
SRU−Ｅを示しており、これらの装置はスイツ
チモジユールSMn１／ｎ２のシグナリング論理
回路中に含まれ、信号レジスタSREGに記録され
た呼出信号、応答信号および確立信号を受信す
る。前述の解除信号および応答信号に対してシグ
ナリング論理回路は受信装置SRU−Ｅおよび
SRU−Ａに対応した別の受信装置を包含してお
り、従つて第４図には示していない。

信号レジスタSREGはタイムスロツトｍ−０の
間ORゲートＧ５およびANDゲートＧ６によつて
リンクLa，ｎ１から送られるアイドル信号、呼
出信号、応答信号、確立信号、解除信号を記録す
る。各呼出信号および応答信号は２つのデジタル
語よりなつており、その第１語はスイツチモジユ
ールSMn１／ｎ２をアドレスするためにそれぞ
れのコードＣ又はＡ以外に数n2を含んでおり、
第２語は上記スイツチモジユールと接続される受
信制御装置の１つをアドレスするために数m2を
含んでいる。確立信号は４つのデジタル語より構
成されており、その第１語はスイツチモジユール
SMn１／ｎ２をアドレスするために確立コード
Ｅ以外に数n2を含んでおり、第２語、第３語お
よび第４語はそれぞれ前に説明したm2、t2、t1
の確立情報を包含している。

Ｃ−n2、Ａ−n2、Ｅ−n2の情報を持続して記
憶するために各信号受信装置はそれぞれコードレ
ジスタCREG，AREG，EREGを有する。更に各
信号受信装置は比較装置CC，AC，ECを有し、
その第１入力端は前記コードレジスタCREG，
AREG，EREGにそれぞれ接続されており、第２
入力端は信号レジスタSREGに接続されている。
各比較装置の出力端は32個のANDゲートＧ７に
接続され、ANDゲートＧ７は第４図によれば
各々のタイムスロツトが０−２０，１−２０，…
……，３１−２０である試験パルスの間に駆動さ
れ、ANDゲートＧ７の出力端は各々クロツクパ
ルス０−０，１−０，………，３１−０によつて
クロツクされるシフトレジスタSHの第１シフト
段に接続されている。信号中の語数に対応してシ
フトレジスタはそれぞれ２つ又は４つのシフト段
を有している。例えば、接続されたANDゲート
Ｇ７がその間駆動される試験パルスの後、他のシ
フト段が第２と第３のＯパルスの間で駆動され
る。シフトレジスタSHの第２、第３、第４のシ
フト段は各々ANDゲートＧ８の第１入力端に接
続され、ANDゲートＧ８の第２入力端は信号レ
ジスタSREGと接続され、第３入力端はそれぞれ
のシフトレジスタに接続されたANDゲートＧ７
と同時に駆動される。ANDゲートＧ８の出力は
受信装置の出力CM2、AM2、EM2、ET2、ET1
を構成し、それらの出力より数m2、t2、t1が伝
送される。応答信号のための受信装置SRV−Ａ
には共通出力AM2を有し、他方呼出信号および
確立信号のための受信装置SRU−ＣおよびSRU
−Ｅには別々の出力CM2とEM2、ET2、ET1と
を有し、それらの各出力は数m1で示された送信
制御装置に割当てられる。確立信号のための受信
装置SRU−Ｅには出力Ｍを有し、この出力Ｍは、
対応した試験パルスの後に生じた第１作動パルス
の間ANDゲートＧ９によつて駆動され、第４図
によれば、対応した各シフトレジスタの第４シフ
ト段の駆動と一致するｍ−30のパルスによつて構
成されている。

スイツチモジユールの信号変換装置 第５図は第１作動レジスタOREG１および
ANDゲートＧ１０よりなる確立信号の変換装置
を示している。第１作動レジスタは受信装置
SRU−Ｅの出力EN2、ET2、ET1と接続される
が、同時に対応した送信制御装置の数m1を持続
して記憶するためにレジスタ部を包含する対応し
た数m1に関連した前記のANDゲートＧ１０の入
力は受信装置SRU−Ｅの出力Ｍと第１作動レジ
スタOREG１とに接続され、出力はm1−t1と作
動情報が第１作動パルスのφパルスの間時間段の
アドレス記憶装置AMの記憶場所に書込まれるよ
う時間段の作動入力01および02に接続され、場所
アドレスはm2−t2作動情報によつて定められる。

第６図は呼出信号および応答信号のための組合
せ変換装置を示す。応答信号のため出力AM2を
介して受信装置SRU−Ａより得られた数m2は応
答デコーダADECと“１”セツト双安定フリツプ
フロツプFFとによつて解読される。“１”セツト
フリツプフロツプは、関連するm2の制御装置が
応答信号を受信し、同じm2に関連するANDゲー
トＧ１１の第１入力を駆動することを指示する。
そして前記ANDゲートＧ１１の第２入力は同じ
m2の時間スロツト０の間駆動され、その第３入
力は応答コードＡを持続して記憶する応答レジス
タREG−Ａと接続される。フリツプフロツプの
“０”セツトは、第６図によれば、10パルスの対
応した数m2に関連するリセツトパルスによつて
行われる。ANDゲートＧ１１の出力端はスイツ
チモジユールより出るリンクLb，ｍ１／ｍ２に
接続される。

出力CM2を介して呼出信号の受信装置SRU−
Ｃより得られた数m2は呼出デコーダCDECによ
り解読され、各数m2は送信制御装置のために数
m1と関連している。呼出デコーダの出力は受信
制御装置のために各々が数m2と関連する優先装
置PC−０〜PD−３１と接続されている。各優先
装置は、第２優先規則に従つて、制御装置の中フ
レーム呼出の間での１つが関連した受信制御装置
であるか選択する。各優先装置には各々数m1と
関連した出力CM1があり、その出力中の最大の
ものはｍ＝31のタイムスロツト群の試験パルスの
後生ずる連続した２つの優先パルスの間で駆動さ
れ、第６図によれば、前記優先パルスは31−30パ
ルスを構成する。出力CM1は各々のANDゲート
Ｇ１２とANDゲートＧ１３に接続される。AND
ゲートＧ１２は駆動された状態でANDゲートＧ
１４を介して外向き呼出信号をスイツチモジユー
ルSMn１／ｎ２から出るリンクLb，ｎ１／ｎ２
に伝送する。呼出コード以外に呼出制御装置の数
m1を含む外向き呼出信号は持続して呼出レジス
ターREG−Ｃ中に記憶される。ANDゲートＧ１
３は駆動された状態でANDゲートＧ１５を介し
てm1−16作動情報を時間段の作動入力01に伝送
する。数m2と関連した各優先装置PDのすべての
出力は更にORゲートＧ１６に接続せられ、OR
ゲートＧ１６の出力はANDゲートＧ１７の第１
入力に接続され、ANDゲートＧ１７は駆動され
た状態でm2−16作動情報を時間段の作動入力02
に伝送する。第２作動レジスタOREG２中に持続
して記憶された作動情報m1−16およびm2−16は
16−16接続を設定するのに用いられる。ANDゲ
ートＧ１２又はANDゲートＧ１３の両入力は同
じ数ｍと関連している。更に各ANDゲートＧ１
７は前記の第２作動レジスタOREG２と接続した
第２入力をもつており、レジスタOREG２は対応
した優先装置の数ｍに対応したｍを記憶する。

ANDゲートＧ１４は対応した受信制御装置の
タイムスロツト０の間開かれる。但しその場合呼
出信号は受信制御装置に伝送すべきであるが応答
信号は伝送すべきでない。もし外部への呼出信号
が受信制御装置に伝送されるならば対応した数
m2に関連したANDゲートＧ１５，Ｇ１７は対応
したタイムスロツト群と関連した第２作動パルス
第６図によればm2−５パルスの間開かれる。

リンクLb，ｎ１／ｎ２はスイツチモジユール
SMn１／ｎ２と数n2で定められたリンクモジユ
ールを別々に接続すると予想されるので、AND
ゲートＧ１１，Ｇ２４は前記のマルチフレームの
形成なしに制御される。別々のリンクLb，ｎ
１／ｎ２のために外部への呼出信号は送信リンク
モジユールと関連した数n1を含む必要はない。

【図面の簡単な説明】

第１図は本発明によるIST回路網の実施例を示
す原理回路図、第２図は同期クロツクの回路図、
第３図はスイツチモジユールの時間段の回路図、
第４図はスイツチモジユールの３つの信号受信装
置の回路図、第５図および第６図はスイツチモジ
ユールの信号変換装置の回路図である。 SM……スイツチモジユール、LM……リンク
モジユール、La，Lb……リンク、Ｔ……送信機、
Ｒ……受信機、SL……シグナリング論理回路、
LG……線路群、CU……制御装置、LSG……線路
副群。

Claims (1)

1. 【特許請求の範囲】 １ 複数の同一スイツチモジユール（SMx／
   ｙ：ｘ、ｙ＝１、２、……、ｎ）から成るデイジ
   タル交換機に接続される複数の線路群を含み、 前記線路群のそれぞれは、各々送信機と受信機
   を有する複数のリンクモジユールと、各々時分割
   多重形式でデイジタルの通信情報と信号情報を前
   記送信機から前記デイジタル交換機へそして前記
   デイジタル交換機から前記受信機へ転送する第１
   リンクと少なくとも第２リンクを有するリンク接
   続装置とを介して、前記デイジタル交換機に接続
   され、 前記デイジタル交換機が、前記リンク接続装置
   によつて転送されるデイジタル情報に関し任意の
   時分割多重チヤネル間で交換するための空間交換
   と時間交換を行うようにした交換・伝送統合回路
   網において、 前記スイツチモジユールのうち第１の群に属す
   る各スイツチモジユール（SMx／ｙ：ｘ≠ｙ）
   は前記リンクモジユールの中の一対のリンクモジ
   ユールと関連し、前記各スイツチモジユールの入
   力端は関連する前記一対のリンクモジユールの一
   方のリンクモジユールの送信機に接続され、前記
   各スイツチモジユールの出力端は関連する前記一
   対のリンクモジユールの他方のリンクモジユール
   の受信機に接続され、 前記第１の群に属する各スイツチモジユール
   は、関連付けられた前記送信機と前記受信機の間
   で交換される通信情報の時間交換を行うための時
   間段を含み、 前記第１の群に属する各スイツチモジユール
   は、関連する前記送信機から受けた信号を、関連
   する時間段を制御する作動信号と関連する前記受
   信機のための信号とに変換するシグナリング論理
   回路を含み、 前記デイジタル交換機では、前記複数のスイツ
   チモジユールのうちの１つのスイツチモジユール
   の入力端と他のスイツチモジユールの出力端との
   間の接続を欠いており、 前記複数のリンクモジユールの各々は、そのリ
   ンクモジユールに関連した線路群内に通信路を形
   成するための、また他の線路群の制御装置と協同
   して前記線路群と前記他の線路群の間の接続の確
   立に関し前記デイジタル交換機を制御するため
   の、制御装置を含むことを特徴とする交換・伝送
   統合回路網。 ２ 特許請求の範囲第１項において、 前記複数のスイツチモジユールのうちの第２の
   群に属する各スイツチモジユール（SMx／ｙ：
   ｘ＝ｙ）は、前記リンクモジユールのうちの１つ
   のリンクモジユールに関連し、前記各スイツチモ
   ジユールの入力端および出力端は前記１つのリン
   クモジユールに関連するリンク接続装置を介して
   それぞれ当該リンクモジユールの送信機および受
   信機に接続され、 前記第２の群に属する各スイツチモジユール
   は、前記第１の群に属する各スイツチモジユール
   に含まれる前記時間段と前記シグナリング回路を
   同様に含み、 前記１つのリンクモジユールに接続される線路
   群は少なくとも１つの線路副群を含み、この線路
   副群は、関連する線路副群内で通信路を形成する
   ための、また他の線路副群の制御装置と協同して
   前記関連する線路副群と前記他の線路副群の間の
   接続の確立に関し前記デイジタル交換機を制御す
   るための前記リンクモジユール内の制御装置に接
   続されることを特徴とする交換・伝送統合回路
   網。