JPS63289853A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63289853A JPS63289853A JP12522287A JP12522287A JPS63289853A JP S63289853 A JPS63289853 A JP S63289853A JP 12522287 A JP12522287 A JP 12522287A JP 12522287 A JP12522287 A JP 12522287A JP S63289853 A JPS63289853 A JP S63289853A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- grooves
- potential
- semiconductor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 229910021332 silicide Inorganic materials 0.000 abstract description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000945 filler Substances 0.000 abstract 4
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- -1 Alternatively Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に溝構造による素子間分
離を有したバイポーラ型半導体装置の基板電位の供給構
造に関する。
離を有したバイポーラ型半導体装置の基板電位の供給構
造に関する。
従来、バイポーラ型の半導体装置では、一般的に基板電
位を与える方法として、最低電位の金属配線、及びＰ＋
型領域を基板に作り、基板に最低電位を供給していた。
位を与える方法として、最低電位の金属配線、及びＰ＋
型領域を基板に作り、基板に最低電位を供給していた。
このことを第２図に従って説明する。半導体基板１にエ
ピタキシャル層６を成長し、溝を形成して酸化膜２を被
膜し、Ｐ“領域４を形成し、素子分離用に酸化膜２及び
溝内部充填材料３を充填して素子分離用溝を形成し、ま
た基板電位供給用にＰ＋型領域７を形成し、このＰ“領
域７の上に金属配線５を形成している。
ピタキシャル層６を成長し、溝を形成して酸化膜２を被
膜し、Ｐ“領域４を形成し、素子分離用に酸化膜２及び
溝内部充填材料３を充填して素子分離用溝を形成し、ま
た基板電位供給用にＰ＋型領域７を形成し、このＰ“領
域７の上に金属配線５を形成している。
上述した従来の基板電位の供給方法では、アルミ等の金
属配線５、及びＰ＋領域を必ず使用するので、半導体基
板１の面積を増大させ、あるいは逆に半導体基板１の面
積に対する制約により十分に基板電位を与えられないた
め寄生素子による電流漏による基板電位の浮上りを生じ
、半導体装置の誤動作を起しやすいという欠点がある。
属配線５、及びＰ＋領域を必ず使用するので、半導体基
板１の面積を増大させ、あるいは逆に半導体基板１の面
積に対する制約により十分に基板電位を与えられないた
め寄生素子による電流漏による基板電位の浮上りを生じ
、半導体装置の誤動作を起しやすいという欠点がある。
本発明の目的は、このような欠点を除き、基板面積の増
大を抑えると共に、基板電位の浮き上りによる誤動作を
なくすようにした半導体装置を提供することにある。
大を抑えると共に、基板電位の浮き上りによる誤動作を
なくすようにした半導体装置を提供することにある。
本発明の構成は、半導体基板上のエピタキシャル層およ
び絶縁膜を形成し、この絶縁膜上から前記基板に達する
溝分離構造を設けた半導体装置において、前記溝底部に
前記基板と導電させる開口を設けてその溝内部に導体ま
たは半導体の充填材料を充填し、この充填材料上に金属
配線を設けることにより、この金属配線から基板に電位
を供給できるようにしたことを特徴とする。
び絶縁膜を形成し、この絶縁膜上から前記基板に達する
溝分離構造を設けた半導体装置において、前記溝底部に
前記基板と導電させる開口を設けてその溝内部に導体ま
たは半導体の充填材料を充填し、この充填材料上に金属
配線を設けることにより、この金属配線から基板に電位
を供給できるようにしたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
Ｐ型半導体基板１にＮ型エピタキシャル層６を成長し、
このエピタキシャル成長済の半導体基板１に溝を形成し
、酸化膜２を被覆する。この溝底部にＰ“領域４を形成
し、溝内に溝充填材料３を充填する。ここで酸化膜２の
低面と上面にそれぞれ基板電位供給用のスルーホールを
開口しておき、このスルーホールの充填材料３上にアル
ミ配線５を形成し、このアルミ配線５から基板１に最低
電位を供給できるようにしておく。
このエピタキシャル成長済の半導体基板１に溝を形成し
、酸化膜２を被覆する。この溝底部にＰ“領域４を形成
し、溝内に溝充填材料３を充填する。ここで酸化膜２の
低面と上面にそれぞれ基板電位供給用のスルーホールを
開口しておき、このスルーホールの充填材料３上にアル
ミ配線５を形成し、このアルミ配線５から基板１に最低
電位を供給できるようにしておく。
なお、溝充填材料３には、Ｐ型ドープドポリシリコン、
あるいはシリサイドが用いられる。
あるいはシリサイドが用いられる。
以上説明したように本発明は、素子絶縁のための溝構造
の充填材料に導電材料或いは半導体材料を用い、かつ溝
構造の低部及び上部にスルーホールを開口して基板電位
を供給できるので、従来の基板電位供給用の金属配線５
及び基板に電位供給するためのＰ＋型領域７を形成する
必要が無くなり、基板の面積の増大を最小におさえ、か
つ素子絶縁のための溝が使用できるなめ、内部素子の真
近で基板電位を十分低インピーダンスで供給出来、寄生
素子による基板電位の上昇を最小におさえ、半導体装置
の誤動作を最小にできるという効果がある。
の充填材料に導電材料或いは半導体材料を用い、かつ溝
構造の低部及び上部にスルーホールを開口して基板電位
を供給できるので、従来の基板電位供給用の金属配線５
及び基板に電位供給するためのＰ＋型領域７を形成する
必要が無くなり、基板の面積の増大を最小におさえ、か
つ素子絶縁のための溝が使用できるなめ、内部素子の真
近で基板電位を十分低インピーダンスで供給出来、寄生
素子による基板電位の上昇を最小におさえ、半導体装置
の誤動作を最小にできるという効果がある。
第１図は本発明の一実施例の基板電位供給部分の縦断面
図、第２図は従来の基板電位供給部の断面図である。 １・・・半導体基板、２・・・酸化膜、３・・・溝内充
填材料、４，７・・・Ｐ＋領域、５・・・金属配線、６
・・・エピタキシャル領域。 兜１ 図
図、第２図は従来の基板電位供給部の断面図である。 １・・・半導体基板、２・・・酸化膜、３・・・溝内充
填材料、４，７・・・Ｐ＋領域、５・・・金属配線、６
・・・エピタキシャル領域。 兜１ 図
Claims (1)
- 半導体基板上のエピタキシャル層および絶縁膜を形成し
、この絶縁膜上から前記基板に達する溝分離構造を設け
た半導体装置において、前記溝底部に前記基板と導電さ
せる開口を設けてその溝内部に導体または半導体の充填
材料を充填し、この充填材料上に金属配線を設けること
により、この金属配線から基板に電位を供給できるよう
にしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12522287A JPS63289853A (ja) | 1987-05-21 | 1987-05-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12522287A JPS63289853A (ja) | 1987-05-21 | 1987-05-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63289853A true JPS63289853A (ja) | 1988-11-28 |
Family
ID=14904865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12522287A Pending JPS63289853A (ja) | 1987-05-21 | 1987-05-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63289853A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04225260A (ja) * | 1990-12-26 | 1992-08-14 | Nec Corp | 半導体装置およびその製造方法 |
| JP2010219540A (ja) * | 2002-07-22 | 2010-09-30 | Infineon Technologies Ag | トレンチ絶縁部を有する半導体素子およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57143843A (en) * | 1981-01-27 | 1982-09-06 | Thomson Csf | Transistor structure and method of producing same |
-
1987
- 1987-05-21 JP JP12522287A patent/JPS63289853A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57143843A (en) * | 1981-01-27 | 1982-09-06 | Thomson Csf | Transistor structure and method of producing same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04225260A (ja) * | 1990-12-26 | 1992-08-14 | Nec Corp | 半導体装置およびその製造方法 |
| JP2010219540A (ja) * | 2002-07-22 | 2010-09-30 | Infineon Technologies Ag | トレンチ絶縁部を有する半導体素子およびその製造方法 |
| US8552524B2 (en) | 2002-07-22 | 2013-10-08 | Infineon Technologies Ag | Semiconductor component with trench insulation and corresponding production method |
| US8691660B2 (en) | 2002-07-22 | 2014-04-08 | Infineon Technologies Ag | Semiconductor component with trench isolation and corresponding production method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4145352B2 (ja) | 直線的に傾斜したフィールド酸化物及び線形なドーピング・プロファイルを有するラテラル薄膜ｓｏｉデバイス | |
| KR20010090598A (ko) | 드레인 확장 영역을 갖는 횡형 박막 실리콘 온절연체(ｓｏｉ) ｐｍｏｓ 디바이스 | |
| JP2001244461A (ja) | 縦型半導体装置 | |
| US20070158726A1 (en) | Semiconductor device and method of manufacturing the same | |
| US5095351A (en) | Semiconductor device having bipolar transistor and method of producing the same | |
| JPH01123476A (ja) | 半導体装置およびその製法 | |
| US6563193B1 (en) | Semiconductor device | |
| KR930024165A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS63289853A (ja) | 半導体装置 | |
| JP2001210656A (ja) | バーティカル電力素子の製造方法 | |
| JP5055722B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2022045135A1 (ja) | 半導体装置 | |
| JP2000138370A (ja) | Ｍｏｓｆｅｔ | |
| JPH05243509A (ja) | 半導体装置 | |
| US5929485A (en) | High voltage insulated gate type bipolar transistor for self-isolated smart power IC | |
| JP2000164855A (ja) | 絶縁ゲート型半導体装置及びその製法 | |
| JPH11233616A (ja) | 半導体装置及びその製造方法 | |
| JPS61265867A (ja) | 半導体装置 | |
| KR100207454B1 (ko) | 반도체 장치의 아이솔레이션 방법 | |
| JPH05283432A (ja) | 縦型電界効果トランジスタおよびその製造方法 | |
| JPH01293661A (ja) | 半導体装置 | |
| JPH04162558A (ja) | 半導体集積回路 | |
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| JPH04304658A (ja) | 高耐圧半導体装置及びその製造方法 | |
| JPS59195876A (ja) | 半導体装置 |