JPS63288517A - 相補形ｍｏｓトランジスタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は貫通電流を減少させるのに有効な二値論理で動
作する相補形ＭＯＳトランジスタ装置に関するものであ
る。

従来の技術 従来、相補形ＭＯＳトランジスタ装置はその低消費電力
であるという特性を用いて様々の電気製品に使用されて
きた。近年、相補形Ｍ、ＯＳトランジスタ装置は、その
出力ドライブ能力を増すために、トランジスタのチャネ
ルの幅を大きくしたものが、利用されるようになってき
た。

第２図に、相補形ＭＯＳトランジスタ装置の従来例を示
す。図中、（１）は電源＋ｖＤＤの電位点であり、（２
）は接地された電位点である。（３）は入力端子Ｖｉの
電位点である。Ｐ形ＭＯＳトランジスタＱ１とＮ形ＭＯ
ＳトランジスタＱ２との各ソースは、それぞれ電位点（
１）、（２）に接続され、トランジスタＱ１．Ｑ２のド
レインは、共通に出力端子Ｖｏの電位点（５）に接続さ
れている。

第２図示の相補形ＭＯ３’ｈランジスタの動作時１１を
第３図に示す。第３図の特性Ａ＋は、トランジスタＱｌ
、Ｑ２からなるインバータの入出力特性である。第３図
で横軸はトランジスタＱ１．Ｑ２の各ゲートに共通に与
えられる入力端子３に与えられる電圧Ｖい縦軸は、出力
端子４にあられれる電位Ｖｏである。Ｐ形ＭＯ３）ラン
ジスタＱ＋のソース、ドレイン間を流れる電流をＩＰ、
Ｎ形ＭＯＳトランジスタＱ２のソース、ドレイン間を流
れる電流をＩＮとすると、第２図に示したＰ形トランジ
スタＱ１、およびＮ形トランジスタＱ２に流れる電流は
、各々、次の式であられされる。

Ｉｐ＝Ｋｐ［Ｖｏｏ−Ｖ；−ＩＶＴＰＩ］２　　・・・
・・（ｌ）ただし　Ｖ　（１＜　Ｖ　＋　　ｌ　Ｖ　Ｔ
　Ｐ　ＩＩＮ＝ＫＮ　（Ｖ；−ＶＴＮ）２　　　　　　
−（２）ただし　ｖＱ＞ｖｉ−ｖｔｌｌ Ｕｐ、ＵＨ：Ｐ形およびＮ形ＭＯＳトランジスタのキャ
リア表面移動度 Ｃｏｘ　　　　：単位面積当りのゲート絶縁膜容量ＷＰ
／ＬＰ、ＷＮ／Ｉ、Ｎ ＝Ｐ形およびＮ形ＭＯＳトランジスタ のチャネル幅と長さの比 Ｖｏｏ　　　　：電源電圧 ＶＴＰ、　ＶＴＮ　：　Ｐ形およびＮ形ＭｏＳトランジ
スタのしきい値電圧 ここでトランジスタＱ１．Ｑ２は電源と接地間に縦列に
接続されているため、トランジスタＱ＋。

Ｑ２を同時に流れる貫通電流Ｉｓは同一値である。

今、最大の貫通電流Ｉ□８を与える入力電圧をＶｐとす
ると、最大の貫通電流Ｉ□８は次の式で与えられる。

１＠１１Ｘ＝ＫＮ　（ＶＰ−ＶＴＮＩ　”＝　Ｋｐ　（
ＶＤｎ　−Ｖｐ　−ｌ　ＶＴＰ　ｌ　’　）２−＝１３
）近年、ファンアウトとドライブ能力を増すために、ト
ランジスタＱｌ、Ｑ２のチャネル幅が大きくなっている
。式（３）よりわかることは、そのために貫通電流Ｉ□
８も大きくなってきている。貫通電流１．。を減少させ
るのに有効な従来技術を第４図に示す。第４図は第２図
の相補形ＭＯＳトランジスタ装置に、トランジスタＱ＋
、Ｑ２がそれぞれ状態遷移するタイミングをずらす動作
をする装置［相］を付加したものである。装置■はＰ形
ＭＯ３トランジスタＱｓ、Ｑｓおよび、Ｎ形ＭＯ３）ラ
ンジスタＱ４．ＱＢから構成されている。第４図でＰ形
ＭＯＳトランジスタＱ＋、Ｑ３．Ｑｓの各ソースは電位
点（１）に接続され、Ｎ形ＭＯＳトランジスタＱ２．　
Ｑ４．　Ｑｌｌの各ソースは接地された電位点■に接続
されている。トランジスタＱｓ＊　Ｑ４．　Ｑｓ。

ＱＢの各ゲートは入力電位０）に接続されており、トラ
ンジスタＱｓ、Ｑ４のドレインは共通してトランジスタ
ＱＩのゲートに接続されている。トランジスタＱｓ、Ｑ
ｓのドレインは共通してトランジスタＱ２のゲートに接
続されている。２第４図に示した各トランジスタのチャ
ネル幅の比は、Ｐ形ＭＯＳトランジスタはＱｌ＞Ｑ３＞
ＱＳ、Ｎ形ＭＯＳトランジスタはＱ２＞ＱＢ＞Ｑ４であ
る。第４図示回路の動作を説明する。

今、電位点（３）にロウ゛Ｌ−からハイ”Ｈ”に遷移す
る入力信号が入った時、トランジスタＱ４．Ｑ６はオフ
からオンに状態反転し、トランジスタＱ　＋　＋Ｑ２の
ゲートにそれぞれ”Ｌ“の信号が伝わるが、チャネル幅
の比がＱＢ＞Ｑ４であるため、トランジスタＱ２のゲー
トに”Ｌ”信号が伝わる速度は、トランジスタＱＩのゲ
ートに“Ｌ”信号が伝わる速度よりも早（なる。そのた
めトランジスタＱ２がオンからオフへ状態遷遷するタイ
ミングの方がトランジスタＱ＋がオフからオンへ状態遷
移するタイミングよりも早くなる。このようにして、ト
ランジスタＱ１．Ｑ２が状態遷移するタイミングをずら
すことで、貫通電流を小さくする事が可能である。次に
、電位点（３）にＨ″から”Ｌｏに遷移する入力信号を
加えた時、トランジスタＱｓ、Ｑｓはオフからオンに状
態遷移し、トランジスタＱｌｌ　Ｑ２のゲートにそれぞ
れＨ”の信号が伝わるが、この時チャネル幅の比がＱ３
＞ＱＳであるため、トランジスタＱ２がオフからオンへ
、状態遷移するタイミングよりもトランジスタＱ＋がオ
ンからオフに状態遷移するタイミングの方が早くなる。

このようにして、トランジスタＱｌ、Ｑ２がそれぞれ状
態遷移するタイミングをずらすことにより、貫通電流を
小さくすることが可能である。

このように、第４図の従来技術では、トランジスタＱ１
．Ｑ２が、同時に状態反転する時間を少なくする、もし
くは無くすることにより、大きなチャネル幅を持つトラ
ンジスタＱ１．Ｑ２の貫通電流を減少させることが可能
である。

発明が解決しようとする問題点 しかしながら第４図の構成では、出力状態が遷移する瞬
間に、トランジスタＱ１．Ｑ２が同時オフまたは同時オ
フに近い状態があり、この時、出力電位点（４）の電位
が不定になるという欠点を有していた。このために第４
図に示した回路の貫通電流を減少させる従来技術は二値
論理動作には適さないものであった。

本発明は上記の従来技術の問題点を解決するもので、第
４図示回路中のトランジスタＱｌ、Ｑ２が瞬時的に同時
オフしている状態にも、出力電位点（４）を不定としな
い相補形ＭＯ３トランジスタ装置を提供することを目的
とする。

問題点を解決するための手段 この目的を達成するために本発明の相補形ＭＯＳトラン
ジスタ装置は、相互間に電位差を持った第１の電位点（
１）と第２の電位点（２）、上記の電位点（１）にソー
スが接続されたＰ形ＭＯＳトランジスタＱ＋。

Ｑｌ、上記の電位点（２）にソースを接続したＮ形ＭＯ
ＳトランジスタＱ２．　ＱＢ、上記のトランジスタＱ＋
、Ｑａのゲートに共通に接続された入力電位点（６）、
上記のトランジスタＱ２．Ｑ７のゲートに接続された入
力電位点（５）、上記のトランジスタＱ＋。

Ｑ２．　Ｑｌ、　Ｑｌｌのドレインが共通して接続した
出力電位点（４）の構成をそなえたものである。

作用 この発明は上記した°構成により、第４図に示した従来
技術のトランジスタＱｌ、Ｑ２が同時にオフしている瞬
間にあっても出力端の電位を不定とせず、その電位を、
出力電位の遷移する方向と同じ方向に一時的に誘導し、
二値論理動作を補助することを実現することが可能であ
る。

実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。第１図は本発明の相補形ＭＯＳトランジスタ
装置の実施例である。

第１図において、（１）は＋ｖＤＤの電位点、Ｃ）は接
地点に接続された電位点である。Ｑｌ、Ｑｓ、Ｑｓ＋Ｑ
７はＰ形ＭＯＳトランジスタを示し、Ｑ２．　Ｑ４゜Ｑ
ｅ、ＱａはＮ形ＭＯＳ）ランジスタを示す。上記トラン
ジスタＱｌ、Ｑ３．Ｑａ、Ｑｌのソースは電位点（１）
に接続されており、トランジスタＱ２．　Ｑ４゜ＱＧ、
ＱＢのソースは電位点（２）に接続されている。

トランジスタＱ３．Ｑ４のドレインは共通してトランジ
スタＱ＋、Ｑａのゲートに接続されており、トランジス
タＱｓ、Ｑｓのドレインは共通してトランジスタＱ２．
Ｑ７のゲートに接続されている。トランジスタＱｌ、　
Ｑ２．　Ｑｌ、　Ｑｌｌのドレインは共通して出力電位
点（７１）に接続されており、入力電位点（３）は、共
通してトランジスタＱ３．Ｑ４．Ｑ６．Ｑｅのゲートに
接続されている。ここでＰ形ＭＯＳトランジスタのチャ
ネル幅の比はＱｌ＞Ｑ３＞ＱＳ＞ＱｌでありＮ形ＭＯＳ
トランジスタのチャネル幅の比は、Ｑ２＞Ｑｓ＞Ｑ４＞
ＱＢである。

以上のように構成された相補形ＭＯＳトランジスタ装置
について、以下にその動作を説明する。

まず、初期状態に入力電位点（３）に“Ｌ”が入力され
ている時、トランジスタＱ２．Ｑ３．Ｑｓ、Ｑｓはオン
であり、トランジスタＱ＋、Ｑ＜、ＱＢ、Ｑｌはオフで
ある。今、電位点（３）に”ＬｏからＨ”へ遷移する入
力信号が入った時、トランジスタＱ４．ＱＢがオン動作
し、゛Ｌ−信号がトランジスタＱｌ、　Ｑ２゜Ｑｌ、Ｑ
Ｂに伝達されるが、トランジスタＱ６のチャネル幅が大
きいため、トランジスタＱ２の方がトランジスタＱ＋よ
りも早くオフとなり、この瞬間、トランジスタＱ１．　
Ｑｌｊとも同時にオフの状態になる。しかし、この瞬間
には既に、小さいチャネル幅を有するトランジスタＱ７
はオンしているため、出力電位点（４）を不定とせず、
（１）の電位に向って引き上げる動作をする。

次に、初期状態に電位点（３）に“Ｈ”が入力されてい
る時、トランジスタＱｌｌ　Ｑ４．ＱＢ、Ｑｌはオンで
あり、トランジスタＱ２．Ｑ３．Ｑ５．Ｑ８はオフであ
る。今、電位点（３）に“ＨｏからＬ”に遷移する入力
信号が入ったとき、トランジスタＱｉ　ＱＳがオン動作
し、“Ｈ”の信号がトランジスタＱ＋、Ｑ２゜Ｑｌ、Ｑ
Ｂに伝達されるが、トランジスタＱ３のチャネル幅がト
ランジスタＱ５のそれよりも大きいため、トランジスタ
ＱＩがオフするタイミングの方が、トランジスタＱ２が
オンするタイミングより早い。この結果、トランジスタ
Ｑｔ、Ｑ２が同時にオフする状態になる。しかし、この
瞬間には既に、小さいチャネル幅を持つトランジスタＱ
８は、オンしているため、出力電位点（４）を不定とせ
ず、電位点（２）の接地電位に向けて引き下げる動作を
する。ここでトランジスタＱ？、Ｑ８はチャネル幅が十
分に小さく、流れる電流は無視できる大きさであるため
第１図の装置（２０）を流れる貫通電流は無視できる大
きさである。

以上のように本実施例によれば、出力電位点の電位を定
めるためにトランジスタＱ７．Ｑ８からなる装置（２０
）を設けたことでトランジスタＱｌ、　Ｑ２が同時にオ
フした瞬間にも出力電位を不定とせず、トランジスタＱ
ｌｌ　Ｑ２の状態遷移と同じ方向に出力電位を変化させ
ることが可能となっている。

発明の効果 以上のように本発明はトランジスタＱ！１　Ｑ４゜Ｑｓ
、Ｑｓを設けたことで、トランジスタＱ１．　Ｑ２の遷
移状態の貫通電流を太き（減少させ、しかもトランジス
タＱ７．ＱＢを設けたことで、トランジスタＱ１．Ｑ２
が同時にオフしている瞬間も出力電位を不定にせず、ト
ランジスタＱ１．Ｑ２の状態遷移と同じ方向に出力電位
を変化させることができる優れた相補形ＭＯＳトランジ
スタ装置を実現できるものである。

【図面の簡単な説明】

Ｑ＋、ＱＳ、ＱＳ、Ｑ７・・・・・・Ｐ形ＭＯＳトラン
ジスタ、Ｑ２．　Ｑ４．　Ｑｓ、　Ｑｓ・・・・・・Ｎ
形ＭＯＳトランジスタ、１〜５６・・・・・・各電位点
。 代理人の氏名　弁理士　中尾敏男　はか１名第１図 第２図　　　　第３図 第４図 Ｏ

Claims (1)

【特許請求の範囲】
1. 相互間に電位差をもった第１の電位点と第２の電位点と
   の間に、第１のＰ形ＭＯＳトランジスタと第１のＮ形Ｍ
   ＯＳトランジスタとでなる第１の相補対および第２のＰ
   形ＭＯＳトランジスタと第２のＮ形ＭＯＳトランジスタ
   とでなる第２の相補対を互いに並列接続し、前記第１お
   よび第２の相補対は、互いに反対導電形ＭＯＳトランジ
   スタの各ゲート電極を共通接続して、第１、第２の入力
   とし、互いの中間接続点を共通接続して出力となしたこ
   とを特徴とする相補形ＭＯＳトランジスタ装置。