JPS63287281A - 画像符号化伝送方式 - Google Patents
画像符号化伝送方式Info
- Publication number
- JPS63287281A JPS63287281A JP62123420A JP12342087A JPS63287281A JP S63287281 A JPS63287281 A JP S63287281A JP 62123420 A JP62123420 A JP 62123420A JP 12342087 A JP12342087 A JP 12342087A JP S63287281 A JPS63287281 A JP S63287281A
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- bit
- picture
- signal
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 32
- 230000015654 memory Effects 0.000 claims abstract description 50
- 238000006243 chemical reaction Methods 0.000 claims abstract description 6
- 238000005070 sampling Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 230000008054 signal transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明はディジタル画像信号の伝送方式に関するもの
である。
である。
[従来の技術]
第2図は従来の画像符号化伝送方式の構成を示すブロッ
ク図であって、図において(1)は画像を伝送するアナ
ログビデオ信号の入力端子、(2)はアナログ/ディジ
タル変換回路(以下A / Dと略記する)、(3)は
伝送路符号化回路、(4)は出力端子、(5)は伝送路
、(6)は入力端子、(7)は伝送路復号化回路、(8
)はディジタル/アナログ変換回路(以下D/Aと略記
する)、くっ)はアナログビデオ信号の出力端子である
。
ク図であって、図において(1)は画像を伝送するアナ
ログビデオ信号の入力端子、(2)はアナログ/ディジ
タル変換回路(以下A / Dと略記する)、(3)は
伝送路符号化回路、(4)は出力端子、(5)は伝送路
、(6)は入力端子、(7)は伝送路復号化回路、(8
)はディジタル/アナログ変換回路(以下D/Aと略記
する)、くっ)はアナログビデオ信号の出力端子である
。
次に動作について説明する。アナログビデオ信号はA、
/D(2)によって所定のサンプリング周期でサンプリ
ング点ごとに複数ビットのディジタル信号に変換され、
伝送路符号化回路(3)によって例えば同期信号などが
付加されてPCM信号となり、伝送路(5)に送出され
る。
/D(2)によって所定のサンプリング周期でサンプリ
ング点ごとに複数ビットのディジタル信号に変換され、
伝送路符号化回路(3)によって例えば同期信号などが
付加されてPCM信号となり、伝送路(5)に送出され
る。
受信部の動作は、入力端子(6)から入力されるPCM
信号を伝送路復号化回路(7)によってもとのディジタ
ル信号に復号し、D/A(8)によってアナログビデオ
信号に変換して端子(9)から出力する。
信号を伝送路復号化回路(7)によってもとのディジタ
ル信号に復号し、D/A(8)によってアナログビデオ
信号に変換して端子(9)から出力する。
第4図は第2図の装置における各ビットの送出順を示す
説明図であって、1画素のデータが8ビツトで表わされ
図面の立方形の高さの方向へMSBからLSBの順に配
列されており、図に示すX方向が主走査方向、Y方向が
副走査方向である場合の例を示す。また伝送路(5)上
は信号はビットシリアルの形で伝送されるとする。矩形
の中の小区画に付記した数字が送出順を示す。
説明図であって、1画素のデータが8ビツトで表わされ
図面の立方形の高さの方向へMSBからLSBの順に配
列されており、図に示すX方向が主走査方向、Y方向が
副走査方向である場合の例を示す。また伝送路(5)上
は信号はビットシリアルの形で伝送されるとする。矩形
の中の小区画に付記した数字が送出順を示す。
[発明が解決しようとする問題点]
従来の方式では画像符号データを以上のようにし7て送
出したので、一画面のデータを伝送し終わるまでは受信
部側において画面を再生することが出来ず、一画面のデ
ータを全部伝送するには時間がかかるという問題点があ
った。
出したので、一画面のデータを伝送し終わるまでは受信
部側において画面を再生することが出来ず、一画面のデ
ータを全部伝送するには時間がかかるという問題点があ
った。
この発明は従来のものにおける上述の問題点を解決する
ためになされたもので、受信部側において画像の概略の
情報を早く知ることが出来、かつ画像の階調を容易に制
御する事ができる画像符号化伝送方式を得ることを目的
としている。
ためになされたもので、受信部側において画像の概略の
情報を早く知ることが出来、かつ画像の階調を容易に制
御する事ができる画像符号化伝送方式を得ることを目的
としている。
[問題点を解決するための手段]
この発明の画像符号化伝送方式では、送信部に送信部フ
レームメモリを一画素を表す複数ビットの各桁のビット
ごとに設け、各画素のデータの各ビットを当該ビットの
桁に対応する送信部フレームメモリ内の当該画素の画面
上の位置に対応するアドレス位置へ書き込み、最上位の
ビットに対応する送信部フレームメモリのデータから順
次読み出して送出した。また受信部側では各送信部フレ
ームメモリに対応して各受信部フレームメモリを設け、
受信したデータを送信部フレームメモリに対応する受信
部フレームメモリ内の対応するアドレス位置に書き込み
、受信部フレームメモリを読み出す時は全部の受信部フ
レームメモリから同一画素に属する全ビットを同時に読
み出してD/A変換して出力した。書き込み未済の受信
部フレームメモリからは論理「0」の信号が読みだされ
るが、このような信号は低位のビットであるので画像信
号の概略の状態を知るためにはこれでよい場合が多い。
レームメモリを一画素を表す複数ビットの各桁のビット
ごとに設け、各画素のデータの各ビットを当該ビットの
桁に対応する送信部フレームメモリ内の当該画素の画面
上の位置に対応するアドレス位置へ書き込み、最上位の
ビットに対応する送信部フレームメモリのデータから順
次読み出して送出した。また受信部側では各送信部フレ
ームメモリに対応して各受信部フレームメモリを設け、
受信したデータを送信部フレームメモリに対応する受信
部フレームメモリ内の対応するアドレス位置に書き込み
、受信部フレームメモリを読み出す時は全部の受信部フ
レームメモリから同一画素に属する全ビットを同時に読
み出してD/A変換して出力した。書き込み未済の受信
部フレームメモリからは論理「0」の信号が読みだされ
るが、このような信号は低位のビットであるので画像信
号の概略の状態を知るためにはこれでよい場合が多い。
し作用コ
受信部フレームメモリのMSB用のものだけが書き込ま
れていてその他は書き込み未済であった場合でもMSB
に対応するアナログ値をスレッシュホールドとする2値
信号によって画像が表示されるので画像信号の概略を知
ることが出来る。
れていてその他は書き込み未済であった場合でもMSB
に対応するアナログ値をスレッシュホールドとする2値
信号によって画像が表示されるので画像信号の概略を知
ることが出来る。
[実施例コ
以下、この発明の実施例を図面を用いて説明する。第1
図はこの発明の一実施例を示すブロック図であって、図
において第2図と同一符号は同一または相当部分を示し
、(10(0))、・・・(10(n−1))はそれぞ
れ送信部フレームメモリで括弧内の数字は記憶されるビ
ットの桁を示し、(0)はLSBを、(n−1)はMS
Bを表す。(11)、(12)はそれぞれセレクタ、(
13(0))、・・・(13(n−1))はそれぞれ受
信部フレームメモリで送信部フレームメモリと同じく括
弧内の数字は記憶されるビットの桁を表す。(14)は
ラッチである。
図はこの発明の一実施例を示すブロック図であって、図
において第2図と同一符号は同一または相当部分を示し
、(10(0))、・・・(10(n−1))はそれぞ
れ送信部フレームメモリで括弧内の数字は記憶されるビ
ットの桁を示し、(0)はLSBを、(n−1)はMS
Bを表す。(11)、(12)はそれぞれセレクタ、(
13(0))、・・・(13(n−1))はそれぞれ受
信部フレームメモリで送信部フレームメモリと同じく括
弧内の数字は記憶されるビットの桁を表す。(14)は
ラッチである。
次にこの発明の装置の動作について説明する。
第3図はこの発明の装置において画像信号の各ビットの
送出順を示す図であるが、図の高さ方向の各段がそれぞ
れ送信部フレームメモリの記憶領域を表していると見る
ことができる。すなわち最上段がMSBを格納するメモ
リ(10’(n−1)>に、最下段がLSBを格納する
メモリ(10(0))に相当する。
送出順を示す図であるが、図の高さ方向の各段がそれぞ
れ送信部フレームメモリの記憶領域を表していると見る
ことができる。すなわち最上段がMSBを格納するメモ
リ(10’(n−1)>に、最下段がLSBを格納する
メモリ(10(0))に相当する。
A/D(2)の出力であるnビットのディジタル信号は
1ビツトずつに分解されて各ビットがそれぞれ対応する
送信部フレームメモリに書き込まれる。各ビットのメモ
リ内のアドレス位置は当該ビットが表している画素の表
示画面内の位置に対応して定められる。セレクタ(11
)は最初にメモリ(10(n−1))の内容を送出する
。第3図の小区画内の数字は当該ビットの送出順を示す
。
1ビツトずつに分解されて各ビットがそれぞれ対応する
送信部フレームメモリに書き込まれる。各ビットのメモ
リ内のアドレス位置は当該ビットが表している画素の表
示画面内の位置に対応して定められる。セレクタ(11
)は最初にメモリ(10(n−1))の内容を送出する
。第3図の小区画内の数字は当該ビットの送出順を示す
。
ただしX方向にm個の画素が配列されているβ・11を
示す。各送信部フレームメモリの切り換えはセレクタ(
11)により行われる。メモリ(10(n−1))の内
容を全部送出してしまうと次はメモリ(10(n−2)
)の内容の送出を始めろ9伝送路符号化回路(3)、伝
送路く5)、伝送路復号化回路(7)の動作は従来のも
のと同じである。セレクタ(12)はセレクタ(10)
と同期して動作し、伝送路復号化回路(7)の出力をそ
れぞれ対応する受信部フレームメモリに書き込む。
示す。各送信部フレームメモリの切り換えはセレクタ(
11)により行われる。メモリ(10(n−1))の内
容を全部送出してしまうと次はメモリ(10(n−2)
)の内容の送出を始めろ9伝送路符号化回路(3)、伝
送路く5)、伝送路復号化回路(7)の動作は従来のも
のと同じである。セレクタ(12)はセレクタ(10)
と同期して動作し、伝送路復号化回路(7)の出力をそ
れぞれ対応する受信部フレームメモリに書き込む。
ラッチ(14)には各受信部フレームメモリからそれぞ
れ同一アドレス位置のビットが順次読み出されD/A(
8)によってアナログ信号に変換されて端子(9)に出
力される。
れ同一アドレス位置のビットが順次読み出されD/A(
8)によってアナログ信号に変換されて端子(9)に出
力される。
伝送路(5)における信号伝送速度は伝送路(5)の特
性によって限定されるが、送信部フレームメモリへの書
き込み、受信部フレームメモリからの読み出しは充分に
高速にすることが出来るので画像の伝送速度は伝送路に
よってだけ制限されるが、第1図に示す装置ではMSB
に対応する送信部フレームメモリ(10(n−1>jの
内容の伝送が終わった時点で全受信部フレームメモリの
内容をラッチ(14)に読み出して当該画像の概略の状
態を表示することが出来る。受信部フレームメモリの内
容は初期化の時点でリセッ)−しておくので書き込み未
済のメモリからは「0」が出力され画像の概略の状態を
知るのに支障を与えることはない。
性によって限定されるが、送信部フレームメモリへの書
き込み、受信部フレームメモリからの読み出しは充分に
高速にすることが出来るので画像の伝送速度は伝送路に
よってだけ制限されるが、第1図に示す装置ではMSB
に対応する送信部フレームメモリ(10(n−1>jの
内容の伝送が終わった時点で全受信部フレームメモリの
内容をラッチ(14)に読み出して当該画像の概略の状
態を表示することが出来る。受信部フレームメモリの内
容は初期化の時点でリセッ)−しておくので書き込み未
済のメモリからは「0」が出力され画像の概略の状態を
知るのに支障を与えることはない。
また、セレクタ(11)、(12)の切り換えを任意の
上位ビットに限定することによって、画像の画質及び階
調等の制御を簡単に行うことができる9 第5図は送信部フレームメモリ、受信部フレームメモリ
、及びラッチ(14)の動作を示す動作タイムチャート
である。第5図において第1図と同一符号は同一メモリ
を示す。なお、第1図に示す実施例では各桁のビットご
とに送信部フレームメモリ及び受信部フレームメモリを
設けこれをセレクタによって切り換えたが一つの送信メ
モリと一つの受信メモリとを設は書き込みアドレスと読
み出しアドレスの切り換えによって同様な動作を実行す
ることが出来る。また送信メモリと受信メモリとをそれ
ぞれ1対設けて上記1対の内の片方に書き込み中は、他
方を読み出すようにする事が出来る。
上位ビットに限定することによって、画像の画質及び階
調等の制御を簡単に行うことができる9 第5図は送信部フレームメモリ、受信部フレームメモリ
、及びラッチ(14)の動作を示す動作タイムチャート
である。第5図において第1図と同一符号は同一メモリ
を示す。なお、第1図に示す実施例では各桁のビットご
とに送信部フレームメモリ及び受信部フレームメモリを
設けこれをセレクタによって切り換えたが一つの送信メ
モリと一つの受信メモリとを設は書き込みアドレスと読
み出しアドレスの切り換えによって同様な動作を実行す
ることが出来る。また送信メモリと受信メモリとをそれ
ぞれ1対設けて上記1対の内の片方に書き込み中は、他
方を読み出すようにする事が出来る。
[発明の効果コ
以上のようにこの発明によれば、画像信号を構成する多
ビットのディジタル信号のうち最上位のビットだけの伝
送を終われば画像を表示することが出来るようにしたの
で、画像の表示が早くなり待時間を少なくすることが出
来る。また任意数の上位ビットだけを伝送する場合の制
御が簡単になるという効果がある。
ビットのディジタル信号のうち最上位のビットだけの伝
送を終われば画像を表示することが出来るようにしたの
で、画像の表示が早くなり待時間を少なくすることが出
来る。また任意数の上位ビットだけを伝送する場合の制
御が簡単になるという効果がある。
第1図はこの発明の一実施例を示すブロック図、第2図
は従来の方式を示すブロック図、第3図は第1図に示す
装置における伝送順序を示す説明図、第4図は第2図に
示す装置における伝送順序を示す説明図、第5図は第1
図の装置の各部の動作を示す動作タイムチャート。 (2)はA/D、く3)は伝送路符号化回路、(7)は
伝送路復号化回路、(8)はD/A、(10(n−1)
) ・−・(10(0))は送信部フレームメモリ、(
13(n−1))・・・(13(0))は受信部フレー
ムメモリ。 なお、図中同一符号は同一または相当部分を示す。
は従来の方式を示すブロック図、第3図は第1図に示す
装置における伝送順序を示す説明図、第4図は第2図に
示す装置における伝送順序を示す説明図、第5図は第1
図の装置の各部の動作を示す動作タイムチャート。 (2)はA/D、く3)は伝送路符号化回路、(7)は
伝送路復号化回路、(8)はD/A、(10(n−1)
) ・−・(10(0))は送信部フレームメモリ、(
13(n−1))・・・(13(0))は受信部フレー
ムメモリ。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 画像を表わすアナログビデオ信号を所定のサンプリング
速度でサンプリング点ごとに複数ビットのディジタル信
号に変換するアナログ/ディジタル変換回路、 上記ディジタル信号の各桁のビットに対してそれぞれ設
けられ、画像信号の1フレーム内における各画素の位置
に対応するサンプル点における当該ビットの論理を当該
画素の位置に対応するアドレス位置に記憶する各送信部
フレームメモリ、この各送信部フレームメモリを上位ビ
ットのフレームメモリから順に1フレーム分ずつ読み出
して伝送する手段、 各送信部フレームメモリに対応して受信部側にそれぞれ
設けられる各受信部フレームメモリ、初期化の段階で全
ての受信部フレームメモリの内容をリセットする手段、 各送信部フレームメモリから読み出して伝送されたデー
タを受信部側においてそれぞれ対応する受信部フレーム
メモリの対応するアドレス位置へ書き込む手段、 各受信部フレームメモリの同一アドレス位置のビットを
ラッチを介してディジタル/アナログ変換回路に同時に
入力し(書き込み未済の受信部フレームメモリからは論
理「0」が入力される)、アナログ信号に変換する手段
、 を備えた画像符号化伝送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62123420A JPS63287281A (ja) | 1987-05-20 | 1987-05-20 | 画像符号化伝送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62123420A JPS63287281A (ja) | 1987-05-20 | 1987-05-20 | 画像符号化伝送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63287281A true JPS63287281A (ja) | 1988-11-24 |
Family
ID=14860112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62123420A Pending JPS63287281A (ja) | 1987-05-20 | 1987-05-20 | 画像符号化伝送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63287281A (ja) |
-
1987
- 1987-05-20 JP JP62123420A patent/JPS63287281A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4517606A (en) | Apparatus for processing video signals | |
US4454546A (en) | Band compression device for shaded image | |
US5461680A (en) | Method and apparatus for converting image data between bit-plane and multi-bit pixel data formats | |
JPS5937774A (ja) | 画像信号の符号化方法および装置 | |
JPS59163959A (ja) | 中間調画像変換方式 | |
JPS59178077A (ja) | 2値画像のデ−タ圧縮方法 | |
JP3092382B2 (ja) | 信号処理装置 | |
JPS63287281A (ja) | 画像符号化伝送方式 | |
JPS6073575A (ja) | デ−タ表示装置 | |
JPS646592B2 (ja) | ||
JP2634793B2 (ja) | カラー画像信号の符号化装置 | |
JPS6147466B2 (ja) | ||
JPS586345B2 (ja) | フクゴウカソウチ | |
JPS5821985A (ja) | 画像情報の伝送表示方式 | |
JPS6329472B2 (ja) | ||
JP2005522758A (ja) | データ処理システム | |
JPS6248938B2 (ja) | ||
JPH0413882Y2 (ja) | ||
JPS5825769A (ja) | 画像信号処理装置 | |
GB2269507A (en) | Coding a video signal to facilitate aspect ratio conversion | |
JPH0116071B2 (ja) | ||
JPS583373A (ja) | 画像処理装置 | |
JPS61270980A (ja) | テレビジヨン受信機のプリンタ装置 | |
JPS58182366A (ja) | 画像の拡大,または縮小回路 | |
JPH0556404A (ja) | デジタル映像信号のパラレルシリアル変換回路 |