JPS63287035A - 多層配線をもつ半導体集積回路装置 - Google Patents
多層配線をもつ半導体集積回路装置Info
- Publication number
- JPS63287035A JPS63287035A JP12466287A JP12466287A JPS63287035A JP S63287035 A JPS63287035 A JP S63287035A JP 12466287 A JP12466287 A JP 12466287A JP 12466287 A JP12466287 A JP 12466287A JP S63287035 A JPS63287035 A JP S63287035A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- interlayer insulating
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims abstract description 72
- 239000011229 interlayer Substances 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000001020 plasma etching Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 2
- 229910052593 corundum Inorganic materials 0.000 abstract 2
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は多層配線をもつ半導体集積回路装置に関するも
のである。
のである。
(従来の技術)
半導体集積回路装置では、例えばシリコン基板などの半
導体基板にトランジスタなどの素子を形成し、それらの
素子の間及び素子と外部とを接続するためにアルミニウ
ムなどの金属層によって配線を形成する。 ゛ 集積度が高くなって1つの半導体基板に多数の素子が形
成されるようになると、配線は一層だけでは済まず、多
層に形成されるようになる。多層配線は下層配線と上層
配線の間に層間絶縁膜を介在させて配線間を絶縁すると
ともに、必要な部分には層間絶縁膜にスルーホールを設
けてそのスルーホールの開口部を経て下層配線と上層配
線とを接続するようにしている。
導体基板にトランジスタなどの素子を形成し、それらの
素子の間及び素子と外部とを接続するためにアルミニウ
ムなどの金属層によって配線を形成する。 ゛ 集積度が高くなって1つの半導体基板に多数の素子が形
成されるようになると、配線は一層だけでは済まず、多
層に形成されるようになる。多層配線は下層配線と上層
配線の間に層間絶縁膜を介在させて配線間を絶縁すると
ともに、必要な部分には層間絶縁膜にスルーホールを設
けてそのスルーホールの開口部を経て下層配線と上層配
線とを接続するようにしている。
第6図に従来の多層配線における下層配線パターンを示
し、第8図にそのA−A線位置での断面図を示す。
し、第8図にそのA−A線位置での断面図を示す。
2は例えばアルミニウム届にてなる配線であり、半導体
基板にトランジスタなどの素子が形成された下地12上
に形成されている。配線2上には層間絶縁膜6が形成さ
れ1層間絶縁膜6にはスルーホール8があけられて上層
配線10と下層配線2とがスルーホール8を経て接続さ
れる。
基板にトランジスタなどの素子が形成された下地12上
に形成されている。配線2上には層間絶縁膜6が形成さ
れ1層間絶縁膜6にはスルーホール8があけられて上層
配線10と下層配線2とがスルーホール8を経て接続さ
れる。
下層配線2と上層配線10が接続される部分、すなわち
スルーホール8が設けられる部分では、スルーホール8
の開口幅よりも大きいランド部3が形成されている。ラ
ンド部3は配線2の幅よりも広く設定されている。
スルーホール8が設けられる部分では、スルーホール8
の開口幅よりも大きいランド部3が形成されている。ラ
ンド部3は配線2の幅よりも広く設定されている。
このようにランド部3が設けられるのは、スルーホール
8と下層配線2との重ね合わせのずれを見込んで余裕を
与えるためである。第10図に示されるように、もしラ
ンド部3を設けなかった場合。
8と下層配線2との重ね合わせのずれを見込んで余裕を
与えるためである。第10図に示されるように、もしラ
ンド部3を設けなかった場合。
重ね合わせのずれが発生すると開口部8が配線2から食
み出して下地12までエツチングする。12bは下地1
2がエツチングされた部分である。
み出して下地12までエツチングする。12bは下地1
2がエツチングされた部分である。
これにより、上層の配線lOと下地12の配線や素子と
が短絡したり、電流がリークする原因となる。
が短絡したり、電流がリークする原因となる。
ランド部3を設けると、高密度化を図る上で妨げになる
。
。
(目的)
本発明は半導体集積回路装置の多層配線の集積度を上げ
ることを目的とするものである。
ることを目的とするものである。
(構成)
本発明では、多層配線の下層配線を被う層間絶縁膜の下
部に耐エツチング性の絶縁膜又は前記下層配線下部の絶
縁膜より厚い絶縁膜を形成し、かつ、前記下層配線が上
層配線に接続される部分にはその下層配線よりも広い幅
のランド部が設けられていない。
部に耐エツチング性の絶縁膜又は前記下層配線下部の絶
縁膜より厚い絶縁膜を形成し、かつ、前記下層配線が上
層配線に接続される部分にはその下層配線よりも広い幅
のランド部が設けられていない。
以下、実施例について具体的に説明する。
第1図(E)は一実施例を表わす。なお図において、同
一の部分には同一の符号を付す。
一の部分には同一の符号を付す。
下地12上にアルミニウム配線2が形成されており、配
線2よりも薄い酸化アルミニウムの絶縁膜16が配線2
の外側に形成されている。配線2及び酸化アルミニウム
絶縁膜16上に設けられた層間絶縁膜6のスルーホール
14を経て、上層配線10と下層配線2が接続されてい
る。
線2よりも薄い酸化アルミニウムの絶縁膜16が配線2
の外側に形成されている。配線2及び酸化アルミニウム
絶縁膜16上に設けられた層間絶縁膜6のスルーホール
14を経て、上層配線10と下層配線2が接続されてい
る。
次に、本実施例の製造方法を説明する。
従来の半導体集積回路装置の製造プロセスに従って下地
12を形成し、スルーホールの形成まで行なう。その上
に下層配線メタル層を形成し、レジストのパターンを形
成する。そして、そのレジストをマスクにして第1図(
A)示されるように下層配線メタル層をエツチングし、
下層配線2とその外側に約1000A程度のアルミニウ
ム膜2aが残るようにする。その後、レジスト18を残
した状態で酸素イオンを全面にイオン注入する。イオン
注入条件は、加速電圧が例えば50KeV、ドーズ量が
例えば5X10”7cm”である。
12を形成し、スルーホールの形成まで行なう。その上
に下層配線メタル層を形成し、レジストのパターンを形
成する。そして、そのレジストをマスクにして第1図(
A)示されるように下層配線メタル層をエツチングし、
下層配線2とその外側に約1000A程度のアルミニウ
ム膜2aが残るようにする。その後、レジスト18を残
した状態で酸素イオンを全面にイオン注入する。イオン
注入条件は、加速電圧が例えば50KeV、ドーズ量が
例えば5X10”7cm”である。
同図(B)に示されるようにレジスト18を除去する。
そして300〜500℃の熱処理を行なって注入した酸
素を活性化し、アルミニウム膜2aを酸化アルミニウム
膜16にする。なお、この熱処理工程は省略することが
できる。すなわち、後の工程で層間絶縁膜を形成する際
に熱処理が施こされるので1層間絶縁膜形成用の熱処理
で代用することができるからである。
素を活性化し、アルミニウム膜2aを酸化アルミニウム
膜16にする。なお、この熱処理工程は省略することが
できる。すなわち、後の工程で層間絶縁膜を形成する際
に熱処理が施こされるので1層間絶縁膜形成用の熱処理
で代用することができるからである。
同図(C)に示されるように、全面に例えば5iOzの
層間絶縁膜6を堆積し、その上にレジスト20を塗布し
、レジスト20にはスルーホールを形成するためのパタ
ーン化を施す。このときのスルーホールの開口幅は下層
配線12の配線幅よりも大きくてもよい。
層間絶縁膜6を堆積し、その上にレジスト20を塗布し
、レジスト20にはスルーホールを形成するためのパタ
ーン化を施す。このときのスルーホールの開口幅は下層
配線12の配線幅よりも大きくてもよい。
次に、同図(D)に示されるように、レジスト20をマ
スクにして層間絶縁膜6をエツチングし、スルーホール
14を形成する0層間絶縁膜6のエツチングには、例え
ばフッ素系のガスを用いたプラズマエツチングを使用す
る。このエツチング工程はオーバエツチングになっても
よい、フッ素系のプラズマエツチングではアルミニウム
と酸化アルミニウムはエツチングされないので、エツチ
ングが酸化アルミニウム膜16で停止し、下地12まで
エツチングが及ぶことがない。
スクにして層間絶縁膜6をエツチングし、スルーホール
14を形成する0層間絶縁膜6のエツチングには、例え
ばフッ素系のガスを用いたプラズマエツチングを使用す
る。このエツチング工程はオーバエツチングになっても
よい、フッ素系のプラズマエツチングではアルミニウム
と酸化アルミニウムはエツチングされないので、エツチ
ングが酸化アルミニウム膜16で停止し、下地12まで
エツチングが及ぶことがない。
その後、通常の配線工程によって上層の配線10を形成
すると、同図(E)に示される実施例が得られる。
すると、同図(E)に示される実施例が得られる。
この実施例では二層配線が示されているが、三層、四層
などの多層配線を形成するには、更に上記の同図(A)
〜(E)で示される工程を繰り返せばよい。
などの多層配線を形成するには、更に上記の同図(A)
〜(E)で示される工程を繰り返せばよい。
第2図(E)は第2の実施例を表わす。
第1図(E)の実施例と比較すると、下層配線2の側壁
にも酸化アルミニウムの絶縁膜が形成されている点で相
違する。
にも酸化アルミニウムの絶縁膜が形成されている点で相
違する。
第2図(A)〜(E)により本実施例の製造方法を説明
する。
する。
従来の半導体集積回路装置の製造工程に従って下地12
を形成し、スルーホールの形成まで行なう。下地12上
に第2図(A)に示されるように下層配線層を形成して
フォトリソグラフィ・エツチングによって配線2を形成
する。配線2の形成に用いたフォトレジスト18を残し
たままで、スパッタリング法によって再度アルミニウム
膜22を形成する。アルミニウム膜L!2の厚さは約1
00OAである。
を形成し、スルーホールの形成まで行なう。下地12上
に第2図(A)に示されるように下層配線層を形成して
フォトリソグラフィ・エツチングによって配線2を形成
する。配線2の形成に用いたフォトレジスト18を残し
たままで、スパッタリング法によって再度アルミニウム
膜22を形成する。アルミニウム膜L!2の厚さは約1
00OAである。
そして、全面に酸素イオンをイオン注入する。
イオン注入条件は、加速電圧が例えば50KeV、ドー
ズ量が5X10”/cm”である。
ズ量が5X10”/cm”である。
同図(B)に示されるように、レジスト18を除去する
。このリフトオフによってレジスト18上のアルミニウ
ム膜も除去される。
。このリフトオフによってレジスト18上のアルミニウ
ム膜も除去される。
次に、300〜500℃の熱処理を行なって注入した酸
素を活性化し、アルミニウム膜22を酸化アルミニウム
膜16aに変える。なお、この熱処理工程は第1図の実
施例と同様に後の層間絶縁膜形成時の熱処理で代用する
ようにしてもよい。
素を活性化し、アルミニウム膜22を酸化アルミニウム
膜16aに変える。なお、この熱処理工程は第1図の実
施例と同様に後の層間絶縁膜形成時の熱処理で代用する
ようにしてもよい。
同図(C)に示されるように、層間絶縁膜6を堆積し、
フォトレジスト20を塗布して第1図の実施例と同様に
スルーホール形成用のパターン化を行なう、この場合も
スルーホール開口幅は下層配線2の幅よりも大きくても
よい。
フォトレジスト20を塗布して第1図の実施例と同様に
スルーホール形成用のパターン化を行なう、この場合も
スルーホール開口幅は下層配線2の幅よりも大きくても
よい。
同図(D)に示されるように、エツチングによって層間
絶縁膜6にスルーホール14を形成する。
絶縁膜6にスルーホール14を形成する。
この場合もエツチングは例えばフッ素系のプラズマエツ
チングで行なう。このエツチングはオーバエツチングに
なっても酸化アルミニウム膜16aがストッパとして働
き、下地12までエツチングされることはない。
チングで行なう。このエツチングはオーバエツチングに
なっても酸化アルミニウム膜16aがストッパとして働
き、下地12までエツチングされることはない。
この後、同図(E)に示されるように、通常の工程によ
り上層配線工0を形成する。
り上層配線工0を形成する。
さらに多層配線とすることができることも第1図の実施
例と同様である。
例と同様である。
第3図(C)は第3の実施例を表わす。
下地の最上層がBPSG膜24膜島4、BPSG膜24
上24上配線2が形成されており、下層配線2よりも幅
の広いスルーホール16が層間絶縁膜6に形成され、上
層の配線10がそのスルーホール14を介して下層配線
2と接続されている。
上24上配線2が形成されており、下層配線2よりも幅
の広いスルーホール16が層間絶縁膜6に形成され、上
層の配線10がそのスルーホール14を介して下層配線
2と接続されている。
本実施例の製造方法を第3図(A)〜(C)により説明
する。
する。
BPSG膜24上24上配線2を形成し、下層配線2を
被って層間絶縁膜6を形成する0層間絶縁膜6としては
SiO2膜を使用する。
被って層間絶縁膜6を形成する0層間絶縁膜6としては
SiO2膜を使用する。
層間絶縁膜6上にフォトレジスト20を塗布し、フォト
レジスト20にスルーホール形成用のパターンを形成す
る。このスルーホール開口幅は配線2の幅よりも大きく
てもよい。
レジスト20にスルーホール形成用のパターンを形成す
る。このスルーホール開口幅は配線2の幅よりも大きく
てもよい。
次に、同図(B)に示されるように、フォトレジスト2
0をマスクにしてウェットエツチングを行なう、エツチ
ング液はSiO2に対するエッチレートが大きく、BP
SGに対するエッチレートが小さいもの、例えばHFや
BHFなどのフッ酸系のエツチング液を選ぶ、これによ
り、オーバエツチングを行なってもエツチングがBPS
G膜24膜島4り、それより下の下地がエツチングされ
ることはない。
0をマスクにしてウェットエツチングを行なう、エツチ
ング液はSiO2に対するエッチレートが大きく、BP
SGに対するエッチレートが小さいもの、例えばHFや
BHFなどのフッ酸系のエツチング液を選ぶ、これによ
り、オーバエツチングを行なってもエツチングがBPS
G膜24膜島4り、それより下の下地がエツチングされ
ることはない。
その後は同図(C)に示されるように、通常の工程に従
って上層配線10を形成する。 ゛本実施例で
も以上の工程を繰り返せばさらに多層の配線を形成する
ことができる。
って上層配線10を形成する。 ゛本実施例で
も以上の工程を繰り返せばさらに多層の配線を形成する
ことができる。
第4図(F)は第4の実施例を表わす。
トランジスタなどの素子が形成されたシリコン基板25
上に層間絶縁膜26が形成されて下地12を構成してい
る。下地12上には下層配線2が形成され、下層配線2
とシリコン基板25の素子とがスルーホールを介して接
続している。
上に層間絶縁膜26が形成されて下地12を構成してい
る。下地12上には下層配線2が形成され、下層配線2
とシリコン基板25の素子とがスルーホールを介して接
続している。
配線2の外側には約1000人程度のSiCにてなる絶
縁膜28が形成されており、配線2及び5iC4@縁膜
28上に形成された層間絶縁膜6にはスルーホール14
が形成され、上層配線10がスルーホール14を介して
下層配線2と接続されている。
縁膜28が形成されており、配線2及び5iC4@縁膜
28上に形成された層間絶縁膜6にはスルーホール14
が形成され、上層配線10がスルーホール14を介して
下層配線2と接続されている。
第4図(A)〜同図(F)によって本実施例の製造方法
を説明する。
を説明する。
従来の製造工程によって層間絶縁膜26にスルーホール
を設ける段階まで形成し、下層電極膜を形成して、同図
(A)に示されるように、フォトレジスト18をマスク
にしてエツチングを行ない、配線2を形成する。
を設ける段階まで形成し、下層電極膜を形成して、同図
(A)に示されるように、フォトレジスト18をマスク
にしてエツチングを行ない、配線2を形成する。
次に、同図(B)に示されるように、フォトレジスト1
8を残した状態で全面にSiC膜28をスパッタリング
法により約100OAの厚さに形成する。
8を残した状態で全面にSiC膜28をスパッタリング
法により約100OAの厚さに形成する。
次に、同図(C)に示されるように、−シスト18を除
去すると、レジス118上のSiC膜はリフトオフによ
って除去され、SiC膜28は層間絶縁膜26上にだけ
残る。
去すると、レジス118上のSiC膜はリフトオフによ
って除去され、SiC膜28は層間絶縁膜26上にだけ
残る。
次に、同図(D)に示されるように、CVD法によって
層間絶縁膜6を形成し、上記の実施例と同様にしてスル
ーホールを形成するためのフォトレジスト20を形成す
る。この場合もスルーホール用の開口の幅は下層配線2
の幅よりも大きくてもよい。
層間絶縁膜6を形成し、上記の実施例と同様にしてスル
ーホールを形成するためのフォトレジスト20を形成す
る。この場合もスルーホール用の開口の幅は下層配線2
の幅よりも大きくてもよい。
次に、同図(E)に示されるように、レジスト20をマ
スクにして、CF 4ガスを用いたプラズマエツチング
により層間絶縁膜6をエツチングしてスルーホール14
を形成する。同図(E)はスルーホール14の形成後、
レジスト20を除去した状態を表わしている。
スクにして、CF 4ガスを用いたプラズマエツチング
により層間絶縁膜6をエツチングしてスルーホール14
を形成する。同図(E)はスルーホール14の形成後、
レジスト20を除去した状態を表わしている。
このドライエツチング工程では、SiC膜28はCF
4でエツチングされないので、下部の層間絶縁膜26が
エツチングされることがない。
4でエツチングされないので、下部の層間絶縁膜26が
エツチングされることがない。
その後、通常の工程に従って同図(F)に示されるよう
に上層配線10を形成する。上層配線lOと下層配線2
はスルーホール14を介して接続される。
に上層配線10を形成する。上層配線lOと下層配線2
はスルーホール14を介して接続される。
本実施例でもさらに多層の配線を形成する場合には、同
図(A)から同図(F)までの工程を繰り返せばよい。
図(A)から同図(F)までの工程を繰り返せばよい。
なお、本実施例では層間絶縁膜26上にSiC膜28が
残るが、SiC膜28は絶縁物であり、何ら問題はなく
、むしろ耐湿性があるので信頼性が向上する。
残るが、SiC膜28は絶縁物であり、何ら問題はなく
、むしろ耐湿性があるので信頼性が向上する。
第5図(E)は第5の実施例を表わす。
下地上層の層間絶縁膜12aは通常の層間絶縁膜より厚
く形成され、その凹部に下層配線2が形成されている。
く形成され、その凹部に下層配線2が形成されている。
層間絶縁膜12a上にはSOG膜3膜製0して層間絶縁
膜6が形成され、層間絶縁膜6に設けられた下層配線2
より幅の広い開口のスルーホール14を介して、下層配
線2と上層配線10が接続されている。
膜6が形成され、層間絶縁膜6に設けられた下層配線2
より幅の広い開口のスルーホール14を介して、下層配
線2と上層配線10が接続されている。
第5図(A)〜同図(E)により本実施例の製造方法を
説明する。
説明する。
同図(A)に示されるように、半導体集積回路装置の通
常の製造プロセスに従って下地のスルーホールの形成ま
で行なう、ただし、通常の層間絶縁膜の膜厚は7000
〜10000人程度であるが、この場合は下地の上層に
ある層間絶縁膜12aは通常の層間絶縁膜の膜厚よりも
下層配線2の膜厚分の5000〜10000人程度を厚
く堆積しておく、シたがって、層間絶縁膜12aの厚さ
は12000〜20000人とする。
常の製造プロセスに従って下地のスルーホールの形成ま
で行なう、ただし、通常の層間絶縁膜の膜厚は7000
〜10000人程度であるが、この場合は下地の上層に
ある層間絶縁膜12aは通常の層間絶縁膜の膜厚よりも
下層配線2の膜厚分の5000〜10000人程度を厚
く堆積しておく、シたがって、層間絶縁膜12aの厚さ
は12000〜20000人とする。
そして、下層配線2を形成する凹部32を形成するため
のフォトレジスト34を形成する。
のフォトレジスト34を形成する。
レジスト34をマスクにして層間絶縁膜12aをエツチ
ングする。このエツチングは下層配線2の膜厚分だけ行
なう、これによって、同図(B)に示されるように、層
間絶縁膜12aに凹部32が形成される。
ングする。このエツチングは下層配線2の膜厚分だけ行
なう、これによって、同図(B)に示されるように、層
間絶縁膜12aに凹部32が形成される。
レジスト34を除去した後、下層配線2を形成するため
の配線金属層を形成し、フォトリソグラフィ工程とエツ
チングによってその金属層をパターン化して配線2を形
成する。
の配線金属層を形成し、フォトリソグラフィ工程とエツ
チングによってその金属層をパターン化して配線2を形
成する。
次に、同図(C)に示されるように、SOG膜3膜製0
布して表面を平坦化し、300〜500℃でベーキング
を行なう。
布して表面を平坦化し、300〜500℃でベーキング
を行なう。
その後、層間絶縁膜6を堆積し、その上にスルーホール
を形成するためのフォトレジスト2oを形成する。
を形成するためのフォトレジスト2oを形成する。
このときもスルーホールの開口部は下層配線2の配線幅
よりも大きくてもよい。
よりも大きくてもよい。
同図(D)に示されるように、715間絶縁膜6をエツ
チングし、スルーホール14を形成した後。
チングし、スルーホール14を形成した後。
レジスト20を除去する。このエツチングではある程度
のオーバエツチングを行なっても下層の層間絶縁膜12
aが厚く形成されているので、その層間絶縁膜12aよ
りも下側の活性領域(層間絶縁膜12aよりも下側の下
層配線を含む)までエラタングされることはない。
のオーバエツチングを行なっても下層の層間絶縁膜12
aが厚く形成されているので、その層間絶縁膜12aよ
りも下側の活性領域(層間絶縁膜12aよりも下側の下
層配線を含む)までエラタングされることはない。
同図(E)に示されるように1通常の工程によって上層
配線10を形成する。
配線10を形成する。
本実施例でもさらに多層の配線を形成する場合には、層
間絶縁膜6を厚く形成しておき、上層配線lOが層間絶
縁膜6の凹部に形成されるようにし、同図(i)から同
図(E)の工程を繰り返せばよい。
間絶縁膜6を厚く形成しておき、上層配線lOが層間絶
縁膜6の凹部に形成されるようにし、同図(i)から同
図(E)の工程を繰り返せばよい。
本実施例では下層配線2が層間絶縁膜12aに埋め込ま
れた形になるため、第9図に示されるように上層配線1
0に下層配線2の段差が呪われることがなく、層間絶縁
膜6の表面を平坦化できる利点がある。
れた形になるため、第9図に示されるように上層配線1
0に下層配線2の段差が呪われることがなく、層間絶縁
膜6の表面を平坦化できる利点がある。
また、第8図の従来のものと比較すると、第9図に示さ
れるように、スルーホール14の開口部を大きくするこ
とができるので、記号すで示されるようにスルーホール
エツジでの上層配線10のカバレッジが良好になり、第
8図の記号aで示される部分と比べて断線などの問題が
少なくなる。
れるように、スルーホール14の開口部を大きくするこ
とができるので、記号すで示されるようにスルーホール
エツジでの上層配線10のカバレッジが良好になり、第
8図の記号aで示される部分と比べて断線などの問題が
少なくなる。
(効果)
本発明により形成される下層パターン2とスルーホール
14を第7図に示す、これを従来の第6図のものと比較
すると、スルーホール14を下層配線2の配線幅よりも
広くしてもオーバエツチングによる問題が生じないので
、下層配線2にランド部(第6図の記号3)を設ける必
要がなくなり、その分だけ配線2の間隔を狭くすること
ができ、配線の高密度化を図る上で有利になる。
14を第7図に示す、これを従来の第6図のものと比較
すると、スルーホール14を下層配線2の配線幅よりも
広くしてもオーバエツチングによる問題が生じないので
、下層配線2にランド部(第6図の記号3)を設ける必
要がなくなり、その分だけ配線2の間隔を狭くすること
ができ、配線の高密度化を図る上で有利になる。
第1図(A)から同図(E)は第1の実施例を製造方法
とともに示す断面図、第2図(A)から同図(E)は第
2の実施例を製造方法とともに示す断面図、第3図(A
)から同図(C)は第3の実施例を製造方法とともに示
す断面図、第4図(A)から同図(F)は第4の実施例
を製造方法とともに示す断面図、第5図(A)から同図
(E)は第5の実施例を製造方法とともに示す断面図、
第6図は従来の下層配線とスルーホールの関係を示す平
面図、第7図は本発明による下層配線とスルーホールの
関係を示す平面図、第8図は第6図のA−A線位置での
断面図、第9図は第5図の実施例の断面図、第10図は
従来の多層配線でランド部を設けなかった場合の問題点
を示す断面図である。 2・・・・・・下層配線。 6・・・・・・層間絶縁膜、 10・・・・・・上層配線、 12a・・・・・・厚い層間酸化膜、 14・・・・・・スルーホール、 16.16a・・・・・・酸化アルミニウム膜、24・
・・・・・BPSG膜、 28・・・・・・SiC膜。
とともに示す断面図、第2図(A)から同図(E)は第
2の実施例を製造方法とともに示す断面図、第3図(A
)から同図(C)は第3の実施例を製造方法とともに示
す断面図、第4図(A)から同図(F)は第4の実施例
を製造方法とともに示す断面図、第5図(A)から同図
(E)は第5の実施例を製造方法とともに示す断面図、
第6図は従来の下層配線とスルーホールの関係を示す平
面図、第7図は本発明による下層配線とスルーホールの
関係を示す平面図、第8図は第6図のA−A線位置での
断面図、第9図は第5図の実施例の断面図、第10図は
従来の多層配線でランド部を設けなかった場合の問題点
を示す断面図である。 2・・・・・・下層配線。 6・・・・・・層間絶縁膜、 10・・・・・・上層配線、 12a・・・・・・厚い層間酸化膜、 14・・・・・・スルーホール、 16.16a・・・・・・酸化アルミニウム膜、24・
・・・・・BPSG膜、 28・・・・・・SiC膜。
Claims (1)
- (1)素子が形成された下地上に多層配線が形成された
半導体集積回路装置において、前記多層配線の下層配線
を被う層間絶縁膜の下部に耐エッチング性の絶縁膜又は
前記下層配線下部の絶縁膜より厚い絶縁膜が形成されて
おり、かつ、前記下層配線が上層配線に接続される部分
にはその下層配線よりも広い幅のランド部が設けられて
いないことを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12466287A JPS63287035A (ja) | 1987-05-19 | 1987-05-19 | 多層配線をもつ半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12466287A JPS63287035A (ja) | 1987-05-19 | 1987-05-19 | 多層配線をもつ半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63287035A true JPS63287035A (ja) | 1988-11-24 |
Family
ID=14890949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12466287A Pending JPS63287035A (ja) | 1987-05-19 | 1987-05-19 | 多層配線をもつ半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63287035A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012080124A (ja) * | 2005-06-28 | 2012-04-19 | Semiconductor Energy Lab Co Ltd | 電子機器 |
-
1987
- 1987-05-19 JP JP12466287A patent/JPS63287035A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012080124A (ja) * | 2005-06-28 | 2012-04-19 | Semiconductor Energy Lab Co Ltd | 電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0613470A (ja) | 半導体装置およびその製造方法 | |
JPH0774250A (ja) | コンタクトホール形成方法 | |
US4728627A (en) | Method of making multilayered interconnects using hillock studs formed by sintering | |
JPH07122638A (ja) | 半導体装置の製造方法 | |
JPH098039A (ja) | 埋め込み配線の形成方法及び埋め込み配線 | |
JPH10135331A (ja) | 半導体装置のコンタクトホール形成方法 | |
JP2000195950A (ja) | 半導体装置及びその製造方法 | |
KR19980033871A (ko) | 반도체 장치의 제조 방법 | |
JPS63287035A (ja) | 多層配線をもつ半導体集積回路装置 | |
JP2515408B2 (ja) | バイポ−ラ型半導体装置 | |
JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
JPH07235594A (ja) | 半導体装置の製造方法 | |
JPS62137853A (ja) | 多層配線の形成方法 | |
KR20010109369A (ko) | 반도체 장치의 자기 정렬 콘택홀 형성 방법 | |
JPS6230494B2 (ja) | ||
JPH11214678A (ja) | 半導体装置およびその製造方法 | |
KR100436063B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
JP3112036B2 (ja) | 半導体装置の製造方法 | |
JP2828089B2 (ja) | 半導体装置の製造方法 | |
JP2950620B2 (ja) | 半導体装置 | |
KR960006703B1 (ko) | 반도체 소자의 배선 제조방법 | |
JPH09115888A (ja) | 半導体装置の製造方法 | |
JPH01289142A (ja) | 垂直配線構造 | |
JPH0936222A (ja) | 半導体装置及びその製造方法 | |
JP2874070B2 (ja) | 半導体装置の製造方法 |