JPS63286060A

JPS63286060A - 受光素子アレイヘッド

Info

Publication number: JPS63286060A
Application number: JP62120123A
Authority: JP
Inventors: Naohiro Watanabe; 尚洋渡辺; Shunji Sakai; 俊二坂井; Toru Kitagawa; 亨北川; Kunikazu Suzuki; 邦和鈴木
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1987-05-19
Filing date: 1987-05-19
Publication date: 1988-11-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、受光素子アレイヘッドに係り、特に、原稿の
文字及び図形等の画像を等倍で読み取る、高解像度読取
用の密着イメージセンサに関するものである。

（従来の技術）従来、受光素子アレイチップを基板上に一直線状にマウ
ントする場合には、隣合う受光素子アレイチップの端面
を突き合わせることになる。ところが、通常は、受光素
子アレイチップが形成されるウェハがグイシングされる
ときには、第４図に示すように、ウェハｄは、カッタｅ
によって切断される。即ち、第４図（ａ）に示すように
、ウェハｄは切り込まれていき、第４図（ｂ）に示すよ
うに、切断されると、第４図（ｃ）に示すように、切れ
はしｒが残った状態で切り離される。

実際には、カッタの形状、回転数、冷却液などの条件に
より、その端面ば第６図及び第７図に示すような複雑な
形状になる。

以下、従来の受光素子アレイヘッドについて、図を用い
て説明する。

第５図は従来の受光素子アレイヘッドの部分斜視図であ
る。

この図において、８１及び８１や、は複数個の画素】が
主走査方向７に直線状に正規ピッチで配列された受光素
子アレイチップである。この受光素子アレイチ、ツブ８
．及び８１．ｌは、例えば、アルミナセラミックを素材
とした基板３上に主走査方向７に複数個配列し、載置さ
れている。４は複数個の画素１からの出力信号及び外部
回路（図示なし）からの駆動信号の伝達に用いられ、受
光素子アレイチップ８．及び８１．１の受光面に設けら
れた端子である。５は外部回路の端子であり、基板３上
に設けられており、６は受光素子アレイチップ８１及び
８１．、の受光面に設けられた端子４と外部回路の端子
５とを接続するワイヤである。

第６図は第５図に示す受光素子アレイヘッドの部分平面
図であり、第５図の第ａ番目の受光素子アレイチップ８
．とａ＋１番目の受光素子アレイチップ８□１の継ぎ目
部分を示している。

第７図は第６図に示す受光素子アレイヘッドの側面図で
ある。

第６図及び第７図において、受光素子アレイチップの受
光面１１と受光素子アレイチップの一端面、つまり、第
ａ番目の受光素子アレイチップ８．の端面１２及び第３
＋１番目の受光素子アレイチップ８、の端面１３とのな
す、それぞれの角度θ、及びθ４は９０°になるように
設定されるものであった。

（発明が解決しようとする問題点）しかしながら、上記の受光素子アレイヘッドの実際の製
造においては、受光素子アレイチップの端面の切断時に
生じる凹凸、或いは切断線の位置の誤差等により、上記
の受光面と端面とのなす角度が精密に９０＠に定まらず
、最大で５″位傾いてしまうのが現状があった。このた
、めに、θ、及びθ４が９０’よりも小さい場合、第６
図に示すように、第ａ番目の受光素子アレイチップ８．
の最終の画素１．と第ａ＋１番目の受光素子アレイチッ
プ８□１の最初の画素１い、との間のとッチＰ！は、受
光素子アレイチップ８．及び８１．Ｉ内における画素の
正規のピッチよりも大きくなっていた。

この現状は避は難いことである。この受光素子アレイチ
ップを一直線状に複数個配列した場合、個々の受光素子
アレイチップの継ぎ目において、画素を形成できない非
有効領域が大きくなり、高解像度読取用として用いられ
る受光素子アレイヘッドにとっては、この非有効領域の
大きさが画素の正規ピッチの大きさに対して無視できな
（なり、読み落としとなってしまうという問題点がある
。

本発明は、以上述べた問題点を除去し、個々の受光素子
アレイチップの継ぎ目にまたがる画素のピッチと受光素
子アレイチップ内の画素の正規ピッチとの差、所謂非有
効領域がもたらす、読み落としをなくし、読取画像の品
質劣化のない十分な実用性を持つ受光素子アレイヘッド
を捉供することを目的とする。

（問題点を解決するための手段）本発明は、上記問題点を解決するために、受光素子アレ
イチップの受光面と、その受光素子アレイチップの主走
査方向の端面とのなす角度を受光素子アレイチップの製
造時、９０°以上、望ましくは９５″に設定して、構成
された受光素子アレイチップを主走査方向に基板上に複
数個配列して載置するようにしたものである。

（作用）本発明によれば、上記したように、受光素子アレイチッ
プはその画素が主走査方向に一直線状に正規ピッチで配
列された受光面と、その主走査方向の端面とのなす角度
を９０°以上になるよう構成し、基板上に複数個配列す
る際、個々の受光素子アレイチップにまたがる画素のピ
ッチと受光素子アレイチップ内における正規ピッチとが
等しくなるように、主走査方向に一直線状に配列して載
置する。従って、個々の受光素子アレイチップの継ぎ目
における非有効領域がなくなり、高密度実装され、しか
も高品質の読取画像を得ることができる。

（実施例）以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は本発明の一実施例を示す受光素子アレイヘッド
の部分斜視図である。

この図において、２２．及び２２□、は複数個の画素２
１が主走査方向２７に直線状に正規ピッチで配列された
ＣＯＤ素子からなる受光素子アレイチップである。受光
素子アレイチンブ２２．及び２２１．１は一列になるよ
うに、アルミナセラミックを素材とした基板２３上に主
走査方向２７に複数個配列されている。２４は複数個の
画素２１からの出力信号及び外部回路（図示なし）から
の駆動信号の伝達に用いられ、受光素子アレイチップ２
２．及び２２□１の受光面に設けられた端子である。２
５は外部回路の端子であり、基板２３上に設けられてお
り、２６は受光素子アレイチップ２２．及び２２．、ｌ
　の受光面に設けられた端子２４と外部回路の端子２５
とを接続するワイヤである。

第２図は第１図に示す受光素子アレイヘッドの部分平面
図であり、受光素子アレイヘッドの第ａ番目の受光素子
アレイチップ２２．と第ａ＋１番目の受光素子アレイチ
ップ２２□ヨの継ぎ目部分を示している。また、第３図
は第２図に示す受光素子アレイヘッドの側面図である。

第２図及び第３図において、受光素子アレイチンブの受
光面３１と第ａ番目の受光素子アレイチップ２２．の端
面３２及び第ａ＋１番目の受光素子アレイチップ２２．
や、の端面３３とのなす角度θ１及びθ、は受光素子ア
レイチップの製造の時、グイサーの切断面と受光素子ア
レイの受光面とのなす角度を９５″に設定して切断した
ので、受光素子アレイチップの両端面に凹凸があるにも
かかわらず、９０”以上である。従って、第２図に示す
ように、受光素子アレイチップを一直線状に複数個配列
する際、第ａ番目の受光素子アレイチップ２２．の最終
の画素２１ａと第ａ＋１番目の受光素子アレイチップ２
２１１の最初の画素２１．や、にまたがるピッチＰ、は
受光素子アレイチンプ２２．及び２２□１内における画
素の正規ピッチＰと等しくなるように配列して載置する
ことができる。

上記実施例では、受光素子アレイとして、ＣＣＤ素子ア
レイを用いた場合を示したが、これ以外に、例えば、Ｍ
ＯＳ素子アレイ等を使う場合についても本発明は適用し
得ることは言うまでもない。

なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。

（発明の効果）以上、詳細に説明したように、本発明によれば、受光素
子アレイチップはその画素が、主走査方向に一直線状に
正規ピッチで配列された受光面と、その主走査方向の端
面とのなす角度を９０＠以上になるよう構成し、基板上
に複数個配列する際、個々の受光素子アレイチップにま
たがる画素のピッチと受光素子アレイチップ内における
正規ピッチとが等しくなるように、主走査方向に一直線
状に配列して載置することができる。

従って、個々の受光素子アレイチップの継ぎ目における
非有効領域がなくなり、高密度実装され、しかも高品質
の読取画像を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す受光素子アレイヘッド
の部分斜視図、第２図は第１図に示す受光素子アレイヘ
ッドの部分平面図、第３図は第２図に示す受光素子アレ
イヘッドの側面図、第４図は従来のウェハのダイシング
を説明する概略図、第５図は従来の受光素子アレイヘッ
ドの部分斜視図、第６図は第５図に示す受光素子アレイ
ヘッドの部分平面図、第７図は第６図に示す受光素子ア
レイヘッドの側面図である。２１・・・画素、２２．　、２２．、、・・・受光素子
アレイチップ、２３・・・基板、２４．２５・・・端子
、２６・・・ワイヤ、３１・・・受光面、３２．３３・
・・受光素子アレイチップの端面。

Claims

【特許請求の範囲】

（１）複数個の画素が主走査方向に一直線状に正規ピッ
チで配列された受光素子アレイチップを主走査方向に基
板上に複数個配列してなる受光素子アレイヘッドにおい
て、前記受光素子アレイチップの前記複数個の画素が配列さ
れた受光面と、前記受光素子アレイチップの前記主走査
方向の端面とのなす角度が９０°以上になるように形成
し、該受光素子アレイチップの端面部を突き合わせて、
アレイチップの継ぎ目にまたがる画素のピッチが前記受
光素子アレイチップ内の画素の正規ピッチと等しくなる
ように基板上に載置するようにしたことを特徴とする受
光素子アレイヘッド。
（２）前記画素は長尺にわたって等しいピッチで配列し
たことを特徴とする特許請求の範囲第１項記載の受光素
子アレイヘッド。
（３）前記受光素子アレイチップはＣＣＤチップから成
ることを特徴とする特許請求の範囲第１項記載の受光素
子アレイヘッド。