JPS615673A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS615673A
JPS615673A JP59125213A JP12521384A JPS615673A JP S615673 A JPS615673 A JP S615673A JP 59125213 A JP59125213 A JP 59125213A JP 12521384 A JP12521384 A JP 12521384A JP S615673 A JPS615673 A JP S615673A
Authority
JP
Japan
Prior art keywords
chips
chip
rows
semiconductor
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59125213A
Other languages
English (en)
Inventor
Nobuo Nakayama
中山 信男
Hideo Koseki
小関 秀夫
Masaaki Ueda
昌明 上田
Nobuhiro Dobashi
土橋 伸弘
Yuuko Toyonaga
豊永 由布子
Isamu Yano
矢野 勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59125213A priority Critical patent/JPS615673A/ja
Publication of JPS615673A publication Critical patent/JPS615673A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ファクシミリ、デジタル複写機等に用いられ
るイメージセンサに適用される半導体装置に関するもの
である。
(従来例の構成とその問題点) 従来のイメージセンサは、Si単結晶を用いた小型のチ
ップ状のものであり、これを用いて原稿を等倍で読み取
るためには、小型のイメージセンサチップ(以下これを
半導体チップという。)を複数個並べて全原稿幅をカバ
ーするように接続しなければならない。
第1図は従来の半導体チップ配列の一例を示す平面図で
、半導体チップ1を複数個その光感知部2の長さ方向に
並べて撮像範囲を延長し原稿を等倍で読み取るようにし
たものである。しかし、半導体チップ1の両端部に対応
した長さ1の部分が原稿を撮像できなくなる。このよう
な空白を生じさせないために次のような接続方式が考え
られている。
■)イメージセンサの両端を切断したものを接続する方
法。
この方法は、最も直接的な方法であるが、切断精度に限
界があり、また、CCD型などの半導体チップでは、両
端部にも機能部分があり、この部分を切断することは原
理的に無理である。
2)両端面を切断せずに第2図のようにチップを千鳥状
に並べ2つの収束性ロッドレンズアレイを用いて各々の
センサ面に原稿像を結像させる方法。
第2図は従来の半導体チップ配列の一例を示す斜視図で
あり、この方法は、2つの収束性ロッドレンズアレイ3
を必要とすること、及び半導体チップ1と2本のロッド
レンズアレイ3の位置合せに高精度が要求されることが
難点である。
3)第3図に示すようにセンサチップを交互に2列の位
置に千鳥状に近接して配置し、1本の収束性ロッドレン
ズアレイによって原稿像を各センサ面に結像させる方法
第3図は従来の半導体チップ配列の他の例を示すもので
、この方式では、収束性ロッドレンズアレイ3の光量が
中心からはなれるに従って第4図に示すように急激に減
少する。第4図は収束性ロッドレンズアレイの光量分布
図であり、両側のセンサ部は出来る限り近接して配置し
、かつ各センサを精度良く配置する必要がある。しかし
ながら、このような配置をする場合、センサチップの切
断に際し、第5図に示す半導体チップの切削角を示す断
面図のように、チップ表面と側面の角θが必ずしも第5
図(a)のように直角にはならず、多少直角より大きく
なり゛第5図(b)のようになるのが普通である。この
ような切断面を持つチップを精度良く配置するためには
、千鳥状に並んだ2列の間隔を拡げなければならないが
、そうすると両列の光感知部がロッドレンズアレイ中心
から離れ光量が落ちてしまうという欠点がある。
(発明の目的) 本発明は、上記従来例の欠点を解消し高精度のチップ配
置が容易である半導体装置を提供することにある。
ぜ (発明の構成) 本発明の半導体装置は、複数の半導体チップを交互に2
列の位置に千鳥状に配置するにあたり、両列の半導体チ
ップ表面の陵が互いに接するように両列の半導体チップ
表面が構成する二手面間に適当な角度を有することを特
徴としており、これにより高精度のチップ配置を容易に
行なうことができ、工程の簡素化を図るとともにコスト
を低減させることができる。
(実施例の説明) 以下、本発明を実施例に基づいて説明する。
〈実施例1〉 第6図は本発明の一実施例における半導体チップとチッ
プ固定基板の側面図であり、チップ固定基板4上に半導
体チップ1及゛び1′を千鳥状に配置したものである。
この図から明らかなように、予めチップ固定基板4の表
面を平面ではなく、適当な角度を有する二手面で構成し
、その境界線近傍で各チップ表面の陵が接するように各
平面に一列ずつチップ゛を配置する。このような構成に
より、第5図(b)に示したような、表面と側面が直角
でなく鈍角に切断されたチップに対しても表面上の寸法
精度のみにより、千鳥状のチップ配列が可能になる。表
面上での切断の精度は現在の技術では、数μm程度であ
り、実用上全く差し支えない。一方θは切断部の切削角
度により26〜3°直角からずれることは避けられない
ことであり、かつ、その値も常に一定とは限らない。従
って本発明によらなければ、千鳥状に配列した2列のチ
ップ表面に間隔40〜50μmのギャップが生じること
は避は難く、また精度が保障されなくなる。−力木発明
によれば、一方の列のチップを予め直線上に配置するこ
とにより、他方の列は一方の列をガイドとして精度よく
容易に配置することが可能となる。
〈実施例2〉 第7図は本発明による半導体チップとチップ固定基板よ
りなる他の実施例の側面図であり、半導体チップ1,1
′を第3図のように千鳥状に配置し、チップ固定基板5
上に設けたものである。これは。
チップ固定基板5上に図のような溝を切り、更に、溝の
側面と底面がなす角に曲率Rをもたせである。
このような構成による半導体装置は、溝の側面をガイド
として用いることができ、更に第6図の場合と同様、千
鳥状に配置された2列の半導体チップ1,1′の表面間
に適当な角度を有しているので、切削角のずれによる配
置の寸法精度の劣化を防止することができるため、精度
の高いチップ配置が容易になる。なお、千鳥状の2列の
半導体チップ表面が同一平面上にないことによる高さの
ずれは、収束性ロッドレンズアレイの焦点深度が400
μm程度であるので実用上全く問題にならなしAo (発明の効果) 以上説明したように、本発明の半導体装置は、複数の半
導体チップを交互に2列の位置に千鳥状に配置するにあ
たり、両列の半導体チップ表面が構成する二手面間に適
当な角度を有するように構成しているので、精度の高い
チップ配置を容易に実現することができるという優れた
効果があり、この効果により工程の減少、ひいてはコス
トを低減することができる。
更に、底面と側面により構成される角が曲率を持ち適当
な深さを持つ溝を具備した半導体チップ固定基板の前記
溝内部に、前記曲率を持つ角を利用して半導体チップの
1列を底面に対して角度を有するように配置し、他列を
底面上に配置するようにして2列のチップ表面がなす2
平面間に角度を持たせる構成にすることにより、溝の内
壁をガイドとして配置することが可能になるため、より
容易に精度の高いチップ配置を可能とする。
【図面の簡単な説明】
第1図は従来の半導体チップ配列の一例を示す平面図、
第2図は従来の半導体チップ配列の一例を示す斜視図、
第3図は従来の半導体チップ配列の他の例を示す斜視図
、第4図は収束性ロッドレンズアレイの光量分布図、第
5図は半導体チップの切削角を示す断面図、第6図は本
発明の一実施例における半導体チップとチップ固定基板
の側面図、第7図は本発明の他の実施例における半導体
チップとチップ固定基板の側面図を示す。 1・・・半導体、2・・・光感知部、3・・・収束性ロ
ッドレンズアレイ、4,5・・・チップ固定基板。 第4図 L(mm) 第5図 第6図

Claims (3)

    【特許請求の範囲】
  1. (1)複数の半導体チップを交互に2列の位置に千鳥状
    に配置するにあたり、両列の半導体チップ表面の陵が互
    いに接するように両列の半導体チップ表面が構成する二
    平面間に適当な角度を有することを特徴とする半導体装
    置。
  2. (2)底面と側面により構成される角が曲率を持つ適当
    な深さを有する溝を具備した半導体チップ固定基板の前
    記溝内部に前記曲率を持つ角を利用して半導体チップの
    1列を底面に対して角度を有するように配置し、他列を
    底面上に配置してなることを特徴とする特許請求の範囲
    第(1)項記載の半導体装置。
  3. (3)半導体チップをイメージセンサとすることを特徴
    とする特許請求の範囲第(1)項または第(2)項記載
    の半導体装置。
JP59125213A 1984-06-20 1984-06-20 半導体装置 Pending JPS615673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59125213A JPS615673A (ja) 1984-06-20 1984-06-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59125213A JPS615673A (ja) 1984-06-20 1984-06-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS615673A true JPS615673A (ja) 1986-01-11

Family

ID=14904670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59125213A Pending JPS615673A (ja) 1984-06-20 1984-06-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS615673A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295401A (ja) * 1990-02-14 1991-12-26 Stabila Messgeraete Gustav Ullrich Gmbh & Co Kg 巻尺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295401A (ja) * 1990-02-14 1991-12-26 Stabila Messgeraete Gustav Ullrich Gmbh & Co Kg 巻尺

Similar Documents

Publication Publication Date Title
EP0408072B1 (en) Solid state imaging device
JPS61253861A (ja) 画像センサ及び走査アレイの製造方法
US5552828A (en) Geometries for photosites in a photosensitive silicon chip
JPS62141762A (ja) 同一アレイを組み立てて長いアレイを形成するための画像センサアレイの製造方法
JPH0412062B2 (ja)
US4823202A (en) Optical beam-splitting arrangements on image side of a lens
US4080633A (en) Twisting geometry scanner
GB1564733A (en) Arrangement for extending photosensor array resolution
JPS615673A (ja) 半導体装置
EP0046399B1 (en) Optical line scanner system
US4512632A (en) Original reading apparatus
US4129358A (en) Optical system for imaging an elongate object in rearranged sections
EP0324269B1 (en) Multi-chip type image sensors
JP6671427B2 (ja) 画像読取装置およびその組み立て方法
JP6376821B2 (ja) 画像読取装置およびその組み立て方法
JPS6276357A (ja) 固体撮像装置
JPS6378657A (ja) 長尺ラインセンサ
WO2024116706A1 (ja) 画像読取装置
JPS63286060A (ja) 受光素子アレイヘッド
JPS6098755A (ja) 光センサ
JP3059447B2 (ja) ルーフミラーレンズアレイ
JPS62147422A (ja) 画像入力装置
JPS63272073A (ja) 密着型イメ−ジセンサ
JPS63286061A (ja) 受光素子アレイヘッド
JPH0732441B2 (ja) イメージセンサチップの切断方法