JPS6328380B2 - - Google Patents
Info
- Publication number
- JPS6328380B2 JPS6328380B2 JP451881A JP451881A JPS6328380B2 JP S6328380 B2 JPS6328380 B2 JP S6328380B2 JP 451881 A JP451881 A JP 451881A JP 451881 A JP451881 A JP 451881A JP S6328380 B2 JPS6328380 B2 JP S6328380B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- abnormal
- abnormal signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002159 abnormal effect Effects 0.000 claims description 30
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000012795 verification Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、情報伝送装置における受信装置に関
するものである。
するものである。
従来この種の装置として第１図に示すものがあ
つた。図において、１は伝送路を介して送信され
てくる周波数変調された信号を受信して復調する
復調回路、２はこの復調回路から出力される直列
信号を復号化する復号回路で、復号回路には受信
信号出力回路３と異常信号出力回路４とが接続さ
れて、上記受信信号出力回路３は、復号回路２の
出力から符号信号を検出してその信号S0，S1，S2
を外部に出力し、他方上記異常信号出力回路４
は、復号回路２の出力から異常信号Sxを検出して
外部に出力するよう構成されている。
つた。図において、１は伝送路を介して送信され
てくる周波数変調された信号を受信して復調する
復調回路、２はこの復調回路から出力される直列
信号を復号化する復号回路で、復号回路には受信
信号出力回路３と異常信号出力回路４とが接続さ
れて、上記受信信号出力回路３は、復号回路２の
出力から符号信号を検出してその信号S0，S1，S2
を外部に出力し、他方上記異常信号出力回路４
は、復号回路２の出力から異常信号Sxを検出して
外部に出力するよう構成されている。
上記構成を備える従来の受信装置における動作
の一例を、12ビツト符号検定方式について説明す
る。12ビツト符号検定方式の場合、伝送される符
号は、第２図ａ，ｂ，ｃに示す如く信号S0，S1，
S2の三種類となる。復号回路２は、復調回路１で
復調された時間的に直列な信号列を入力し、１ビ
ツトの信号入力毎にその時点の最新の12ビツトの
信号列により符号検定を行い、受信信号出力回路
３を動作させて入力符号に対応した第２図ａ，
ｂ，ｃに示す信号S0，S1，S2のいずれかを出力す
る。信号S0，S1，S2以外の符号が入力された場合
には、復号回路２は異常信号出力回路４を動作さ
せて異常信号Sxを出力する。
の一例を、12ビツト符号検定方式について説明す
る。12ビツト符号検定方式の場合、伝送される符
号は、第２図ａ，ｂ，ｃに示す如く信号S0，S1，
S2の三種類となる。復号回路２は、復調回路１で
復調された時間的に直列な信号列を入力し、１ビ
ツトの信号入力毎にその時点の最新の12ビツトの
信号列により符号検定を行い、受信信号出力回路
３を動作させて入力符号に対応した第２図ａ，
ｂ，ｃに示す信号S0，S1，S2のいずれかを出力す
る。信号S0，S1，S2以外の符号が入力された場合
には、復号回路２は異常信号出力回路４を動作さ
せて異常信号Sxを出力する。
しかるに、上記構成において上記異常信号Sxは
異常時だけではなく信号の変化時点の各符号の混
在時にも出力される。即ち、第３図ａに示すよう
に、入力信号が０→１→０と変化した時に復号回
路２で復号される信号は０→ｘ→１→ｘ→０と変
化することになり、従来の受信装置においては、
信号の変化時に必らず異常信号が出力されるとい
う欠点があつた。このため異常信号出力回路４に
時限を持たせて信号の変化時には異常信号を出力
しなくすることや、受信信号を受ける外部機器に
ついても対応した考慮を払うことが必要となつて
いた。
異常時だけではなく信号の変化時点の各符号の混
在時にも出力される。即ち、第３図ａに示すよう
に、入力信号が０→１→０と変化した時に復号回
路２で復号される信号は０→ｘ→１→ｘ→０と変
化することになり、従来の受信装置においては、
信号の変化時に必らず異常信号が出力されるとい
う欠点があつた。このため異常信号出力回路４に
時限を持たせて信号の変化時には異常信号を出力
しなくすることや、受信信号を受ける外部機器に
ついても対応した考慮を払うことが必要となつて
いた。
そこで本発明は、上記のような従来のものの不
具合を解消するためになされたもので、符号信号
の変化時点での異常信号の出力されるのを抑制し
て信頼性を高めることができる受信装置を提供す
るものである。
具合を解消するためになされたもので、符号信号
の変化時点での異常信号の出力されるのを抑制し
て信頼性を高めることができる受信装置を提供す
るものである。
以下、本発明の一実施例を、第１図と対応する
部分は同一符号を附して示す第４図に基いて説明
する。第４図において、復号回路２と受信信号出
力回路３との間には、復号回路２によつて検出さ
れた信号S0，S1，S2を一時保持した後出力するメ
モリー回路５が設けられており、また、復号回路
２と異常信号出力回路４との間には、復号回路２
によつて検出された異常信号Sxが、信号の切り替
り時に発生する信号か、それ以外の場合に発生す
る信号かを分類して、信号の切り替り時による場
合には上記メモリー回路５に出力信号の前値保持
指令信号６ａを出力し、それ以外の場合には異常
信号出力回路４を動作させて異常信号Sxを外部に
出力させる制御回路６が設けられている。
部分は同一符号を附して示す第４図に基いて説明
する。第４図において、復号回路２と受信信号出
力回路３との間には、復号回路２によつて検出さ
れた信号S0，S1，S2を一時保持した後出力するメ
モリー回路５が設けられており、また、復号回路
２と異常信号出力回路４との間には、復号回路２
によつて検出された異常信号Sxが、信号の切り替
り時に発生する信号か、それ以外の場合に発生す
る信号かを分類して、信号の切り替り時による場
合には上記メモリー回路５に出力信号の前値保持
指令信号６ａを出力し、それ以外の場合には異常
信号出力回路４を動作させて異常信号Sxを外部に
出力させる制御回路６が設けられている。
第４図構成による受信装置は次のように動作す
る。復号回路２は、復調回路１で復調された時間
的に直列な信号列を入力し、１ビツトの信号入力
毎にその時点の最新の12ビツトの信号列により符
号検定を行い、入力符号に対応した信号S0，S1，
S2のいずれかを出力する。この出力信号はメモリ
ー回路５で一時保持される。他方、符号信号S0，
S1，S2以外の符号が入力された場合には異常信号
としてSxを出力する。
る。復号回路２は、復調回路１で復調された時間
的に直列な信号列を入力し、１ビツトの信号入力
毎にその時点の最新の12ビツトの信号列により符
号検定を行い、入力符号に対応した信号S0，S1，
S2のいずれかを出力する。この出力信号はメモリ
ー回路５で一時保持される。他方、符号信号S0，
S1，S2以外の符号が入力された場合には異常信号
としてSxを出力する。
しかして、制御回路６は、異常信号Sxを入力す
ると、メモリー回路５に前値保持指令信号６ａを
出力して出力を前値に保持させる。そして異常信
号が12ビツトの間継続した時に初めてその異常信
号Sxを異常信号出力回路４を介して外部に出力す
る。この時同時に、前値保持指令信号６ａを解除
する。信号の切り替り時には異常信号は11ビツト
間以上継続しないため外部に出力されない。即
ち、第３図ｃ，ｄに示すように、入力信号が０→
１→０と変化した時に出力信号も同じく０→１→
０と変化し異常信号Sxは出力されない。
ると、メモリー回路５に前値保持指令信号６ａを
出力して出力を前値に保持させる。そして異常信
号が12ビツトの間継続した時に初めてその異常信
号Sxを異常信号出力回路４を介して外部に出力す
る。この時同時に、前値保持指令信号６ａを解除
する。信号の切り替り時には異常信号は11ビツト
間以上継続しないため外部に出力されない。即
ち、第３図ｃ，ｄに示すように、入力信号が０→
１→０と変化した時に出力信号も同じく０→１→
０と変化し異常信号Sxは出力されない。
したがつて、異常検出機能を損なうことなく信
号の変化時の異常信号の出力を抑制でき、異常信
号出力回路に時限を持たせる必要がなくなり、か
つ外部機器とのインターフエイスが簡単になる。
号の変化時の異常信号の出力を抑制でき、異常信
号出力回路に時限を持たせる必要がなくなり、か
つ外部機器とのインターフエイスが簡単になる。
なお上記実施例では12ビツト符号検定方式の場
合について示したが、８または16ビツト等全ての
符号検定方式に対しても本発明を適用し得る。
合について示したが、８または16ビツト等全ての
符号検定方式に対しても本発明を適用し得る。
以上のように本発明によれば、異常検出機能を
損うことなく符号信号の変化時における異常信号
の出力を抑制して信頼性の高い受信装置を得るこ
とができる。
損うことなく符号信号の変化時における異常信号
の出力を抑制して信頼性の高い受信装置を得るこ
とができる。
第１図は従来の受信装置の構成を示すブロツク
図、第２図は12ビツト検定方式を説明する符号信
号のタイムチヤート、第３図は従来と本発明の入
出力信号を説明するタイムチヤート、第４図は本
発明の一実施例による受信装置のブロツク図であ
る。 １……復調回路、２……復号回路、３……受信
信号出力回路、４……異常信号出力回路、５……
メモリー回路、６……制御回路、なお、図中、同
一符号は同一又は相当部分を示す。
図、第２図は12ビツト検定方式を説明する符号信
号のタイムチヤート、第３図は従来と本発明の入
出力信号を説明するタイムチヤート、第４図は本
発明の一実施例による受信装置のブロツク図であ
る。 １……復調回路、２……復号回路、３……受信
信号出力回路、４……異常信号出力回路、５……
メモリー回路、６……制御回路、なお、図中、同
一符号は同一又は相当部分を示す。
Claims (1)
- １ 伝送路を介して送信されてくる周波数変調さ
れた信号を受信して復調する復調回路と、この復
調回路から出力される直列信号を復号化する復号
回路と、復号回路の出力から符号信号を検出して
出力する受信信号出力回路と、上記復号回路の出
力から異常信号を検出して出力する異常信号出力
回路とを備えた受信装置において、上記復号回路
と受信信号出力回路との間に設けられ、復号回路
の出力を一時保持した後受信信号出力回路に出力
するメモリー回路を備えると共に、上記復号回路
と異常信号出力回路との間に設けられ、上記復号
回路から出力される異常信号が符号信号の切り替
り時に発生する信号か、それ以外の場合に発生す
る信号かを検出して、符号信号の切り替りによる
場合には上記メモリー回路に出力信号の前値保持
指令信号を出力する制御回路とを備えたことを特
徴とする受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP451881A JPS57118460A (en) | 1981-01-13 | 1981-01-13 | Receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP451881A JPS57118460A (en) | 1981-01-13 | 1981-01-13 | Receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57118460A JPS57118460A (en) | 1982-07-23 |
| JPS6328380B2 true JPS6328380B2 (ja) | 1988-06-08 |
Family
ID=11586265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP451881A Granted JPS57118460A (en) | 1981-01-13 | 1981-01-13 | Receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57118460A (ja) |
-
1981
- 1981-01-13 JP JP451881A patent/JPS57118460A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57118460A (en) | 1982-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6328380B2 (ja) | ||
| US6007238A (en) | Communication method and communication system using the same | |
| US4943965A (en) | Digital signal decoding method and circuit therefor | |
| AU595549B2 (en) | IC device compatible with input signals in the formats for two-line and four-line type bus lines | |
| JPS5952587B2 (ja) | デ−タ伝送方式 | |
| JP3676508B2 (ja) | データ受信装置 | |
| JPS61101138A (ja) | フレ−ム同期方式 | |
| JP4357286B2 (ja) | デジタル無線装置による制御信号伝送方式 | |
| JPH0152937B2 (ja) | ||
| JP2576539B2 (ja) | 入出力信号監視回路 | |
| JP2995356B2 (ja) | 障害検出方式 | |
| JPH10262034A (ja) | 符号化及び復号化装置 | |
| JPS5741069A (en) | Inter-frame encoding system | |
| JPH0530086A (ja) | テストモード切換方法 | |
| JPS6017186B2 (ja) | 同期確立方式 | |
| SU1252781A1 (ru) | Устройство дл передачи и приема цифровой информации | |
| KR100227737B1 (ko) | 원격제어신호 검출방법 | |
| JPH0298245A (ja) | ルート識別方式 | |
| JP2751271B2 (ja) | ディジタル送受信装置 | |
| JP2797428B2 (ja) | 制御符号の更新検出回路 | |
| JPH03266523A (ja) | 符号変換回路 | |
| JPS59122279A (ja) | フアクシミリ装置 | |
| JPH0897803A (ja) | データ伝送方式 | |
| JPS5972291A (ja) | 遠方監視制御装置 | |
| JPS63219226A (ja) | デコ−ド回路 |