JP2797428B2

JP2797428B2 - 制御符号の更新検出回路

Info

Publication number: JP2797428B2
Application number: JP1125508A
Authority: JP
Inventors: 雄一小島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-05-18
Filing date: 1989-05-18
Publication date: 1998-09-17
Anticipated expiration: 2013-09-17
Also published as: JPH02305088A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は制御符号の更新検出回路に関する。

〔発明の概要〕

この発明は、制御符号の更新検出回路において、連続
する２つの制御符号を比較し、その２つの制御符号に差
を生じたときには、これを外部回路に通知することによ
り、制御符号に対する外部回路の負担を軽減したもので
ある。

〔従来の技術〕

衛星放送の音声チャンネルにおいては、PCM音声デー
タに制御符号が付加されている。この制御符号は、音声
チャンネルに関する各種の情報を有するものであり、１
つの制御符号は16ビット長であり、1m秒ごとに繰り返し
送出されている。

例えば、この制御符号の第16ビット目は、音声出力の
抑圧ビットであり、第４図に示すように、音声チャンネ
ルのモードが切り換わるときには、その切り換わり時点
の前後の少なくとも15m秒の期間にわたって抑圧ビット
は“1"レベルとなる。したがって、衛星放送の受信機に
おいては、この抑圧ビットが“1"のとき、音声出力をミ
ューティング（抑圧）すれば、モード切り換え時に生じ
るノイズを抑圧することができる。

文献:NHK技術研究・第37巻第１号第31〜32ページ〔発明が解決しようとする課題〕制御符号は、上述のようにPCM音声データに付加され
て送信されてくるので、その制御符号は、一般にPCM音
声データのデコーダICから得られるようにされている。

ところが、従来のデコーダICにおいては、外部からの
要求があると、その制御符号を出力するように構成され
ている。

したがって、システムコントロール回路は、デコーダ
ICから制御符号を例えば15m秒ごとに取り出して制御符
号が更新されたかどうかをチェックし、更新されたとき
には、該当する処理を行う必要があった。

しかし、この方法では、システムコントロール回路
は、制御符号の更新の有無にかかわらず、常に制御符号
を取り込んでチェックしていなければならないので、シ
ステムコントロール回路にとって負担が重く、例えば他
の機能を実現することが困難であった。

この発明は、このような問題点を解決しようとするも
のである。

〔課題を解決するための手段〕

このため、この発明においては、衛星放送受信機に内
蔵されてPCM音声データのデコードを行うデコーダICに
おいて、上記PCM音声データに付加されて送信されてく
る制御符号を検出する検出回路と、この検出回路の検出
した制御符号を、次の制御符号が検出されるまで保持す
る保持回路と、上記検出回路の検出した制御符号と、上
記保持回路の保持している制御符号とを比較して両者に
差を生じたとき、これを示す更新フラグを出力する比較
回路とを有し、この更新フラグがシステムコントロール
回路に供給されたとき、このシステムコントロール回路
が上記制御符号を取り出してその制御符号にしたがった
処理を行うようにした制御符号の更新検出回路とするも
のである。

〔作用〕

制御符号が更新されたときのみ、該当する処理が行わ
れる。

〔実施例〕

第１図において、（１）は衛星放送受信機に設けられ
たPCM音声データのデコーダICを示し、これは鎖線で囲
った部分が１チップIC化されている。

そして、このIC（１）において、（２）はデスクラン
ブル回路、（３）はPCMデコーダ回路を示し、外部のＱ
−DPSK復調回路（図示せず）において復調されたシリア
ルの復調データDsが、端子T₁からデスクランブル回路
（２）を通じてデコーダ回路（３）に供給されてデータ
Dsに含まれるPCM音声データのエラー訂正及びエラー修
正などが行われる。

そして、このエラー訂正及びエラー修正などの行われ
たPCM音声データが、チャンネルセレクタ回路（４）に
供給されて端子T₂からのチャンネル制御信号にしたがっ
て各チャンネルのPCM音声データに分割され、この分割
されたPCM音声データが端子T₃〜T₅に取り出される。な
お、この端子T₃〜T₅に取り出されたPCM音声データは、D
/Aコンバータ（図示せず）に供給されて音声信号に変換
される。

また、このとき、端子T₁のデータDsが、タイミングジ
ェネレータ（５）に供給されて必要とされる各種のタイ
ミングの信号が形成され、それぞれの回路に供給され
る。

さらに、デスクランブル回路（２）からのデータDs
が、制御符号検出回路（11）に供給される。この検出回
路（11）は、制御符号CTRLが、上述のように1m秒ごとに
繰り返し送信されているので、例えば15回受信した制御
符号CTRLの各ビットについて“0"及び“1"のどちらかが
多かったかの多数決判定を行うことにより、制御符号CT
RLを検出するものである。

そして、検出回路（11）において検出符号CTRLが検出
されると、この制御符号TCRLが、直列入力直列出力のシ
フトレジスタなどを有する保持回路（12）に直列に供給
されて保持回路（12）には次の制御符号CTRLが供給され
るまで１つ前の制御符号CTRLが保持されるとともに、こ
の保持されている制御符号CTRLと、検出回路（11）から
の最新の制御符号CTRLとが比較回路（13）にそれぞれ直
列に供給されて両制御符号CTRL,CTRLは、対応するビッ
ト同志が比較され、すべてのビットが等しいときには、
その比較出力BCMPは“0"とされ、１つでも異なるビット
があるときには、その比較出力BCMPは“1"とされる。

したがって、定常時には、制御符号CTRLは変化しない
ので、BCMP＝“0"であるが、例えばモードの切り換えに
より制御符号CTRLの第16ビット目が“1"になったような
ときには、BCMP＝“1"になる。

そこで、この比較出力BCMPが、更新フラグとして端子
T₁₁に取り出されるとともに、システムコントロール回
路、この図の例においては、マイクロコンピュータ（2
0）のCPU（21）に割り込み入力として供給され、BCMP＝
“0"のときには、CPU（21）はROM（22）のプログラムに
したがった通常の処理を行うが、BCMP＝“1"になったと
きには、CPU（21）に割り込みがかけられてCPU（21）の
処理はROM（22）の割り込みルーチンに進む。

そして、この割り込みルーチンにおいては、CPU（2
1）からポート（32）を通じ、さらに端子T₁₂を通じて保
持回路（12）に出力要求信号RQSTが供給され、保持回路
（12）は、信号RQSTが供給されると、その制御符号CTRL
を端子T₁₃を通じて出力し、これがポート（23）を通じ
てCPU（21）に取り込まれ、制御符号CTRLにしたがった
処理、例えば音声出力のミューティングが行われる。

こうして、この発明によれば、符号制御CTRLの内容が
変化したとき、その変化に対応した処理が行われるが、
この場合、特にこの発明によれば、連続する制御符号CT
RL,CTRLを比較回路（13）において常に比較し、両符号C
TRL,CTRLに違いを生じたら制御符号CTRLが更新されたと
判断してこれをCPU（21）に通知して必要な処理を行う
ようにしているので、CPU（21）は例えば15m秒ごとに制
御符号CTRLをチェックする必要がなく、負担が軽くな
る。

したがって、CPU（21）は、他の機能について処理を
行うことができるので、機能の充実をはかることがで
き、あるいはCPU（21）として処理能力の低いものを使
用することができるので、コストダウンができる。

第２図は比較回路（13）の一例を示すもので、検出回
路（11）及び保持回路（12）からの制御符号CRTL,CTRL
が、エクスクルーシブオア回路（31）に供給されるとと
もに、そのオア出力Q₃₁がオア回路（32）を通じてＤフ
リップフロップ（33）のＤ入力に供給される。今の場
合、検出回路（11）及び保持回路（12）からの制御符号
CTRL,CTRLが、第３図A,Bに示すように、第５ビット目が
異なっているとすれば、出力Q₃₁は同図Ｃに示すよう
に、第５ビット目だけが“1"になり、他のビットはすべ
て“0"である。

そして、フリップフロップ（33）に、同図Ｄに示すよ
うな転送クロックTCLKが供給され、その出力Q₃₃がアン
ド回路（34）に供給されるとともに、同図Ｅに示すよう
なリセット信号RSETがアンド回路（34）に供給され、そ
のアンド出力がオア回路（32）に供給される。

したがって、出力Q₃₃は、同図Ｆに示すように、リセ
ット信号RSETにより、それ以前の状態にかかわらず符号
CTRL,CTRLの第２ビットの時点から“0"になる。

しかし、符号CTRL,CTRLの第５ビットの期間には、Q₃₁
＝“1"なので、これにより第６ビットの時点からQ₃₃＝
“1"になる。

そして、この出力Q₃₃がＤフリップフロップ（35）の
Ｄ入力に供給されるとともに、同図Ｇに示すような保持
クロックHCLKがフリップフロップ（35）に供給されるの
で、その出力Q₃₅は、同図Ｈに示すように、クロックHCL
Kの時点から“1"になる。

一方、検出回路（11）及び保持回路（12）からの制御
符号CTRL,CTRLが等しいとき（更新されていないとき）
には、常にQ₃₁＝“0"であるとともに、リセット信号RSE
Tが符号CTRL,CTRLの第１ビット目から第２ビット目にか
けて“0"になるので、以後、Q₃₃＝“0"の状態が続き、
したがって、Q₃₅＝“0"のままとなる。

つまり、出力Q₃₅は、制御符号CTRLが更新されたとき
“1"になり、更新されないときには“0"のままなので、
出力Q₃₅は更新フラグにほかならない。

〔発明の効果〕

この発明によれば、連続する制御符号CTRL,CTRLを比
較回路（13）において常に比較し、両符号CTRL,CTRLに
違いを生じたら制御符号CTRLが更新されたと判断してこ
れをCPU（21）に通知して必要な処理を行うようにして
いるので、CPU（21）は例えば15m秒ごとに制御符号CTRL
をチェックする必要がなく、負担が軽くなる。

【図面の簡単な説明】

第１図はこの発明の一例の系統図、第２図はその一部の
接続図、第３図及び第４図はその説明のための図であ
る。（１）はデコーダIC、（３）はデコーダ回路、（11）は
制御符号検出回路、（12）は保持回路、（13）は比較回
路、（20）はマイクロコンピュータである。

Claims

(57)【特許請求の範囲】

【請求項１】衛星放送受信機に内蔵されてPCM音声デー
タのデコードを行うデコーダICにおいて、上記PCM音声データに付加されて送信されてくる制御符
号を検出する検出回路と、この検出回路の検出した制御符号を、次の制御符号が検
出されるまで保持する保持回路と、上記検出回路の検出した制御符号と、上記保持回路の保
持している制御符号とを比較して両者に差を生じたと
き、これを示す更新フラグを出力する比較回路とを有
し、この更新フラグがシステムコントロール回路に供給され
たとき、このシステムコントロール回路が上記制御符号
を取り出してその制御符号にしたがった処理を行うようにした制御符号の更新検出回路。