JPS63283067A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS63283067A JPS63283067A JP11767587A JP11767587A JPS63283067A JP S63283067 A JPS63283067 A JP S63283067A JP 11767587 A JP11767587 A JP 11767587A JP 11767587 A JP11767587 A JP 11767587A JP S63283067 A JPS63283067 A JP S63283067A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- layer
- electrode
- film transistor
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 34
- 238000004544 sputter deposition Methods 0.000 claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 16
- 150000002739 metals Chemical class 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- 229910008486 TiSix Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 39
- 239000004065 semiconductor Substances 0.000 abstract description 15
- 239000000758 substrate Substances 0.000 abstract description 14
- 239000011241 protective layer Substances 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 6
- 238000002161 passivation Methods 0.000 abstract description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 5
- 238000005566 electron beam evaporation Methods 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000003746 solid phase reaction Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、非晶質シリコン薄膜トランジスタの製造方法
に係わり、特に薄膜トランジスタの特性を劣化させない
、ソース、ドレイン電極の作成方法に関する。
に係わり、特に薄膜トランジスタの特性を劣化させない
、ソース、ドレイン電極の作成方法に関する。
〈発明の技術的背景とその問題点〉
メタライゼーション材料は、半導体デバイス中の電極お
よび配線材料として用いられ、集積度とともに新材料が
開発されてきた。メタライゼーション材料としては、一
般に半導体とのオーミンク接触がよく、低抵抗で、作成
が簡単、微細加工が可能である等の緒特性が必要とされ
、中でもＡｌが半導体デバイス用のメタライゼーション
材料として最も広く採用されている。又最近は高融点金
属や、シリサイドがデバイスの微細化による信顛性の問
題からＡ／２に変わる材料として注目されている。 非
晶質シリコン薄膜トランジスタ（以下ａ−５ｉＴＦＴと
記す）では電極材料としてＡＩ！、。
よび配線材料として用いられ、集積度とともに新材料が
開発されてきた。メタライゼーション材料としては、一
般に半導体とのオーミンク接触がよく、低抵抗で、作成
が簡単、微細加工が可能である等の緒特性が必要とされ
、中でもＡｌが半導体デバイス用のメタライゼーション
材料として最も広く採用されている。又最近は高融点金
属や、シリサイドがデバイスの微細化による信顛性の問
題からＡ／２に変わる材料として注目されている。 非
晶質シリコン薄膜トランジスタ（以下ａ−５ｉＴＦＴと
記す）では電極材料としてＡＩ！、。
Ｃｒ、 あるいは高融点金属シリサイド等が使用されて
いるが、最近、非晶質シリコンと（以下ａ−３ｉと記す
）と電極として用いられるＡＰあるいはＰｔが加熱する
ことにより固相反応を起こし、特にＡＰにおいては、Ｓ
ｉとＡ２が相互拡散を起こし、ａ −３ｉ上のＡ２表面
にＳｉが析出して表面を覆うという報告がある。（日本
金属学会秋期大会シンポジウム講演予稿１９８４年１０
月第１１１〜１１２頁）また１、Ｃｒとａ Ｓｉも２
００′Ｃ程度の低温で界面にシリサイドを形成するとい
う報告もある。
いるが、最近、非晶質シリコンと（以下ａ−３ｉと記す
）と電極として用いられるＡＰあるいはＰｔが加熱する
ことにより固相反応を起こし、特にＡＰにおいては、Ｓ
ｉとＡ２が相互拡散を起こし、ａ −３ｉ上のＡ２表面
にＳｉが析出して表面を覆うという報告がある。（日本
金属学会秋期大会シンポジウム講演予稿１９８４年１０
月第１１１〜１１２頁）また１、Ｃｒとａ Ｓｉも２
００′Ｃ程度の低温で界面にシリサイドを形成するとい
う報告もある。
（１９８４年春季応用物理学会予稿集第３８１〜３８２
頁）また、ａ ＳｉとＡＰの加熱による相互拡散がａ
−３ｉの膜質に関係するとの報告もある。（１９８６年
秋季応用物理学会予稿集第８４４頁） 本発明の非晶質シリコン薄膜トランジスタの製造方法は
、ソース・ドレイン電極金属の結晶性に注目して、直流
グロー放電スパッタリング装置を用いて、ソース・ドレ
イン電極金属を作成することにより、ａ −５ｉＴ Ｆ
Ｔの電気的特性を、熱に対して、安定させるものであ
る。
頁）また、ａ ＳｉとＡＰの加熱による相互拡散がａ
−３ｉの膜質に関係するとの報告もある。（１９８６年
秋季応用物理学会予稿集第８４４頁） 本発明の非晶質シリコン薄膜トランジスタの製造方法は
、ソース・ドレイン電極金属の結晶性に注目して、直流
グロー放電スパッタリング装置を用いて、ソース・ドレ
イン電極金属を作成することにより、ａ −５ｉＴ Ｆ
Ｔの電気的特性を、熱に対して、安定させるものであ
る。
〈問題点を解決する具体的手段〉
一般に、電極材料と半導体界面がそのデバイスの特性に
大きく影響するといわれ、又電極材料の作成方法、条件
によっても大きく変化すると考えられる。特に半導体が
非晶質のａ −３ｉの場合には、熱あるいはプラズマ等
のダメージによっても、界面が変化を起こし、電気的特
性が劣化する。
大きく影響するといわれ、又電極材料の作成方法、条件
によっても大きく変化すると考えられる。特に半導体が
非晶質のａ −３ｉの場合には、熱あるいはプラズマ等
のダメージによっても、界面が変化を起こし、電気的特
性が劣化する。
ａ−３ｉＴＦＴの多くの場合、半導体層上に金属電極を
作製後、フォトリソグラフィーや、エンチング、又保護
層（パッシベーション層）作成等で、加熱されるので熱
的に、安定である必要性がある。
作製後、フォトリソグラフィーや、エンチング、又保護
層（パッシベーション層）作成等で、加熱されるので熱
的に、安定である必要性がある。
しかし前述のようにａ −５ｔは金属と比較的低温で面
相反応や相互拡散を起こす。この固相反応や相互拡散を
防くにはａ−Ｓｉの膜質を変化させて、相互拡散を防止
する方法が考えられるが、ａ −３ｉの膜質は、ＴＦＴ
の電気的特性に大きく影響するので、最適化は困難であ
る。そこで、電極金属の結晶性を向上することにより、
熱による相互拡散を防く方法が考えられた。電極金属の
結晶性を向上させる方法としては、例えば真空蒸着、Ｅ
Ｂ蒸着の場合は、金属を作成する基板を加熱することに
より、結晶性を向上させることは可能であるが、ＴＰＴ
の場合、半導体層であるａ −３ｉも加熱することとな
り、劣化が心配である。そこで真空蒸着膜に比較して、
結晶構造で、繊維構造、柱状構造がはっきりあられれる
、スパッタリングでの電極金属の作製を行ったところ、
直流グロー放電スパッタリング装置で作成した場合、良
好なａ −３ｉＴＦＴの電気適特性が得られた。
相反応や相互拡散を起こす。この固相反応や相互拡散を
防くにはａ−Ｓｉの膜質を変化させて、相互拡散を防止
する方法が考えられるが、ａ −３ｉの膜質は、ＴＦＴ
の電気的特性に大きく影響するので、最適化は困難であ
る。そこで、電極金属の結晶性を向上することにより、
熱による相互拡散を防く方法が考えられた。電極金属の
結晶性を向上させる方法としては、例えば真空蒸着、Ｅ
Ｂ蒸着の場合は、金属を作成する基板を加熱することに
より、結晶性を向上させることは可能であるが、ＴＰＴ
の場合、半導体層であるａ −３ｉも加熱することとな
り、劣化が心配である。そこで真空蒸着膜に比較して、
結晶構造で、繊維構造、柱状構造がはっきりあられれる
、スパッタリングでの電極金属の作製を行ったところ、
直流グロー放電スパッタリング装置で作成した場合、良
好なａ −３ｉＴＦＴの電気適特性が得られた。
同様に高周波スパッタリング装置で電極金属を作成した
ところ、ａ ５ｉＴＦＴの電気適特性であるしきい値
電圧（ｖｔｈ）が太き（なり、良好な電気的特性が得ら
れなかった。これは高周波スパッタリングで電極金属を
作成する場合、作成される基板が絶縁体に近い為、自己
バイアスで負に帯電している。そのため、放電中は基板
もイオンで叩かれる。このイオン衝撃により、ａ −３
ｔあるいはａ−３ｉと電極金属界面が影響を受け、デバ
イスの電気的特性が劣化したと考えられる。
ところ、ａ ５ｉＴＦＴの電気適特性であるしきい値
電圧（ｖｔｈ）が太き（なり、良好な電気的特性が得ら
れなかった。これは高周波スパッタリングで電極金属を
作成する場合、作成される基板が絶縁体に近い為、自己
バイアスで負に帯電している。そのため、放電中は基板
もイオンで叩かれる。このイオン衝撃により、ａ −３
ｔあるいはａ−３ｉと電極金属界面が影響を受け、デバ
イスの電気的特性が劣化したと考えられる。
またソース電極およびドレイン電極材料は、ａ−８ｉＴ
ＦＴの場合、Ａｊ２．Ｃｒ、あるいは、高融点金属であ
る、Ｔｉ 、 Ｍｏ＋ ｌＩｌ、 Ｔａそして、それら
のシリサイドであるＴｉＳｉｘ、ＭｏＳｉｘ、ＷＳｉｘ
、ＴａＳｉｘなどが考えられる。これらの金属は、すべ
てスパッタ法で作成可能である。これらの金属を直流グ
ロー放電スパッタリング装置で作成することにより、結
晶性が比較的良好で、半導体層にダメージを与えずソー
ス電極およびドレイン電極を作成することができる。
以上のようにａ−３ｉＴＦＴのソース・ドレイン電極を
結晶構造で繊維構造、柱状構造がはっきり表われ、半導
体表面にイオン衝撃を与えない、直流グロー放電スパッ
タリング装置で作成することは非常に有効な手段である
。
ＦＴの場合、Ａｊ２．Ｃｒ、あるいは、高融点金属であ
る、Ｔｉ 、 Ｍｏ＋ ｌＩｌ、 Ｔａそして、それら
のシリサイドであるＴｉＳｉｘ、ＭｏＳｉｘ、ＷＳｉｘ
、ＴａＳｉｘなどが考えられる。これらの金属は、すべ
てスパッタ法で作成可能である。これらの金属を直流グ
ロー放電スパッタリング装置で作成することにより、結
晶性が比較的良好で、半導体層にダメージを与えずソー
ス電極およびドレイン電極を作成することができる。
以上のようにａ−３ｉＴＦＴのソース・ドレイン電極を
結晶構造で繊維構造、柱状構造がはっきり表われ、半導
体表面にイオン衝撃を与えない、直流グロー放電スパッ
タリング装置で作成することは非常に有効な手段である
。
〈作用〉
ａ −３ｉＴＦＴのソース電極およびドレイン電極を直
流グロー放電スパッタ装置で作成することにより、ａ−
３ｉＴＦＴの電気的特性である、しきい値電圧（ｖｔｈ
）、電界効果易動度（μＦＥＴ ）が、加熱等に対して
、安定で、良好なａ −５ｉＴＦＴが −作成可能であ
る。特にａ−５ｉＴＦＴのソース・ドレイン電極をパタ
ーニングした後に行うパッシベーション層である非晶質
シリコン窒化膜の作成時の基板加熱に対しても比較的安
定なａ −３ｉＴＦＴが作成可能で、しきい値電圧（ｖ
ｔｈ）、電界効果易動度（μＦＥＴ ）の良好なａ −
５ｉＴＦＴを得ることができる。以下、本発明の実施例
を用いて詳細に説明する。
流グロー放電スパッタ装置で作成することにより、ａ−
３ｉＴＦＴの電気的特性である、しきい値電圧（ｖｔｈ
）、電界効果易動度（μＦＥＴ ）が、加熱等に対して
、安定で、良好なａ −５ｉＴＦＴが −作成可能であ
る。特にａ−５ｉＴＦＴのソース・ドレイン電極をパタ
ーニングした後に行うパッシベーション層である非晶質
シリコン窒化膜の作成時の基板加熱に対しても比較的安
定なａ −３ｉＴＦＴが作成可能で、しきい値電圧（ｖ
ｔｈ）、電界効果易動度（μＦＥＴ ）の良好なａ −
５ｉＴＦＴを得ることができる。以下、本発明の実施例
を用いて詳細に説明する。
〈実施例１〉
第１図はａ −５ｉＴＦＴの構造の１例であるが、第１
図を用いて説明する。
図を用いて説明する。
ガラス基板８に電子ビーム蒸着によりＣｒを蒸着し、そ
の後ゲート電極をパターニングし、この上にプラズマＣ
ＶＤ法により窒化シリコン絶縁層６、アモルファスシリ
コン半導体層５、ｎ＋アモルファスシリコン層４を３層
連続で積層し、その後直流グロー放電スパッタリング装
置（以下Ｄ・Ｃスパッタと記す）でＣｒをスパッタ蒸着
し、第１金属層３（ソース、ドレイン電極）を形成する
。
の後ゲート電極をパターニングし、この上にプラズマＣ
ＶＤ法により窒化シリコン絶縁層６、アモルファスシリ
コン半導体層５、ｎ＋アモルファスシリコン層４を３層
連続で積層し、その後直流グロー放電スパッタリング装
置（以下Ｄ・Ｃスパッタと記す）でＣｒをスパッタ蒸着
し、第１金属層３（ソース、ドレイン電極）を形成する
。
さらにプラズマＣＶＤ法を用いて、保護層２である非晶
質シリコン窒化膜を基板加熱温度２８０°Ｃで作成した
。そしてパッシベーション層２にスルホールを作成し、
ＤＣスパッタ法によりＡ／２をスパッタ蒸着し、パター
ニングして第２金属配線層１とし、配線を外部へ引き出
した。このようにして作成したａ−３ｉＴＦＴはＲ−Ｆ
スパッタ法、ＥＢ蒸着でソース・ドレイン電極であるＣ
ｒを作成したａ−ＳｉＴＦＴに比較して、良好な、電気
的特性が得られた。その結果を表１に示した。
質シリコン窒化膜を基板加熱温度２８０°Ｃで作成した
。そしてパッシベーション層２にスルホールを作成し、
ＤＣスパッタ法によりＡ／２をスパッタ蒸着し、パター
ニングして第２金属配線層１とし、配線を外部へ引き出
した。このようにして作成したａ−３ｉＴＦＴはＲ−Ｆ
スパッタ法、ＥＢ蒸着でソース・ドレイン電極であるＣ
ｒを作成したａ−ＳｉＴＦＴに比較して、良好な、電気
的特性が得られた。その結果を表１に示した。
Ｄ−Ｃスパッタ：直流グロー放電スパッタリング装置
Ｒ−Ｆスパッタ：高周波グロー放電スパッタリング装置
ＥＢ蒸着：電子ビーム蒸着
パッシベーション：［’ｌ［温度２８０°Ｃ〈実施例２
〉 実施例１と同様に、ガラス基板８上にゲート電極７．絶
縁層６．半導体層５．ｎ＋４を形成した後にＤＣスパッ
タ法によりＡＩ！、を蒸着し、第１金属層３を形成した
後、プラズマＣＶＤ法を用いて、保護層２である非晶質
シリコン窒化膜を基板加熱温度１８０”Ｃで作成した。
〉 実施例１と同様に、ガラス基板８上にゲート電極７．絶
縁層６．半導体層５．ｎ＋４を形成した後にＤＣスパッ
タ法によりＡＩ！、を蒸着し、第１金属層３を形成した
後、プラズマＣＶＤ法を用いて、保護層２である非晶質
シリコン窒化膜を基板加熱温度１８０”Ｃで作成した。
そして保護層２にスルホールを作成し、ＤＣスパッタ法
によりＡｌをスパッタ蒸着し、パターニングして第２金
属配線層１とし、配線を外部へ引き出した。このように
して作成したａ−３ｉＴＦＴはＲ−Ｆスパッタ法、真空
蒸着てソース・ドレインであるＡｎを作成したａ −５
ｉＴＦＴに比較して良好な、電気的特性が得られた。そ
の結果を表２に示した。
によりＡｌをスパッタ蒸着し、パターニングして第２金
属配線層１とし、配線を外部へ引き出した。このように
して作成したａ−３ｉＴＦＴはＲ−Ｆスパッタ法、真空
蒸着てソース・ドレインであるＡｎを作成したａ −５
ｉＴＦＴに比較して良好な、電気的特性が得られた。そ
の結果を表２に示した。
〈実施例３〉
実施例１と同様に、ガラス基板８上にゲート電極７．絶
縁層６．半導体層５、ｎ十層４を形成した後に、ＤＣス
パッタ法により、ＭｏＳｉｘを蒸着し、第１金属層３を
形成した後、プラズマＣＶＤ法を用いて、保護層２であ
る非晶質シリコン窒化膜を基板加熱温度１８０°Ｃで作
成した。そして保護層２にスルホールを形成し、ＤＣス
パッタ法によりＡ２をスパッタ蒸着し、バターニングし
て第２金属配線層１として配線を外部へ引き出した。こ
のように作成したａ−３ｉＴＦＴはしきい値電圧３．０
（■）、電界効果易動度０ 、 ４５ （ｃＪ／Ｖ−３
） （７）良好な電気特性が得られた。
縁層６．半導体層５、ｎ十層４を形成した後に、ＤＣス
パッタ法により、ＭｏＳｉｘを蒸着し、第１金属層３を
形成した後、プラズマＣＶＤ法を用いて、保護層２であ
る非晶質シリコン窒化膜を基板加熱温度１８０°Ｃで作
成した。そして保護層２にスルホールを形成し、ＤＣス
パッタ法によりＡ２をスパッタ蒸着し、バターニングし
て第２金属配線層１として配線を外部へ引き出した。こ
のように作成したａ−３ｉＴＦＴはしきい値電圧３．０
（■）、電界効果易動度０ 、 ４５ （ｃＪ／Ｖ−３
） （７）良好な電気特性が得られた。
〈実施例４〉
実施例１と同時にガラス基板８上にゲート電極７、絶縁
層６．半導体５．ｎ十層４を形成した後に、ＤＣスパッ
タ法によりＷを蒸着し、第１金属層３を形成した後に、
プラズマＣＶＤ法を用いて、保護層２である、非晶質シ
リコン窒化膜を基板加熱温度１８０°Ｃで作成した。そ
して保護層２にスル、ホールを形成し、ＤＣスパッタ法
によりＡ／２をスパッタ蒸着し、パターニングして第２
金属配線層１として、配線を外部へ引き出した。このよ
うに作成したａ−３ｉＴＰＴはしきい値電圧３．５（■
）、電界効果易動度０．４２ （ｃ禎／ｖ、ｓ ）の良
好な電気特性が得られた。
層６．半導体５．ｎ十層４を形成した後に、ＤＣスパッ
タ法によりＷを蒸着し、第１金属層３を形成した後に、
プラズマＣＶＤ法を用いて、保護層２である、非晶質シ
リコン窒化膜を基板加熱温度１８０°Ｃで作成した。そ
して保護層２にスル、ホールを形成し、ＤＣスパッタ法
によりＡ／２をスパッタ蒸着し、パターニングして第２
金属配線層１として、配線を外部へ引き出した。このよ
うに作成したａ−３ｉＴＰＴはしきい値電圧３．５（■
）、電界効果易動度０．４２ （ｃ禎／ｖ、ｓ ）の良
好な電気特性が得られた。
第１図は本発明の製造方法により得られる薄膜トランジ
スタの実施例を示す断面図である。 １、第２金属配線層 ２．１ｔＪｌ！（バンシベーション層）３、第１金属層
（ソース電極、ドレイン電極）４、 ｎ土層 ５、半導体層 ６、絶縁層 ７、ゲート電極 ８、ガラス基板 特 許 出 願 人 凸版印刷株式会社 代表者 鈴木和夫
スタの実施例を示す断面図である。 １、第２金属配線層 ２．１ｔＪｌ！（バンシベーション層）３、第１金属層
（ソース電極、ドレイン電極）４、 ｎ土層 ５、半導体層 ６、絶縁層 ７、ゲート電極 ８、ガラス基板 特 許 出 願 人 凸版印刷株式会社 代表者 鈴木和夫
Claims (5)
- （１）非晶質シリコン薄膜トランジスタにおけるソース
電極およびドレイン電極を直流グロー放電スパッタリン
グ装置で作製することを特徴とするアモルファスシリコ
ン薄膜トランジスタの製造方法。 - （２）ソース電極およびドレイン電極金属がＣｒである
特許請求の範囲第１項記載の非晶質シリコン薄膜トラン
ジスタの製造方法。 - （３）ソース電極およびドレイン電極金属がＡｌである
特許請求の範囲第１項記載の非晶質シリコン薄膜トラン
ジスタの製造方法。 - （４）ソース電極およびドレイン電極金属が高融点金属
のＴｉ、Ｍｏ、Ｗ、Ｔａから選択された少なくとも一種
である特許請求の範囲第１項記載の非晶質シリコン薄膜
トランジスタの製造方法。 - （５）ソース電極およびドレイン電極金属が高融点金属
シリサイドのＴｉＳｉｘ、ＭｏＳｉｘ、ＷＳｉｘ、Ｔａ
Ｓｉｘである特許請求の範囲第１項記載の非晶質シリコ
ン薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11767587A JPS63283067A (ja) | 1987-05-14 | 1987-05-14 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11767587A JPS63283067A (ja) | 1987-05-14 | 1987-05-14 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63283067A true JPS63283067A (ja) | 1988-11-18 |
Family
ID=14717504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11767587A Pending JPS63283067A (ja) | 1987-05-14 | 1987-05-14 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63283067A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100237004B1 (ko) * | 1996-07-09 | 2000-01-15 | 구본준 | 박막트랜지스터의 제조방법 |
-
1987
- 1987-05-14 JP JP11767587A patent/JPS63283067A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100237004B1 (ko) * | 1996-07-09 | 2000-01-15 | 구본준 | 박막트랜지스터의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62259471A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6049669A (ja) | 薄膜トランジスタ | |
| EP2126966B1 (en) | Thin-film transistor with amorphous insulator film | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| JPH05218083A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02222546A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH0546106B2 (ja) | ||
| US6784034B1 (en) | Method for fabricating a thin film transistor | |
| JPS63283067A (ja) | 薄膜トランジスタの製造方法 | |
| TW200412673A (en) | Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer | |
| JPS60149173A (ja) | 化合物半導体装置の製造方法 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JP3419072B2 (ja) | 化合物半導体装置の製造方法 | |
| US9634036B1 (en) | Metal oxide thin-film transistor, method of fabricating the same, and array substrate | |
| JP2773937B2 (ja) | 半導体装置の製造方法 | |
| JPS5818966A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
| JP3190841B2 (ja) | 順スタガ型薄膜トランジスタ | |
| CN112086469A (zh) | 阵列基板及其制备方法、显示装置 | |
| JPH10313122A (ja) | 薄膜トランジスタ | |
| JPH09116162A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6132475A (ja) | 薄膜電界効果トランジスタ | |
| CN110707046A (zh) | 阵列基板及其制备方法 | |
| JPS58219768A (ja) | 半導体装置およびその製造方法 |