JPS6327718B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は鍵盤の鍵等の操作子の操作タイミン
グに対応して自動演奏の進行を自動的に制御する
ようにした電子楽器に関する。 一般に、電子楽器の自動演奏装置としては、ベ
ース音およびコード音を自動演奏するもの、アル
ペジヨ音を自動演奏するもの、リズム音を自動演
奏するもの、あるいはこれらを適宜組み合せたも
の等があるが、いずれも最初にテンポを設定して
スタートさせてしまうとこの初期テンポが最後ま
で維持されて自動演奏が行われる。 このような自動演奏装置を具えた電子楽器にお
いて、自動演奏装置からの自動演奏にしたがつて
押鍵による演奏を行う場合、押鍵タイミングが自
動演奏の進行とずれてしまうと好ましくない状態
が生じる。例えば、自動演奏の進行に対して押鍵
タイミングが早い場合を考えると、自動演奏はこ
の押鍵にかかわらず一定のテンポが維持されるの
で、次の押鍵タイミングに適正な符長間隔をもた
せると自動演奏からの進みはそのまま残ることに
なり、また次の押鍵タイミングを自動演奏に合せ
れば押鍵間隔は長くなつて適正な符長がとれなく
なつてしまう。逆に、自動演奏に対して押鍵タイ
ミングが遅い場合を考えると、次の押鍵タイミン
グに適正な符長間隔をもたせると自動演奏からの
遅れはそのまま残ることになり、また次の押鍵タ
イミングを自動演奏に合せれば押鍵間隔は短くな
つて同様に適正な符長がとれなくなつてしまう。 この発明は上記した点に鑑みてなされたもの
で、操作子の操作タイミングに対応して自動演奏
の進行および停止が自動的に制御される自動演奏
装置を提供することを目的とする。 この発明によれば、自動演奏による自動演奏発
音タイミングと押鍵タイミングとが比較され、こ
の比較において自動演奏発音タイミングより押鍵
タイミングが早いときは自動演奏を高速若しくは
瞬間的に先に進ませ、自動演奏発音タイミングよ
り押鍵タイミングが遅いときは自動演奏の進行を
一時停止させ、押鍵による演奏と自動演奏との進
行一致を図つている。 以下、この発明の一実施例を添付図面を参照し
て詳細に説明する。 第１図は、楽譜１に形成された磁気テープ１ａ
の記録データを楽譜データ読取装置２で読み取
り、この読取データに基づきメロデイ音を自動演
奏するメロデイ音自動演奏機能およびコード音、
ベース音等の伴奏音を自動演奏する伴奏音自動演
奏機能およびリズム音を自動演奏するリズム音自
動演奏機能を具えた電子楽器にこの発明を適用し
た実施例を示したものである。ただし、この実施
例では楽譜データ読み取りに基づくメロデイ音自
動演奏はメロデイ演奏練習用のために実行されて
おり、メロデイ音を小さな音で自動演奏するとと
もに次に押下すべき鍵の表示のために用いられ
る。すなわちこの実施例ではメロデイ音自動演奏
は常に１音分だけ前の演奏および表示を行うよう
になつている。 楽譜１に形成された磁気テープ１ａの記録デー
タを読み取る楽譜データ読取装置２の出力はデー
タメモリ３に加えられ、読取りデータに対応する
データフオーマツトが選択される。このデータフ
オーマツトの一例を示すと第１表のようになる。

【表】 すなわち各データD_i（ｉ＝１……ｎ）は音高デ
ータTL１および符長データTL２からなり、音高
データTL１は例えばノートを示す４ビツトのノ
ートコードNCおよびオクターブを示す３ビツト
のオクターブコードOCの計７ビツトのデータか
ら構成され、符長データは例えば８ビツトのデー
タから構成される。符長データの一例を示すと第
２表のようになる。

【表】 また休符は音高データの各ビツトの全て“０”
にすることにより表わされ、データの終了を示す
終了D_oは音高データTL１および符長データTL
２の各ビツトを全て“１”にすることによつて表
わされる。 データメモリ３からの各データD_iの読み出しは
アドレスカウンタ４よつて行われる。このアドレ
スカウンタ４は、まず電源投入に際し、スタート
ストツプ制御回路５のフリツプフロツプ５１の出
力によつてリセツトされる。すなわちスタートス
トツプ制御回路５のフリツプフロツプ５１のセツ
ト端子Ｓには電源投入に際して生じるイニシヤル
クリア信号ICがオア回路ORIを介して加えられて
おり、これによりフリツプフロツプ５１はセツト
され、アドレスカウンタ４をイニシヤルクリアす
る。またスタートストツプ制御回路５のフリツプ
フロツプ５１の出力はデータメモリ３のデイスイ
ネイブル端子DISに加えられており、データメモ
リ３を不動作にしている。 続いて、スタートストツプ制御回路５のスター
トセツトスイツチ５２をオンにすると、このスタ
ートセツトスイツチ５２の出力は微分回路５３で
微分されたのちフリツプフロツプ５１のリセツト
端子Ｒに加わり、フリツプフロツプ５１をリセツ
トする。これによりアドレスカウンタ４のリセツ
トは解除され、データメモリ３は動作可能とな
る。また微分回路５３の微分出力（１発のパル
ス）はオア回路OR２を介してフリツプフロツプ
５４のリセツト端子Ｒに加えられ、フリツプフロ
ツプ５４をリセツトするとともにスタートセツト
信号SSとして送出される。フリツプフロツプ５
４の出力Ｑは後述するようにプレイ信号PLとし
て用いられる。のこ場合、スタートセツト信号
SS（１発のパルス）は生じるがプレイ信号PLは
“０”のままである。また微分回路５３の出力は
オア回路OR３を介してアドレスクロツク信号
ACKとてしカウンタ４のクロツク端子CKに加わ
り、アドレスカウンタ４を１スイツチだけ進め、
データメモリ３から最初のデータＤ１すなわち第
１音に関する音高データTL１および符長データ
TL２を読み出させる。データメモリ３から読み
出された音高データTL１および符長データTL２
はラツチ回路６に加えられる。ラツチ回路６は、
そのストローブ端子Ｓに前述したオア回路３の出
力（アドレスクロツク信号ACK）が遅延回路７
を介して加えられており、この遅延回路７の出力
によつて上記第１音に関する音高データTL１お
よび符長データTL２をラツチする。ラツチ回路
６にラツチされたデータのうち音高データTL１
は休符検出回路８およびメロデイ音形成部９の鍵
表示制御回路９１および自動演奏メロデイ音形成
回路９２に加えられ、符長データTL２はラツチ
回路１０に加えられる。ただし、ラツチ回路１０
は、ストローブ端子Ｓにオア回路OR３の出力が
そのまま（遅延されずに）加えられているので第
１音に関する符長データTL２はラツチされない。
また休符検出回路８は休符を検出するためのもの
で、前述したように休符は音高データTL１の全
部ビツトを“０”にすることにより表わしている
ので、これを利用して休符を検出し、休符検出信
号RDを発生する。 メロデイ音形成部９の鍵表示制御回路９１は、
加えられた音高データTL１に対応する鍵の表示
を制御するためのもので、鍵表示セレクトスイツ
チ９３のオンにより動作可能になり、加えられた
音高データTL１に対応する鍵を表示するための
鍵表示信号を上鍵盤９４に送出する。上鍵盤９４
は詳細を図示しないが各鍵に対応してそれぞれ表
示ランプが配設されており、鍵表示制御回路９１
からの鍵表示信号に応じて対応する表示ランプを
点燈する。なお鍵表示セレクトスイツチ９３がオ
フのときは鍵表示制御回路９１は不動作となり、
上鍵盤９４における鍵表示は行われない。 また、自動演奏メロデイ音形成回路９２は、加
えられた音高データTL１に対応するメロデイ音
を形成するためのものである。自動演奏メロデイ
音形成回路９２はメロデイ音自動演奏セレクトス
イツト９５のオンにより動作可能となり、加えら
れた音高データの示すメロデイ音に対応する楽音
信号を形成し、これをサウンドシステム１１に加
え、メロデイ音として発音させる。なおメロデイ
音自動演奏セレクトスイツチ９５がオフのときは
自動演奏メロデイ音形成回路９２は不動作となる
ので自動演奏によるメロデイ音は発音されない。 すなわち、まず鍵表示セレクトスイツチ９３が
オンであるという条件で演奏の第１音の鍵（最初
に押下すべき鍵）がその鍵に配設された表示ラン
プによつて表示され、またメロデイ音自動演奏セ
レクトスイツチ９５がオンであるという条件で演
奏の第１音（最初に発音すべき音）が発音され
る。なお自動演奏メロデイ音形成回路９２によつ
て発音される音は“発音すべき”が発音されるの
で通常はメロデイ音自動演奏セレクトスイツチ９
５をオフにするかあるいは自動メロデイ音の音量
調整用のボリユーム（図示せず）をしぼつて使用
する。以下メロデイ音自動演奏セレクトスイツチ
９５がオフとして説明する。 この状態で、上鍵盤９４の表示ランプが点燈し
ている鍵を押下すると、この押下鍵はキースイツ
チ回路９６で検出され、キースイツチ回路９６か
らこの押下鍵を示すキーコードKC（ビツトのノー
トコードNCおよび３ビツトのオクターブコード
OCから構成される）が出力される。このキーコ
ードKCはメロデイ音形成回路９７に加えられる。
メロデイ音形成回路９７はこのキーコードKCが
示すメロデイ音に対応する楽音信号を形成し、こ
れをサウンドシスム１１に加え、メロデイ音とし
て発音させる。 またキースイツチ回路９６から出力されるキー
コードKCは比較回路１２のＢ入力に加えられる。
比較回路１２は、Ａ入力にラツチ６にラツチされ
たデータのうちの音高データTL１が加えられて
おり、このＡ入力に加えられる音高データTL１
（押下すべき音を示す）とＢ入力に加えられるキ
ーコードKC（押下した音を示す）が一致すると
（Ａ＝Ｂ）、一致信号を出力する。この一致信号は
アンド回路１に加えられる。アンド回路Ａ１は、
他の入力キースイツチ回路９６から出力されるキ
ーオン信号KON（鍵が押下されていると“１”と
なり、離鍵されると“０”となる信号）を微分回
路１３で微分した信号が加えられており、表示ラ
ンプが点燈している鍵を押下したという条件で、
鍵の押下に同期したパルス（押鍵一致信号）
KEQを出力する。この押鍵一致信号KEQはセレ
クトスイツチ１４を介して早送り停止制御回路１
５に加えられるとともにスタートストツプ制御回
路５のフリツプフロツプ５４のセツト端子Ｓおよ
びアンド回路Ａ２に加えられる。なおセレクトス
イツチ１４が図示と反対側に切換わつていると鍵
盤でいかなる鍵が押下されても信号KEQが生じ
る。以下セレクトスイツチ１４が図示のように切
換わつているとして説明する。 早送り停止制御回路１５は、上記一発目の押鍵
一致信号KEQが加えられてもこれに対して何ら
動作しない。しかし、スタートストツプ制御回路
５のフリツプフロツプ５４はリセツトされてお
り、フリツプフロツプ５４から出力されるプレイ
信号PLがデイレイフリツプフロツプDF１、イン
バータIN１を介して加わるアンド回路Ａ２は動
作可能となつているので、押鍵一致信号KEQを
このアンド回路Ａ２を介してオア回路OR３およ
びOR４に加える。したがつてオア回路OR３の
出力からはアドレスクロツク信号ACKが出力さ
れ、アドレスカウンタを１ステツプ進める。また
オア回路OR４の出力はキーオンタイミング信号
KOTとしてテンポ制御回路１６に加えられる。
このキータイミング信号KOTは後述するように
テンポ制御回路１６において発生テンポパルス
TPを制御するために用られる。 なお、フリツプフロツプ５４は一発目の押鍵一
致信号KEQによつてセツトされ、プレイ信号PL
は“１”に立上がるのでデイレイフリツプフロツ
プDF１、インバータIN１を介してアンド回路Ａ
２に加わる信号はプレイ信号の立上がりから１ク
ロツクタイムだけ遅れて“０”となり、アンド回
路Ａ２は不動作となつてアンド回路Ａ２における
以後の押鍵一致信号KEQの通過は禁止される。 またオア回路OR３の出力はラツチ回路１０の
ストローブ端子に加えられるので、ラツチ回路１
０にはラツチ６にラツチされている第１音に関す
る符長データTL２がラツチされる。 一発目の押鍵一致信号KEQによつてアドレス
カウンタ４が１ステツプ進められることにより、
データメモリ３からは第２音に関するデータＤ２
（音高データTL１、符長データTL２）が読み出
され、このデータＤ２はオア回路OR３の出力を
遅延回路７で遅延した信号によつてラツチ回路６
にラツチされる。そしてラツチ回路６にラツチさ
れたデータのうち音高データTL１は休符検出回
路、メロデイ音形成回路９に加えられ、休符検出
および次に発音すべき音の鍵に配設された表示ラ
ンプの点燈制御を行う。これら制御に関しては前
述の場合と同様である。 またスタートストツプ制御回路５から発生され
るプレイ信号PLはテンポ制御回路１６に加えら
れる。テンポ制御回路１６はこの実施例における
自動演奏のテンポを決定するテンポパルスTPを
形成するもので、詳細な構成は後に説明するが初
期状態においてはプレイ信号PLが生じているこ
とを条件に予め設定された初期テンポパルスが出
力される。このテンポパルスTPはアンド回路Ａ
３、オア回路OR５を介してリズムカウンタ１７
のクロツク端子CKに加えられる。 リズムカウンタ１７はテンポパルスTPを計数
し、これから説明する伴奏音自動演奏の進行を制
御する。なおこのリズムカウンタ１７は前述した
プレイ信号PLを微分回路１８で微分した信号に
よつてセツトされるフリツプフロツプ１９の出力
によつてイニシヤルセツトされるように構成され
ている。またストツプスイツチ２０は伴奏音自動
演奏を停止させるためのもので、ストツプスイツ
チ２０をオンにすることによりフリツプフロツプ
１９をリセツトし、リズムカウンタ１７を不動作
にする。 リズムカウンタ１７の出力は伴奏音形成部２１
のリズムパターン発生回路２１１に加えられ。リ
ズムパターン発生回路２１１はリズムカウンタ１
７の出力をアドレス信号として所定の演奏パター
ンを記憶したリイードオンリイメモリを具えてお
り、リズムカウンタ１７の出力に対応してこの演
奏パターンに基づくパターンパルスを順次発生す
る。リズムパターン発生回路２１１から発生され
るパターンパルスは伴奏音形成回路２１２および
リズム音形成回路２１３に加えられる。 伴奏音形成回路２１２は、下鍵盤２１７で押下
されている鍵を検出し、この鍵を示す鍵情報を出
力するキースイツチ回路２１４の出力およびペダ
ル鍵盤２１５で押下されている鍵を検出し、この
鍵を示す鍵情報を出力するキースイツチ回路２１
６の出力を受入し、これら鍵情報およびリズムパ
ターン発生回路２１１から順次出力されるパター
ンパルスに基づきコード音、ベース音およびアル
ペジヨ音等伴奏音に対応する楽音信号を形成す
る。 またリズム音形成回路２１３はリズムパターン
発生回路２１１から発生されるパターンパルスに
基づき複数のリズム音源を開閉し、リズム音に対
応する楽音信号を形成する。 なお、下鍵盤およびペダル鍵盤からの鍵情報お
よびパターンパルスに基づきコード音、ベース
音、アルペジヨ音等の伴奏音を形成する装置およ
びパターンパルスに基づきリズム音を形成する装
置としては周知の種々のものを用いることができ
るので、詳細な構成説明についてはこの明細書で
は省略する。 このようにして伴奏音形成部２１で形成された
伴奏音を示す楽音信号はサウンドシステム１１に
加えられ、楽音として発音される。 このようにメロデイ音形成部９の上鍵盤９４に
おいて第２音に対応する鍵に配設された表示ラン
プが点燈し、伴奏音自動演奏が開始した状態で、
上鍵盤９４の表示ランプが点燈している鍵を押下
すると、比較回路１２から一致信号が生じ、アン
ド回路Ａ１が動作可能となつてセレクトスイツチ
１４を介して押鍵一致信号KEQが早送り停止制
御回路１５に加えられる。 早送り停止制御回路１５はラツチ回路１０にラ
ツチされた符長データTL２に基づき上鍵盤９４
での押鍵タイミングが早いか遅いかを判断し、早
い場合は早送り信号FFを出力し、遅い場合は停
止信号STを出力する。この早送り信号FFはアン
ド回路Ａ４に加えられるとともにインバータIN
２で反転されてアンド回路Ａ３に加えられる。こ
れによりアンド回路Ａ３は不動作となるが、アン
ド回路Ａ４は動作可能となり、高速のクロツクパ
ルスφがアンド回路Ａ４、オア回路OR５を介し
てテンポパルスTPとして出力される。したがつ
て自動演奏は急速に進められ、自動演奏の進行と
押鍵タイミングとの一致が図られる。また停止信
号STはインバータIN３で反転されてアンド回路
Ａ４およびＡ３に加えられる。これによりアンド
回路Ａ４およびＡ３は不動作となるので、オア回
路OR５から出力されるテンポパルスは停止さ
れ、自動演奏の進行は停止される。この停止は後
述する説明から明らかなように押鍵があるまで続
けられるので、これによつて自動演奏の進行と押
鍵タイミングとの一致が図られる。 上記早送り停止制御回路１５の詳細構成例は第
２図に示される。第２図においてカウンタ１５１
はリセツト端子Ｒにオア回路OR３（第１図）の
出力が加えられており、クロツク端子CKにテン
ポパルスTPが加えられているので、オア回路
OR３の出力（上記の場合においては第１音の押
鍵タイミング）に同期してリセツトされ以後テン
ポパルスTPを計数する。 比較回路１５２はＢ入力に上記カウンタ１５１
の出力、Ａ入力にラツチ回路１０（第１図）の出
力が加えられている。この場合、ラツチ回路１０
にラツチされている情報は前述した説明から明ら
かのように第１音に関する符長データTL２であ
る。比較回路１５２はＡ入力に加えられる符長デ
ータTL２とカウンタ１５１の計数値を比較し、
Ａ＞Ｂであるとライン１５３に信号“１”を出力
し、Ａ＝Ｂとなるとライン１５４に信号“１”を
入力する。 第２音に関する押鍵タイミングは符長DTL２
との関係のもとに早い場合、一致した場合および
遅い場合があるが、以下それぞれの場合における
動作を説明するむる (1) 押鍵タイミングが早い場合 押鍵タイミングがラツチ回路１０にラツチさ
れている符長データTL２に対して早い場合は、
カウンタ１５１の計数値が上記符長データTL
２に達する前に押鍵一致信号KEQが生じる。
したがつて押鍵一致信号KEQが生じたタイミ
ングにおいて比較回路１５２からはライン１５
３に信号“１”が生じており、押鍵一致信号
KEQ、ライン１５３の信号および休符検出回
路８（第１図）からの休符検出信号RDをイン
バータIN４で反転した信号（この場合休符検
出信号RDは“Ｏ”とする）のアンド条件をと
るアンド回路Ａ５の出力は“１”となり、この
アンド回路Ａ５の出力はフリツプフロツプ１５
５のセツト端子Ｓに加えられているのでフリツ
プフロツプ１５５はセツトされる。このフリツ
プフロツプ１５５の出力Ｑは早送り信号FFと
して送出され、前述したようにアンド回路Ａ４
（第１図）を動作可能にして自動演奏を急速に
進ませる。 またフリツプフロツプ１５５の出力はデイレ
イフリツプフロツプDF２を介してアンド回路
Ａ６に加えられる。アンド回路Ａ６は他の入力
に前述したインバータIN４の出力（休符検出
信号RDを反転した信号）および比較回路１５
２から出力されるライン１５４の信号を微分回
路１５６で微分した符長一致信号KEQが加え
られている。したがつてアンド回路Ａ６は比較
回路１５２においてＡ＝Ｂが成立し、符長信号
一致信号LEQが生じた時点でそのアンド条件
が成立し、信号“１”（パルス信号）を出力す
る。この信号はオア回路OR６を介してオア回
路OR３（第１図）に加えられアドレスクロツ
ク信号ACKとしてアドレスカウンタ４のクロ
ツク端子CKに加えられアドレスカウンタ４を
１ステツプ進める。ところでこの場合、カウン
タ１５１は高速クロツクφで進められるので瞬
時に符長データTL２に達し、比較回路１５２
においてＡ＝Ｂが成立する。したがつて押鍵一
致信号KEQとほぼ同時にアンド回路６のアン
ド条件が成立し、押鍵一致信号とほぼ同時にア
ドレスカウンタ４が１ステツプ進められる。な
お早送り信号FFを出力するフリツプフロツプ
１５５のリセツト端子Ｒにはアンド回路Ａ６の
出力、スタートセツト信号SS、イニシヤルク
リア信号ICのオア条件をとるオア回路OR７の
出力が加えられており、この場合はアンド回路
Ａ６の出力によつてフリツプフロツプ１５５は
リセツトされ、早送り信号FFは“０”となる。 すなわち押鍵タイミングがラツチ回路１０に
ラツチされている符長データTL２に対して早
い場合はカウンタ１５１の計数値が符長データ
TL２に一致するまで自動演奏が急速に進めら
れ、自動演奏進行が押鍵タイミングに一致させ
られる。 (2) 押鍵タイミングが一致した場合 押鍵タイミングがラツチ回路１０にラツチさ
れている符長データTL２に一致した場合は、
押鍵一致信号KEQと同時に比較回路１５２に
おいてＡ＝Ｂが成立し、ライン１５４に信号
“１”が生じる。この信号“１”は微分回路１
５６で微分され、符長一致信号LEQとしてア
ンド回路Ａ７に加えられる。アンド回路Ａ７
は、他の入力に休符検出信号RDを反転したイ
ンバータIN４の出力および押鍵一致信号KEQ
が加えられている。したがつてアンド回路Ａ７
のアンド条件は成立し、信号“１”パルス信
号）をオア回路OR６を介してオア回路OR３
に加える。これによりオア回路OR３の入力に
はアドレスクロツク信号ACKが生じ、このア
ドレスクロツク信号ACKによつてアドレスカ
ウンタ４は１ステツプ進められる。すなわち押
鍵タイミングがラツチ回路１０にラツチされて
いる符長データTL２に一致している場合はテ
ンポパルスTPに対して何の制御を加えること
なくアドレスカウンタ４を次のステツプに進め
る。 (3) 押鍵タイミングが遅い場合 押鍵タイミングがラツチ回路１０にラツチさ
れている符長データTL２に対して遅い場合、
またはミスタツチにより正確な押鍵が遅れた場
合は、押鍵一致信号KEQが生じる前にカウン
タ１５１の計数値は上記符長データTL２に達
し、比較回路１５２でＡ＝Ｂが成立し、微分回
路１５６から符長一致信号LEQが生じる。こ
の信号LEQはアンド回路Ａ８に入力される。
アンド回路Ａ８の他の入力にはインバータIN
４の出力信号およびアンド回路Ａ７の出力をイ
ンバータIN５で反転した信号が加えられてお
り、この場合は休符検出信号RDは“０”、ア
ンド回路Ａ７の出力は“０”であるからアンド
回路Ａ８のアンド条件は成立し、信号“１”を
出力する。このアンド回路Ａ８の出力は他の入
力にフリツプフロツプ１５５の反転出力Ｑ（こ
の場合は“１”である）が加わるアンド回路Ａ
９を介してフリツプフロツプ１５７のセツト端
子Ｓに加えられる。これによりフリツプフロツ
プ１５７はセツトされる。このフリツプフロツ
プ１５７の出力Ｑは停止信号STとして送出さ
れ、前述したようにアンド回路Ａ３，Ａ４（第
１図）を不動作にし、自動演奏の進行を一時停
止させる。 またフリツプフロツプ１５７の出力Ｑはデイ
レイフリツプフロツプDF３を介してアンド回
路Ａ１０に加えられる。アンド回路Ａ１０は他
の入力にインバータIN４の出力および押鍵一
致信号KEQが加えられている。したがつてア
ンド回路Ａ１０は押鍵一致信号KEQのタイミ
ングでそのアンド条件が成立し、信号“１”
（パルス信号）をオア回路OR６を介してオア
回路OR３（第１図）に加え、アドレスクロツ
ク信号ACKを発生させることによりアドレス
カウンタ４を１ステツプ進める。なお停止信号
STを出力するフリツプフロツプ１５７のリセ
ツト端子Ｒにはアンド回路Ａ１０の出力、スタ
ートセツト信号SSおよびイニシヤルクリア信
号ICのオア条件をとるオア回路OR８の出力が
加えられており、この場合はアンド回路Ａ１０
の出力によつてフリツプフロツプ１５６はリセ
ツトされ、停止信号STは“０”となる。 すなわち押鍵タイミングがラツチ回路１０に
ラツチされている符長データTL２に対して遅
い場合は、押鍵タイミングが上記符長データ
TL２に一致してから押鍵があるまで自動演奏
の進行を一時停止させ、自動演奏の進行を押鍵
タイミングに一致させる。 なお以上の動作説明は、休符検出回路８から出
力される休符検出信号RDが“０”であるとした
が、休符検出信号RDが“１”の場合、すなわち
次に押下すべき音が休符であるとすると、その符
長データTL２のタイミングで鍵は押下されない。
この場合は、休符検出信号RDと符長一致信号
LEQとのアンド条件をとるアンド回路Ａ１１が
符長一致信号LEQが生じるタイミングで、すな
わち比較回路１５２における比較においてカウン
タ１５１の計数値がラツチ回路１０にラツチされ
た符長データTL２に一致した時点で信号“１”
（パルス信号）を出力し、これをオア回路OR６
を介してオア回路OR３に加え、アドレスクロツ
ク信号ACKを生じさせ、アドレスカウンタを１
ステツプ進める。 また、アンド回路Ａ５，Ａ７，Ａ１０，Ａ１１
の出力はオア回路OR９でオア条件がとられ、オ
ア回路OR４（第１図）を介してキーオンタイミ
ング信号KOTとしてテンポ制御回路１６に加え
られる。 なお上記の説明では第１音と第２音との関係の
もとに説明したが第３音、第４音等に関しても以
下同様の制御が行われる。 自動演奏が終了し、データメモリ３から終了デ
ータ（音高データTL１符長データTL２とも全ビ
ツト“１”）が読み出されると、このデータはス
タートストツプ制御回路５の終了検出回路５５で
検出される。この終了検出回路５５の検出出力は
オア回路OR１を介してフリツプフロツプ５１の
セツト端子Ｓに加えられるとともにオア回路OR
２を介してフリツプフロツプ５４のリセツト端子
Ｒに加えられ、フリツプフロツプ５１をセツトし
５４をリセツトする。これによりデータメモリ３
は不動作となり、アドレスカウンタ４はリセツト
され、プレイ信号は“０”となる。 上記動作を第３図に示すタイミングチヤートに
したがつて説明すると次のようになる。なおこの
場合は第３図ａに示すような楽譜にしたがつて自
動演奏を実行し、第２音は押鍵タイミングが早す
ぎ、第４音（休符も１音として数える）は押鍵タ
イミングが遅れ、第５音は押鍵タイミングが一致
した場合を示している。 まずスタートストツプ制御回路５のスタートセ
ツトスイツチ５２をオンにすると第３図ｂに示す
ようにスタートセツト信号SSが生じる。これに
よりアドレスクロツク信号ACK（第３図ｆ）が生
じ、アドレスカウンタ４は１ステツプ進み、デー
タメモリ３は第１音に関するデータＤ１（第３図
ｇ）が読み出される。このデータＤ１はラツチ回
路６にラツチされ、このラツチされたデータのう
ち音高データTL１に基づきメロデイ音形成部９
の上鍵盤９４で次に押下すべき鍵が表示ランプに
より表示される。第３図ｊはこの表示に関するデ
ータを示したものである。 続いて上鍵盤９４で表示ランプによつて表示さ
れている鍵（データＤ１の音高データTL１によ
つて指定された鍵）を押下すると押鍵一致信号
KEQ（第３図ｃ）が生じ、これによつてプレイ信
号PL（第３図ｄ）が立上がり、同時にアドレスク
ロツク信号ACKが生じる。そしてこのアドレス
クロツク信号ACKによつてデータＤ１の符長デ
ータTL２はラツチ回路１０にラツチされる（第
３図ｋ。またアドレスクロツク信号ACKによつ
てアドレスカウンタ４は１ステツプ進められ、デ
ータメモリ３からはデータＤ２が読み出される。
データメモリ３からデータＤ２が読み出される
と、ラツチ回路６のラツチ内容はデータＤ２に変
化し、メロデイ音形成部９の上鍵盤９４における
表示ランプによる表示はデータＤ２の音高データ
TL１によつて指定される鍵になる。 この状態でデータＤ１の符長データTL２によ
つて指定される符長よりも早く上鍵盤９４で表示
ランプによつて表示されている鍵を押下すると、
この押下タイミングで押鍵一致信号KEQが生じ
るが早送り停止制御回路１５のカウンタ１５１
（第２図）の計数値がラツチ回路１０にラツチさ
れたデータＤ１の符長データTL２に達しないの
で早送り停止制御回路１５のアンド回路Ａ５（第
２図）のアンド回路条件が成立し、フリツプフロ
ツプ１５５がセツトされ、早送り信号FFが生じ
る（第３図ｈ）。これによつてアンド回路Ａ４
（第１図）が動作可能となつて、カウンタ１５１
はクロツクパルスφによつて急速にカウントアツ
プされ、比較回路１５２でＡ＝Ｂが成立し、符長
一致信号LEQが生じる。符長一致信号LEQが生
じるとアンド回路Ａ６（第３図）のアンド条件が
成立しアドレスクロツク信号ACKが生じる。こ
のアドレスクロツク信号ACKによつてラツチ回
路１０の内容はラツチ回路６にラツチされている
データＤ２の符長データTL２に書き換えられ、
またデータメモリ３からはデータＤ３が読み出さ
れる。またアンド回路Ａ６の出力よつてフリツプ
フロツプ１５５はリセツトされ、早送り信号FF
は停止する。すなわち押鍵タイミングが符長デー
タTL２によつて指定されているタイミングより
早いとテンポパルスTPを高速パルスφに切り換
え、自動演奏を急速に進めることによつて自動演
奏の進行を押鍵タイミングに一致させる。 データメモリ３からデータＤ３が読み出される
ことによりラツチ回路６のラツチ内容はデータＤ
２からＤ３に変化する。ところでデータＤ３は休
符を示すデータなのでこれは休符検出回路８によ
つて検出され、休符検出回路８から第３図ｅに示
すように休符検出信号RDが出力される。これに
より早送り停止回路１５のカウンタ１５１の内容
がラツチ回路１０にラツチされているデータＤ２
の符長データTL２に達するタイミングでアンド
回路Ａ１１はそのアンド条件が成立し、アドレス
クロツク信号ACKを生じさせる。 アドレスクロツク信号ACKが生じると、ラツ
チ回路１０の内容はラツチ回路６にラツチされて
いるデータＤ３の符長データに書き換えられ、デ
ータメモリ３から読み出されるデータはデータＤ
３からＤ４に変化する。そしてラツチ回路６の内
容はデータＤ４に書き換えられ、メロデイ音形成
部９の上鍵盤９４ではデータＤ４の音高データ
TL１によつて指定される鍵が表示ランプによつ
て表示される。 ここで今度はデータＤの符長データによつて指
定されるタイミングよりも押鍵タイミングが遅い
と押鍵一致信号KEQが生じる前に早送り停止制
御回路１５の比較回路１５２でＡ＝Ｂが成立する
ので、このタイミングでアンド回路Ａ８のアンド
条件が成立し、フリツプフロツプ１５７がセツト
され、停止信号ST（第３図ｉ）が生じる。停止信
号STが生じると前述のようにして自動演奏が停
止される。この状態で押鍵一致信号KEQが生じ
ると早送り停止制御回路１５のアンド回路Ａ１０
のアンド条件が成立し、アドレスクロツク信号
ACKが生じる。そして、このアドレスクロツク
信号ACKによりラツチ回路６にラツチされてい
るデータＤ４の符長データTL１はラツチ回路６
に移され、またアドレスカウンタ４は１ステツプ
進められ、データメモリ３からデータＤ５が読み
出される。またアンド回路Ａ１０の出力によつて
フリツプフロツプ１５７がリセツトされ、停止信
号ちSTは“０”になる。これによつて自動演奏
の停止は解除される。すなわち押鍵タイミングが
符長データTL２によつて指定されているタイミ
ングより遅いと押鍵があるまで自動演奏が停止さ
れ、自動演奏の進行が押鍵タイミングに一致させ
られる。 データメモリ３からのデータＤ５の読み出しに
より、ラツチ回路６のラツチデータはこのデータ
Ｄ５に書き換えられ、メロデイ音形成部９の上鍵
盤９４においてデータＤ５の音高データTL１に
よつて指定される鍵が表示ランプによつて表示さ
れる。そしてこの表示ランプによつて表示されて
いる鍵が、ラツチ回路１０にラツチされているデ
ータＤ４の符長データによつて指定されるタイミ
ングと一致して押下されると、早送り停止制御回
路１５のアンド回路Ａ７のアンド条件が成立し、
アドレスクロツク信号AKCが生じる。すなわち
押鍵タイミングが符長データTL２によつて指定
されているタイミングと一致すると早送り停止制
御回路１５は自動演奏の進行に対して何の制御も
加えない。 次にテンポ制御回路１６に関して説明する。 テンポ制御回路１６は、押鍵テンポに対応して
テンポパルスTPを制御する。すなわち押鍵テン
ポTPが速くなるとこれにしたがつてテンポパル
スTPの周期を短くし、押鍵テンポTPが遅くなる
とこれにしたがつて押鍵テンポTPの周期を長く
するように制御する。この制御はラツチ回路１０
にラツチされる各音の符長データTL２およびオ
ア回路OR４から出力されるキーオンタイミング
信号KOTにしたがつて行われる。 第４図は上記テンポ制御回路１６の詳細構成例
を示したもので、スタートストツプ制御回路５
（第１図）からスタートセツト信号SSが生じ続い
てプレイ信号PLが生じるとまず初期テンポ発振
器１６０で設定された初期テンポパルスが出力さ
れる。初期テンポ発振器１６０から出力される予
め設定された周波数の初期テンポパルスはセレク
タ１６１のＡ入力に加えられる。またスタートス
トツプ制御回路５から出力されたスタートセツト
信号SSはフリツプフロツプ１６２のリセツト端
子ラツチに加えられ、フリツプフロツプ１６２は
リセツトされる。フリツプフロツプ１６２の出力
はインバータIN６で反転され、プレイ信号PLに
よつて動作可能となるアンド回路Ａ１２を介して
セレクタ１６１のＡ入力セレクト端子SAに加え
られる。したがつてセレクタ１６１はプレイ信号
PLが“１”となるとまず初期テンポ発振器１６
０から出力される初期テンポパルスを選択し、こ
れを出力する。 初期テンポパルスは押鍵テンポに基づくテンポ
パルスの形成が可能になるまで（この場合４音目
の押下まで）の初期状態で用いられるもので、所
定の条件が成立するとテンポパルスは押鍵テンポ
に基づき追従テンポ発振器１６３から発生され
る。 第１音の押下に基づきオア回路OR３（第１
図）から出力されるアドレスクロツク信号ACK
によつてラツチ回路１０にラツチされた第１音に
関する符長データTL２は可変分周回路１６４に
加えられる。可変分周回路１６４はこの符長デー
タTL２に対応してクロツクパルスφを分周し、
符長データTL２に対応した周期のパルス信号、
すなわち符長データTL２が小さいと周波数が高
く、大きいと周波数が低いパルス信号を出力す
る。この可変分周回路１６４の出力パルスはカウ
ンタ１６５によつて計数される。なお可変分周回
路１６４で上記のように符長データTL２に対応
する周期のパルス信号を形成する理由は、このパ
ルス信号を計数するカウンタ１６５の計数値を符
長データによらない値にするためである。すなわ
ちカウンタ１６５はそのリセツト端子Ｒにキーオ
ンタイミング信号KOTをデイレイフリツプフロ
ツプDF４で遅延した信号が加えられており、キ
ーオンタイミング信号KOTが生じるタイミング
毎にその計数値がリセツトされるようになつてい
るが、そのリセツト時におけるカウンタ１６５の
計数値は押鍵テンポが一定であれば符長によらず
一定値となるように構成されている。 上記カウンタ１６５によつて計数された押鍵テ
ンポに対応する値はキーオンタイミング信号
KOTによつて、ラツチ回路Ｌ１，Ｌ２，Ｌ３に
順次移される。 またキーオンタイミング信号KOTはアンド回
路Ａ１３を介してカウンタ１６６のクロツク端子
CKに加えられ、順次計数される。このカウンタ
１６６は３ビツトのシフトレジスタからなり計数
値が４になるとキヤリイ信号を出力する。またこ
のキヤリイ信号はデイレイフリツプフロツプDF
５、インバータIN７を介してアンド回路Ａ１３
に加えられ、以後のアンド回路のＡ１３の動作を
禁止する。 上記ラツチ回路Ｌ１，Ｌ２，Ｌ３の動作および
カウンタ１６６の動作を第３図に示すタイミング
チヤートにしたがつて説明すると次のようにな
る。第３図に示す場合キーオンタイミング信号
KOTは第３図ｌに示すように押鍵タイミングに
同期して発生される。ただし、休符に関しては鍵
は押下されないが、その休符の開始タイミングに
おいてキーオンタイミング信号KOTが生じるこ
とに注意を要する。すなわち休符に関しても押す
鍵と同様に評価され、キーオンタイミング信号
KOTが生じる。カウンタ１６５は、まずラツチ
回路１０に第１音に関する符長データTL２がラ
ツチされている間、この符長データTL２に対応
する周期のパルス信号を計数する。そしてこの計
数値C1は第２音に関するキーオンタイミング信
号KOTによつてラツチ回路Ｌ１に移される（第
３図ｍ）。同様にカウンタ１６５は、ラツチ回路
１０に第２音に関する符長データTL２に対応す
る周期のパルス信号を計数する。そしてこの計数
値C2は第３音に関するキーオンタイミング信号
KOTによつてラツチ回路Ｌ１に移されるととも
に、同様にラツチ回路Ｌ１の内容C1はラツチ回
路Ｌ２に移される（第３図ｎ）。以下同様にして
第４音に関するキーオンタイミング信号KOTが
生じるとラツチ回路Ｌ１の内容は計数値C1にな
り（第３図ｏ）、ラツチ回路Ｌ２の内容は計数値
C2になり、ラツチ回路Ｌ３の内容は計数値C3に
なる。 またカウンタ１６６の計数値はキーオンタイミ
ング信号KOTに応じてカウントアツプし、その
計数値が４になるとその計数を停止する。 上記のようにして押鍵テンポに関する値がラツ
チされたラツチ回路Ｌ１，Ｌ２，Ｌ３の出力は平
均化回路１６７で平均がとられラツチ回路Ｌ４に
加えられる。また平均化回路１６７の出力は２倍
回路１６８ａ、1/2回路１６８ｂでそれぞれ２倍
および1/2にされ比較回路１６９のＢ入力および
Ｃ入力に加えられる。比較回路１６９はＡ入力に
カウンタ１６５の出力が加えられており、このＡ
入力に加えられる値が上記Ｂ入力に加えられる値
とＣ入力に加えられる値の間にあると信号“１”
を出力する。この信号“１”はアンド回路Ａ１４
に加えられる。アンド回路Ａ１４は他の入力に前
述したカウンタ１６６の出力およびキーオンタイ
ミング信号KOTが加えられている。したがつて
アンド回路Ａ１４はカウンタ１６５の計数値が平
均化回路１６７の出力の２倍値および1/2倍値の
間にあることおよびカウンタ１６６の計数値が４
に達したことを条件にキーオンタイミング信号
KOTが加わるタイミングでそのアンド条件が成
立し、信号“１”を出力する。このアンド回路Ａ
１４の出力はラツチ回路Ｌ４のストロープ端子セ
ツトに加えられるとともにフリツプフロツプ１６
２のセツト端子Ｓに加えられる。すなわちラツチ
回路Ｌ４は (1) ラツチ回路Ｌ１，Ｌ２，Ｌ３がデータでうま
つたこと。 (2) カウンタ１６５の計数値が平均化回路１６６
の出力値に対して大きくはずれていないこと。 を条件にキーオンタイミング信号KOTのタイミ
ングで平均化回路１６７の出力をラツチする。ラ
ツチ回路Ｌ４にラツチされた値は追従テンポ発振
器１６３に加えられる。追従テンポ発振器１６３
は、可変分周回路から構成され、ラツチ回路Ｌ４
の出力に応じてクロツクパルスφを分周すること
により押鍵テンポに対応して変化する追従テンポ
パルスを発生する。この追従テンポパルスはセレ
クタ１６１のＢ入力に加えられる。 またアンド回路Ａ１４の出力がセツト端子Ｓに
加えられることによりフリツプフロツプ１６２は
セツトされこのフリツプフロツプ１６２の出力Ｑ
はセレクタ１６１のＢ入力セレクト端子SBに加
えられる。これによりセレクタ１６１はＢ入力に
加えられる追従テンポパルスを選択し、これを以
後のテンポパルスTPとして出力する。 なおラツチ回路Ｌ４で、カウンタ１６５の計数
値が平均化回路１６６の出力値に対して大きくは
ずれた場合は平均化回路１６７の出力をラツチし
ないようにした理由は、１音のみの大きなテンポ
はずれがあつても、これによつてテンポパルスの
周波数が変化しないようにするためである。 第５図はテンポ制御回路１６の他の構成例を示
したものである。第４図に示した構成例において
は符長によらずどの押鍵タイミングに対しても同
一に評価したが、この構成例においては符長に対
応して追従テンポパルスへの影響の度合を変化さ
せるようにしている。すなわち符長によらない値
に換算して押鍵テンポを評価する場合、短い符長
のものと長い符長のものを同一に扱うと追従テン
ポパルスへの影響は短い符長のものほど大きくな
るので長い符長のものは短い符長のものに対して
追従テンポパルスへの影響が大きくなるように構
成されている。なお第５図の説明において、第４
図に示した回路と同一の機能を果す部分には同一
符号を付して説明を簡略化する。この構成例にお
いても、所定の条件が成立するまではセレクタ１
６１はまずＡ入力に加わる初期テンポ発振器１６
０の出力を選択し、これを出力する。すなわち後
述するシフトレジスタ２４の各ステージの各ビツ
ト出力がそれぞれ入力されるとノア回路NR１〜
NRnの出力のオア条件をとるオア回路OR１０の
出力が“１”であると（シフトレジスタ２４の各
ステージのうち全ビツトが“０”のステージがあ
ると）この信号はセレクタ１６１のＡ入力セレク
ト端子SAに加えられ、セレクタ１６１は初期テ
ンポ発振器１６０から出力される初期テンポパル
スを選択し、これを出力する。 他方、ラツチ回路１０にラツチされた符長デー
タTL２は、可変分周回路１６４に加えられ、可
変分周回路１６４から符長データTL２に対応す
る周期のパルス信号を発生させる。このパルス信
号はキーオンタイミング信号KOT毎にリセツト
されるカウンタ１６５によつて計数され、キーオ
ンタイミング信号KOT毎にラツチ回路２５にラ
ツチされる。このラツチ回路２５にラツチされる
値はシフトレジスタ２４に加えられる。 シフトレジスタ２４はｎステージｍビツトから
なり、符長に対応したステージ数だけラツチ回路
２５にラツチされた値を取り込む。 シフトレジスタ２４はそのシフト端子にキーオ
ンタイミング信号KOTによつてセツトされるフ
リツプフロツプ２６の出力およびプレイ信号PL
によつて動作可能となるアンド回路Ａ１５を介し
てクロツクパルスφが加えられており、キーオン
タイミング信号KOTによつてフリツプフロツプ
２６がセツトされるとラツチ回路２５にラツチさ
れている値を順次取り込む。またラツチ回路１０
にラツチされている符長データTL２はキーオン
タイミング信号KOTによつてラツチ回路２７に
ラツチされ、リセツト端子Ｒにキーオンタイミン
グ信号KOTが加わるカウンタ２８は、キーオン
タイミング信号KOTに同期してクロツクパルス
φの計数を開始し、このラツチ回路２７の出力と
カウンタ２８の出力は比較回路２９で比較され
る。カウンタ２８の計数値がラツチ回路２７にラ
ツチされた符長データTL２に達し、比較回路２
９から一致出力が生じると、この一致出力はフリ
ツプフロツプ２６のリセツト端子Ｒに加えられ、
フリツプフロツプ２６をリセツトする。これによ
りアンド回路Ａ１５は不動作となつてシフトレジ
スタ２４のシフト動作は停止する。すなわち１個
のキーオンタイミング信号KOTに対してラツチ
回路２５にラツチされたデータがシフトレジスタ
２４においてシフトされるステージ数は符長デー
タTL２が大きければ多くなり、小さければ少な
くなり、符長データTL２に対応した数となる。
例えば符長データTL２が四分音符に対応するも
のであるときシフトレジスタ２４にｋステージ分
だけデータが取り込まれたとすると符長データ
TL２が八分音符に対応するものであるとｋ／２
ステージ分だけデータが取り込まれる。このシフ
トレジスタ２４の各ステージの内容は平均化回路
１６７で平均値がとられ、追従テンポ発振器１６
３に加えられる。 シフトレジスタ２４の各ステージがデータでう
まるとし第１音に関するデータがシフトレジスタ
２４の最終ステージに達するとオア回路OR１０
の出力は“０”となり、このオア回路１０の出力
はインバータIN８を介してセレクタ１６１のＢ
入力セレクト端子SBに加えられる。これにより
セレクタは追従テンポ発振器１６３から出力され
る押鍵テンポに追従テンポパルスを選択し、これ
を以後出力する。 第６図は、テンポ制御回路１６の更に他の構成
例を示すもので、この構成例では符長データTL
２とテンポパルスによつて形成される符長との偏
差に基づきテンポパルスを補正するようにしてい
る。この構成例では電圧制御発振器（VCO）３
０によつてテンポパルスが形成される。VCO３
０は、マニアルテンポ設定用端子Ａと補正用端子
Ｂとを具えており、マニアルテンポ設定用端子Ａ
にはマニアルテンポ設定器（可変抵抗器）３１に
よつて初期テンポが設定されている。VCO３０
から出力されるテンポパルスはカンタ３２のクロ
ツク入力に加えられる。カウンタ３２はそのリセ
ツト端子Ｒにキーオンタイミング信号KOTが加
えられており、キーオンタイミング信号KOT毎
にリセツトされ、テンポパルスTPを計数する。
このカウンタ３２のテンポパルスTP計数値はテ
ンポパルスTPによつて形成される符長に対応す
るものとなる。カウンタ３２の計数値は減算器３
３Ｂ入力に加えられる。 減算器３３はＡ入力にラツチ回路１０にラツチ
されている符長データTL２が加えられており、
この符長データTL２からカウンタ３２の計数値
を減算する。この減算値｜Ａ−Ｂ｜およびその符
長±を示す信号はラツチ回路３４に加えられる。
また減算器３３から出力される減算値｜Ａ−Ｂ｜
は許容値検出回路３５に加えれる。許容値検出回
路３５は予め設定された許容値と減算値｜Ａ−Ｂ
｜を比較し、減算値が許容値の範囲内であると信
号“１”をアンド回路Ａ１６に加える。アンド回
路Ａ１６は他の入力にキーオンタイミング信号
KOTが加えられており、減算器３３における減
算値が許容値の範囲内にあることを条件にキーオ
ンタイミング信号KOTに同期して信号“１”を
出力する。この信号はラツチ回路３４のストロー
ブ端子Ｓに加えられる。すなわちラツチ回路３４
は減算器３３の出力が許容値の範囲内にあること
を条件にキーオンタイミング信号KOTのタイミ
ングで減算器３３の出力をラツチする。ここで許
容値検出回路を設けた理由は押鍵テンポの大きな
変化にはテンポパルスを追従させないためであ
る。ラツチ回路３４の出力はデジタルアナログ変
換器３６でアナログ信号に変換され、VCO３０
の補正端子Ｂに加えられる。 なお第６図に示す構成例においてラツチ回路は
１段としたが、第４図に示した構成例のように多
段とし、その平均値をとる平均化回路を設けるよ
うにしてもよい。 第７図はこの発明の他の実施例を示したもので
ある。この実施例は押鍵タイミングが符長データ
に対して遅い場合、および一致した場合は第１図
に示した実施例の動作と同じであるが、早い場合
は自動演奏の遅れ分をリズムカウンタに直接プリ
セツトするように構成されている。なお、第７図
の説明において、第１図と共通の部分に関しては
同一の符号を付して説明を省略する。 スタートストツプ制御回路５でスタートセツト
スイツチ（図示せず）が押下されるとデータメモ
リ３は動作可能となるとともにアドレスカウンタ
４のリセツトは解除される。またスタートストツ
プ制御回路５からはスタートセツト信号SSが発
生され、この信号SSはオア回路OR１１を介して
アドレスクロツク信号ACKとしてアドレスカウ
ンタ４のクロツク端子CKに加えられ、アドレス
カウンタ４を１ステツプ進める。これによりデー
タメモリ３からは第１音に関するデータＤ１が読
み出され、上記アドレスクロツク信号ACKを遅
延回路７で遅延した信号によつてラツチ回路６に
ラツチされる。ラツチ回路６にラツチされた信号
は休符検出回路８に加えられ休符検出が行われる
とともにメロデイ音発生部９に加えられ、第１音
の鍵を表示する。 この状態で第１音の鍵を押下すると、比較回路
１２から一致出力が生じ、アンド回路Ａ１が動作
可能となつて、セレクトスイツチ１４を介して押
鍵一致信号KEQが出力される。この押鍵一致信
号KEQはまずスタートストツプ制御回路５に加
えられ第１音の鍵の押下を示す信号を出力させ、
この信号をオア回路OR１２，OR１１を介しア
ドレスクロツク信号ACKとしてアドレスカウン
タ４のクロツク入力に加えられる。またオア回路
OR１１の出力はラツチ回路１０のストロープ端
子Ｓに加えられ、ラツチ回路６にラツチされてい
る第１音に関するデータのうち符長データTL２
をラツチする。またオア回路OR１１の出力はカ
ウンタ１５１のリセツト端子Ｒ、ダウンカウンタ
３７のプリセツト端子PE、リズムカウンタ３８
のプリセツト端子PEに加えられる。これにより
カウンタ１５１はリセツトされ、ダウンカウンタ
３７にはラツチ回路１０にラツチされた符長デー
タTL２がプリセツトされる。なおこのときリズ
ムカウンタ３８は初期値にプリセツトされる。 この状態で次の押鍵タイミングがラツチ回路１
０にラツチされている符長データTL２に対して
早いと、テンポ制御回路１６からアンド回路Ａ１
７を介して出力されるテンポパルスTPを形成す
るカウンタ１５１の計数値とラツチ回路１０の出
力を比較する比較回路１５２においてＡ＞Ｂが成
立しており、アンド回路Ａ１８のアンド条件が成
立する。このアンド回路Ａ１８の出力はオア回路
OR１３、OR１２、OR１１を介し、アドレスク
ロツク信号ACKとして送出される ところでダウンカウンタ３７およびリズムカウ
ンタ３８はアンド回路Ａ１７から出力されるテン
ポパルスTPが加えられており、このテンポパル
スTPに応じてダウンカウントおよびアツプカウ
ントする。したがつてこの場合オア回路OR１１
から出力が生じた時点におけるダウンカウンタの
計数値ｎはｎ＞０である。このダウンカウンタ３
７の計数値ｎは加算機器３９においてリズムカウ
ンタ３８の計数値Ｎと加算され、加算値Ｎ＋ｎは
オア回路OR１１の出力タイミングでリズムカウ
ンタ３８にプリセツトされる。すなわち、リズム
カウンタ３８に加算値Ｎ＋ｎをプリセツトするこ
とにより、押鍵タイミングに対するリズムカウン
タ３８の遅れ値ｎを解消している。またオア回路
１１の出力によつてカウンタ１５１はリセツトさ
れ、ラツチ回路１０には次の音に関する符長デー
タTL２がラツチされ、ダウンカウンタ３７には
ラツチ回路１０にラツチされた符長データTL２
がプリセツトされる。 次に押鍵タイミングがラツチ回路１０にラツチ
されている符長データTL２に対して遅いと、押
鍵一致信号KEQが生じる前に比較回路１５２に
おいてＡ＝Ｂが成立し、微分回路１５６から符長
一致信号LEQが生じる。これによりアンド回路
Ａ１９のアンド条件が成立し、フリツプフロツプ
１５７がセツトされる。このフリツプフロツプ１
５７の出力ＱはインバータIN３を介してアンド
回路Ａ１７に加えられ、アンド回路Ａ１７を不動
作にする。すなわちテンポパルスTPを停止させ、
自動演奏の進行を停止させる。またフリツプフロ
ツプ１５７の出力Ｑはデイレイフリツプフロツプ
DF３を介してアンド回路Ａ２０に加えられる。
このアンド回路Ａ２０は押鍵一致信号KEQが生
じたタイミングで信号”１”を出力し、オア回路
OR１１からアドレスクロツク信号ACKを生じさ
せる。このときダウンカウンタ３７の計数値ｎは
ｎ＝ｏである。したがつて加算器３９の出力はリ
ズムカウンタ３８の計数値Ｎそのままとなり、オ
ア回路OR１１の出力によつてリズムカウンタ３
８にはこの値Ｎがプリセツトされる。またアンド
回路Ａ２０の出力はフリツプフロツプ１５７をプ
リセツトする。これによりアンド回路Ａ１７は動
作可能となつて自動演奏の停止は解除される。 押鍵タイミングがラツチ回路１０にラツチされ
ている符長データTL２に対して一致するとアン
ド回路Ａ２１のアンド条件が成立し、オア回路
OR１１からアドレスクロツク信号ACKを生じさ
せる。このときダウンカウンタ３９の計数値ｎは
ｎ＝ｏであり、オア回路OR１１の出力によつて
リズムカウンタ３８にプリセツトされる値はリズ
ムカウンタ３８の計数値Ｎそのままとなる。すな
わち自動演奏の進行には何の制御も加えられな
い。 また休符検出回路８で休符が検出されると、比
較回路１５２でＡ＝Ｂが成立し、符長一致信号
LEQが生じたタイミングでアンド回路Ａ２２の
アンド条件が成立し、オア回路OR１１からアド
レスクロツク信号ACKを生じさせる。 またこの実施例の場合、テンポ制御回路１６で
用いられるキーオンタイミング信号KOTはオア
回路OR１２の出力から得られる。 以上説明したように、この発明によれば操作子
の操作タイミングに対応して自動演奏の進行が自
動的に制御されるので、自動演奏の進行と押鍵に
よるマニアル演奏とが常に一致し、好ましい演奏
が得られる。 なお、同音階の音が複数個連続する場合は、こ
れらの音を１個の音として符長データおよび音高
データを形成するようにしてもよい。このように
構成すると、特に短い符長の音符が連続する場合
においてテンポの安定性が得られる。 またメロデイ音のうち重要な音符のみを抜き出
してデータを作るようにしてもよい。この場合は
データの簡略化をはかることができる。 また押鍵タイミングが早かつた場合に発生する
早送りクロツクをテンポに追従させたり、符長一
致時から指数的に速くしたり、再スタートに向い
指数的に遅くしたりするようにしてもよい。これ
によつて演奏の追従を容易にすることができる。 また過去ｎ個のテンポデータによつてテンポパ
ルスの周波数を制御する場合、ｎ個のデータにそ
れぞれ重みづけをするようにしてもよい。例えば
近いデータほど大きな重みづけをすれば自然なテ
ンポ制御が可能となる。 また自動演奏の基礎となる楽譜データはペタル
鍵盤に関するものまたは下鍵盤に関するものでも
同様に実現可能であることはもちろんである。 また、この実施例では、自動演奏メロデイ音形
成回路によつて演奏するメロデイ音を常に１音分
だけ前にモニター発音するようにし、演奏者のメ
ロデイ演奏を容易にするようにしたが、オブリガ
ートデータを記憶したオブリガート発生回路を設
け、オブリガートを自動演奏するようにして演奏
者の演奏を補助するようにしてもよい。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロツク
図、第２図は第１図に示す早送り停止制御回路の
詳細構成例を示す回路図、第３図は第１図の装置
の動作を説明するタイミングチヤート、第４図、
第５図、第６図は第１図に示すテンポ制御回路の
詳細構成例を示すブロツク図、第７図はこの発明
の他の実施例を示すブロツク図である。 １……楽譜、２……楽譜データ読取装置、３…
…データメモリ、４……アドレスカウンタ、５…
…スタートストツプ制御回路、６，１０……ラツ
チ回路、７……遅延回路、８……休歩検出回路、
９……メロデイ音形成部、１１……サウンドシス
テム、１２……比較回路、１３……微分回路、１
４……セレクトスイツチ、１５……早送り停止制
御、１６……テンポ制御回路、１７，３８……リ
ズムカウンタ、２１……伴奏音形成部、３７……
ダウンカウンタ、３９……加算器。

Claims (1)

1. 【特許請求の範囲】 １ 複数の演奏タイミング情報を記憶する記憶手
   段と、操作子と、該操作子の操作に基づき前記記
   憶手段から前記演奏タイミング情報を演奏順に読
   出す読出し手段と、前記記憶手段から読出された
   演奏タイミング情報により指示される指示タイミ
   ングを基準として前記操作子の操作タイミングの
   遅早を検出する検出手段と、自動演奏手段と、前
   記検出手段の検出出力に対応して前記自動演奏手
   段による自動演奏の停止および早送り進行を制御
   する自動演奏進行制御手段とを具えた電子楽器。 ２ 前記記憶手段は、演奏すべき楽音の符長情報
   を前記演奏タイミング情報として記憶する特許請
   求の範囲第１項記載の電子楽器。 ３ 前記操作子は、鍵盤のいずれかの鍵である特
   許請求の範囲第１項記載の電子楽器。 ４ 前記読出し手段は、前記操作子の操作に対応
   して発生されるキーオン信号にもとづき前記演奏
   タイミング情報を読出す特許請求の範囲第１項記
   載の電子楽器。 ５ 前記検出手段は、前記読出し手段による演奏
   タイミング情報の読出し時点から次の操作子の操
   作時点まで所定のクロツクパルスを計数するカウ
   ンタと、該カウンタの計数値と前記演奏タイミン
   グ情報とを比較する比較回路とを具える特許請求
   の範囲第１項記載の電子楽器。 ６ 前記所定のクロツクパルスは、前記自動演奏
   手段の自動演奏のテンポを制御するテンポパルス
   であり、該テンポパルスは前記操作子の操作タイ
   ミグにもとづき制御される特許請求の範囲第５項
   記載の電子楽器。 ７ 前記自動演奏進行制御手段は、前記操作子の
   操作タイミングが前記演奏タイミング情報の指示
   するタイミングよりも早いことが前記検出手段に
   よつて検出されると前記自動演奏手段による自動
   演奏の進行を早送りする自動演奏早送り手段を具
   えた特許請求の範囲第１項記載の電子楽器。 ８ 前記自動演奏手段は、テンポパルスを計数す
   るテンポカウンタの計数値に対応して自動演奏の
   進行が制御されるものであり、前記自動演奏早送
   り手段は、該テンポパルスを該テンポパルスより
   も周波数の高いパルスに切換えるものである特許
   請求の範囲第７項記載の電子楽器。 ９ 前記自動演奏手段は、テンポパルスを計数す
   るテンポカウンタの計数値に対応して自動演奏の
   進行が制御されるものであり、前記自動演奏早送
   り手段は、前記テンポカウンタに早送り目標値を
   プリセツトするものである特許請求の範囲第７項
   記載の電子楽器。 １０ 前記自動演奏進行制御手段は、前記演奏タ
   イミング情報の指示するタイミングになつても未
   だ前記操作子が操作されていないことが前記検出
   手段によつて検出されると前記自動演奏手段によ
   る自動演奏の進行を停止させる自動演奏停止手段
   を具えた特許請求の範囲第１項記載の電子楽器。 １１ 前記自動演奏手段は、テンポパルスを計数
   するテンポカウンタの計数値に対応して自動演奏
   の進行が制御されるものであり、前記自動演奏停
   止手段は、該テンポカウンタへのテンポパルスの
   供給を禁止するものである特許請求の範囲第１０
   項記載の電子楽器。