JPS5824194A

JPS5824194A - 電子楽器

Info

Publication number: JPS5824194A
Application number: JP57090184A
Authority: JP
Inventors: 中田　晧; 岡本　栄作; 清吉田
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1982-05-27
Filing date: 1982-05-27
Publication date: 1983-02-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は記憶装置に記憶された楽音データの読出しに
もとづき自動演奏を実行する電子楽器に関し、特に上記
記憶装置の読み出し制御に関する。

所定演奏曲の各メロディ構成音を示寸音高情報を記憶装
置に順次記憶し、これを所定の鍵の押鍵タイミングに同
期して読出すことによりメロディ演奏を行う電子楽器は
従来から提案されている。

しかし、かかる電子楽器は各音の発音タイミングが上記
所定の鍵の押鍵タイミングによって完全に決定されてし
まうので、特に上記メロディ演奏を他の自動演奏、例え
ば自動リズム演奏、自動ベースコード演奏、自動アルペ
ジョ演奏と同時に演奏する場合を考えるとメロディ演奏
と他の自動演奏とのタイミングがずれてしまうことがあ
る。例えば、他の自動演奏の進行に対して押鍵タイミン
グが早い場合を考えると、一般に他の自動演奏はこの押
鍵にかかわらず一定のテンポで進行するので、次の自動
演奏からの進みはそのまま残ることにな　　　　　１す
、また次の押鍵タイミングを他の自動演奏に合せれば押
鍵時間間隔は長くなって適正な符長がとれなくなってし
まう。逆に、他の自動演奏に対して押鍵タイミングが遅
い場合を考えると、次の押鍵タイミングに適正な符長間
隔をもたせると他の自動演奏からの遅れはそのまま残る
ことになり、また次の押鍵タイミングを他の自動演奏に
合せれば押鍵間隔は短くなって同様に適正な符長がとれ
なくなってしまう。

この発明は上述した点に鑑みてなされたもので演奏すべ
き音に対応する音高情報および音長情報を記憶手段に記
憶し、該記憶手段から前記音高情報を演奏に先行して読
出し、前記音長情報により指示される指示タイミング前
に前記音高情報により指示される次に押下すべき鍵が押
下された場合は前記指示タイミングまでまって前記記憶
手段の読出しを進め、該指示タイミング経過後に該鍵が
操作された場合は前記押鍵検出手段の検出出力の立上が
りに同期して前記記憶手段の読出しを進めるようにし、
他の自動伴奏演奏との進行一致を容易に得られるように
した電子楽器を提供することを目的とする。

以下、この発明の一実施例を添付図面を参照して詳細に
説明する。

第１図は、楽譜１に形成された磁気テープ１ａの記録デ
ータを楽譜データ読取装置２で読み取り、この読取デー
タに基づきメロディ音を自動演奏するメロディ音自動演
奏機能およびコード音、ベース音等の伴奏音を自動演奏
する伴奏音自動演奏機能およびリズム音を自動演奏する
リズム音自動演奏機能を具えた電子楽器にこの発明を適
用した実施例を示したものである。ただ６、この実施例
では楽譜データ読み取りに基づくメロディ音自動演奏は
メロディ演奏練習用のために実行されており、メロディ
音を小さな音で自動演奏するとともに次に押下すべき鍵
の表示のために用いられる。すなわちこの実施例ではメ
ロディ音自動演奏は常に１音分だけ前の演奏および表示
を行うようになっている。

楽１１に形成された磁気テープ１ａの記録データを読み
取る楽譜データ読取装Ｈ２の出力（まデータメモリ３に
加えられ、読取りデータに対応するデータフォーマット
が選択される。このデータフォーマットの一例を示すと
第１表のようになる。

第１表すなわち各データＤｒｈ＝１・・・・ｎ）は音高データ
ＴＬＩおよび符長データＴＬ２からなり、音高データＴ
Ｌ１は例えばノートを示す４ビツトのノートコードＮＧ
およびオクターブを示す３ビツトのオクターブコードＯ
Ｃの計７ビツトのデータから構成され、符長データは例
えば８ビツトのデータから構成される。符長データの一
例を示すと第２表のようになる。

第２表また休符は音高データの各ビットの全て″“Ｏ”にする
ことにより表わされ、データの終了を示す終了Ｄｎは音
高データＴＬ１および符長データＴＬ２の各ビットを全
て１″にすることによって表わされる。

データメモリ３からの各データＤ１の読み出しはアドレ
スカウンタ４よって行われる。このアドレスカウンタ４
は、まず電源投入に際し、スタートストップ制御回路５
の７リツプ７０ツブ５１の出力によってリセットされる
。すなわちスタートストップｈＪ　Ｉ１１回路５の７リ
ツプ７０ツブ５１のセット端子Ｓには電源投入に際して
生じるイニシャルクリア信号ＩＣがオア回路ＯＲＴを介
して加えられており、これによりフリップフロップ５１
はセットされ、アドレスカウンタ４をイニシャルクリア
する。またスタートストップ制御回路５のフリップフロ
ップ５１の出力はデータメモリ３のディスイネイブル端
子ＤｒＳに加えられており、データメモリ３を不動作に
している。

続いて、スタートストップ制御回路５のスタートセット
スイッチ５２をオンにすると、このスタートセットスイ
ッチ５２の出力は微分回路５３で微分されたのちフリッ
プ７０ツブ５１のリセット端子Ｒに加わり、フリップ７
０ツブ５１をリセットする。これによりアドレスカウン
タ４のリセットは解除され、データメモリ３は動作可能
となる。

また微分回路５３の微分出力（１発のパルス）はオア回
路ＯＲ２を介してフリップフロップ５４のリセット端子
Ｒに加えられ、フリップフロップ５４をリセットすると
ともにスタートセット信号ＳＳとして送出される。フリ
ップ７０ツブ５４の出力Ｑは後述するようにプレイ信号
ＰＬとして用いられる。のこ場合、スタートセット信号
５Ｓ（１発のパルス）は生じるがプレイ信号ＰＬはＯ″
のままである。また微分回路５３の出力はオア回路ＯＲ
３を介してアドレスクロック信号へ〇にとてしカウンタ
４のクロック端子ＧＫに加わり、アドレスカウンタ４を
１スイツチだけ進め、データメモリ３から最初のデータ
Ｄ１すなわち第１音に関する音高データＴＬ１および符
長データＴＬ２を読み出させる。データメモリ３から読
み出された音高データＴＬ１および符長データＴＬ２は
ラッチ回路６に加えられる。ラッチ回路６は、そのスト
ローブ端子Ｓに前述したオア回路３の出力（アドレスク
ロック信号ＡＣＫ）が遅延回路７を介して加えられてお
り、この遅延回路７の出力によって上記第１音に関する
音高データＴＬ１および符長データＴＬ２をラッチする
。ラッチ回路６にラッチされたデータのうち音高データ
ＴＬ１は休符検出回路８およびメロディ音形成部９の鍵
表示制御回路９１および自動演奏メロディ音形成回路９
２に加えられ、符長データＴＬ２はラッチ回路１ｏに加
えられる。ただし、ラッチ回路１０は、ストローブ端子
Ｓにオア回路ＯＲ３の出力がそのまま（遅延されずに）
加えられているので第１音に関する符長データＴＬ２は
ラッチされない。また休符検出回路８は休符を検出する
ためのもので、前述したように休符は音高データＴＬＩ
の全部ピットを゛０パにすることにより表わしているの
で、これを利用して休符を検出し、休符検出信号ＲＤを
発生する。

メロディ音形成部９の鍵表示制御回路９１は、加えられ
た音高データＴＬ１に対応する鍵の表示を制御するため
のもので、鍵表示セレクトスイッチ９３のオンにより動
作可能になり、加えられた音高データＴＬ１に対応する
鍵を表示するための鍵表示信号を上鍵盤９４に送出する
。上鍵盤９４は詳細を図示しないが合鍵に対応してそれ
ぞれ表示ランプが配設されており、鍵表示制御回路９１
からの鍵表示信号に応じて対応する表示ランプを点燈す
る。なお鍵表示セレクトスイッチ９３がオフのときは鍵
表示制御回路９１は不動作となり、上鍵盤９４における
鍵表示は行われない。

また、自動演奏メロディ音形成回路９２は、加えられた
音高データＴＬ１に対応するメロディ音を形成するため
のものである。自動演奏メロディ音形成回路９２はメロ
ディ音自動演奏七しクトスイット９５のオンにより動作
可能となり、加えられた音高データの示すメロディ音に
対応する楽音信号を形成し、これをサウンドシステム１
１に加え、メロディ音として発音させる。なおメロディ
音自動演奏セレクトスイッチ９５がオフのときは自動演
奏メロディ音形成回路９２は不動作となるので自動演奏
によるメロディ音は発音されない。　　　　　１すなわ
ち、まず鍵表示セレクトスイッチ９３がオンであるとい
う条件で演奏の第１音の鍵（最初に押下すべき鍵）がそ
の鍵に配設された表示ランプによって表示され、またメ
ロディ音自動演奏セレクトスイッチ９５がオンであると
いう条件で演奏の第１音（最初に発音すべき音）が発音
される。

なお自動演奏メロディ音形成回路９２によって発音され
る音は“発音すべき″が発音されるので通常はメロディ
音自動演奏セレクトスイッチ９５をオフにするかあるい
は自動メロディ音の音量調整用のボリューム（図示せず
）をしぼって使用する。

以下メロディ音自動演奏セレクトスイッチ９５がオフと
して説明する。

この状態で、上鍵盤９４の表示ランプが点燈している鍵
を押下すると、この押下鍵はキースイッチ回路９６で検
出され、キースイッチ回路９６からこの押下鍵を示すキ
ーコードＫＣ（ビットのノートコードＮＣおよび３ピツ
トのオクターブコードｏＣから構成される）が出力され
る。このキーコードＫＣはメロディ音形成回路９７に加
えられる。メロディ音形成回路９７はこのキーコードＫ
Ｃが示すメロディ音に対応する楽音信号を形成し、これ
をサウンドシスム１１に加え、メロディ音として発音さ
せる。

またキースイッチ回路９６から出力されるキーコードＫ
Ｃは比較回路１２のＢ入力に加えられる。

比較回路１２は、へ入力にラッチ６にラッチされたデー
タのうちの音高データＴＬ１が加えられており、このへ
入力に加えられる音高データＴＬ１（押下すべき音を示
す）と８入力に加えられるキーコードＫＣ（押トした音
を示す）が一致すると（Ａ−８）　、−数倍号を出力す
る。この−数倍号はアンド回路１に加えられる。アンド
回路Ａ１は、他の入力キースイッチ回路９６から出力さ
れるキーオン信号ＫＯＮ　（鍵が押下されていると“１
″となり、離鍵されると０”となる信号）を微分回路１
３で微分した信号が加えられており、表示ランプが点燈
している鍵を押下したという条件で、鍵の押下に同期し
たパルス（押鍵−数倍号）ＫＥＱを出力する。この押鍵
−数倍号ＫＥＱはセレクトスイッチ１４を介して早送り
停止制御回路１５に加えられるとともにスタートストッ
プ制御回路５の７リツプ７０ツブ５４のセット端子Ｓお
よびアンド回路Ａ２に加えられる。なおセレクトスイッ
チ１４が図示と反対側に切換ねっていると鍵盤でいかな
る鍵が押下されても信号ＫＥＱが生じる。以下セレクト
スイッチ１４が図示のように切換ねっているとして説明
する。

早送り停止制御回路１５は、上記−発目の押鍵−数倍号
ＫＥＱが加えられてもこれに対して何ら動作しない。し
かし、スタートストップ制御回路５のフリップフロップ
５４はリセットされており、フリップ７０ツブ５４から
出力されるプレイ信号ＰＬがディレィフリップ７０ツブ
ＤＦ１、インバータＩＮＩを介して加わるアンド回路Ａ
２は動作可能となっているので、押鍵−数倍号ＫＥＱを
このアンド回路Ａ２を介してオア回路ＯＲ３およびＯＲ
４に加える。したがってオア回路ＯＲ３の出力からはア
ドレスクロック信号△ＣＫが出力され、アドレスカウン
タを１ステツプ進める。またオア回路ＯＲ４の出力はキ
ーオンタイミング信号ＫＯＴとしてテンポ制御回路１６
に加えられる。

このキータイミング信号ＫＯＴは後述するようにテンポ
制御回路１６において発生テンポパルスＴＰを制御する
ために用られる。

なお、フリップ７０ツブ５４は一売口の押鍵−数倍号Ｋ
ＥＱによってセットされ、プレイ信号ＰＬは“１″に立
上がるのでディレィフリップ７０ツブＤＦ１、インバー
タＩＮ１を介してアンド回路Ａ２に加わる信号はプレイ
信号の立上がりから１クロツクタイムだけ遅れてＯＩＩ
となり、アンド回路Ａ２は不動作となってアンド回路Ａ
２における以後の押鍵−数倍号ＫＥＱの通過は禁止され
る。

またオア回路ＯＲ３め出力はラッチ回路１ｏのストロー
ブ端子に加えられるので、ラッチ回路１０にはラッチ６
にラッチされている第１音に関する符長データＴＬ２が
ラッチされる。

−発目の押鍵−数倍号ＫＥＱによってアドレスカウンタ
４が１ステツプ進められることにより、データメモリ３
からは第２音に関するデータＤ２（音高データＴＬ１、
符長データＴＬ２）が読み出され、このデータＤ２はオ
ア回路ＯＲ３の出力を遅延回路７で遅延した信号によっ
てラッチ回路６にラッチされる。そしてラッチ回路６に
ラッチされたデータのうち音高データＴＬ１は休符検出
回路、メロディ音形成回路９に加えられ、休符検出およ
び次に発音すべき音の鍵に配設された表示ランプの点燈
制御を行う。これら制御に関しては前述の場合と同様で
ある。

またスタートストップ制御回路５から発生されるプレイ
信号ＰＬはテンポ制御回路１６に加えられる。テンポ制
御回路１６はこの実施例における自動演奏のテンポを決
定するテンポパルスＴＰを形成するもので、詳細な構成
は後に説明するが初期状態においてはプレイ信号ＰＬが
生じていることを条件に予め設定された初期テンポパル
スが出力される。このテンポパルスＴＰはアンド回路Ａ
３、オア回路ＯＲ５を介してリズムカウンタ１７のクロ
ック端子ＣＫに加えられる。

リズムカウンタ１７はテンポパルスＴＰを計数し、これ
から説明する伴奏音自動演奏の進行を制御する。なおこ
のリズムカウンタ１７は前述したプレイ信号ＰＬを微分
回路１８で微分した信号によってセットされるフリップ
フロップ１９の出力によってイニシャルセットセットさ
れるように構成されている。またストップスイッチ２０
は伴奏音自動演奏を停止させるためのもので、ストップ
スイッチ２０をオンにすることによりフリップフロップ
１つをリセットし、リズムカウンタ１７を不動作にする
。

リズムカウンタ１７の出力は伴奏音形成部２１のリズム
パターン発生回路２１１に加えられ。リズムパターン発
生回路２１１はリズムカウンタ１７の出力をアドレス信
号として所定の演奏パターンを記憶したリイードオンリ
イメモリを具えており、リズムカウンタ１７の出力に対
応してこの演奏パターンに基づくパターンパルスを順次
発生する。リズムパターン発生回路２１１から発生され
るパターンパルスは伴奏音形成回路２１２およびリズム
音形成回路２１３に加えられる。

伴奏音形成回路２１２は、下鍵盤２１７で押下されてい
る鍵を検出し、この鍵を示す鍵情報を出力するキースイ
ッチ回路２１４の出力およびペダル鍵盤２１５で押下さ
れている鍵を検出し、この鍵を示す鍵情報を出力するキ
ースイッチ回路２１６の出力を受入し、これら鍵情報お
よびリズムパターン発生回路２１１から順次出力される
パターンパルスに基づきコード音、ベース音およびアル
ペジョ音等伴奏音に対応する楽音信号を形成する。

またリズム音形成回路２１３はリズムパターン発生回路
２１１から発生されるパターンパルスに基づき複数のリ
ズム音源を開閉し、リズム音に対応する楽音信号を形成
する。

なお、下鍵盤およびペダル鍵盤からの鍵情報およびパタ
ーンパルスに基づきコード音、ベース音、アルベジョ音
等の伴奏音を形成する装置およびパターンパルスに基づ
きリズム音を形成する装置としては周知の種々のものを
用いることができるので、詳細な構成説明についてはこ
の明細書では省略する。

このようにして伴奏音形成部２１で形成された伴奏音を
示す楽音信号はサウンドシステム１１に加えられ、楽音
として発音される。

このようにメロディ音形成部９のＪ−鍵盤９４において
第２音に対応する鍵に配設された表示ランプが点燻し、
伴奏音自動演奏が開始した状態で、上鍵盤９４の表示ラ
ンプが点燈している鍵を押下すると、比較回路１２から
一致信号が生じ、アンド回路Ａ１が動作可能となってセ
レクトスイッチ１４を介して押鍵−数倍号ＫＥＱが早送
り停止制御回路１５に加えられる。

早送り停止制御回路１５はラッチ回路１０にラッチされ
た符長データＴＬ２に基づき上鍵盤９４での押鍵タイミ
ングが早いか遅いかを判断し、早い場合は早送り信号Ｆ
Ｆを出力し、遅い場合は停止信号ＳＴを出力する。この
早送り信号ＦＦはアンド回路Ａ４に加え・られるととも
にインバータ１Ｎ２で反転されてアンド回路△３に加え
られる。　　　　１これによりアンド回路Ａ３は不動作
となるが、アンド回路Ａ４は動作可能となり、高速のク
ロックパルスφがアンド回路Ａ４、オア回路ＯＲ５を介
してテンポパルスＴＰとして出力される。したがって自
動演奏は急速に進められ、自動演奏の進行と押鍵タイミ
ングとの一致が図られる。また停止信号ＳＴはインバー
タＩＮ３で反転されてアンド回路Ａ４およびＡ３に加え
られる。これによりアンド回路Ａ４およびＡ３は不動作
となるので、オア回路ＯＲ５から出力されるテンポパル
スは停止され、自動演奏の進行は停止される。この停止
は後述する説明から明らかのように押鍵があるまで続け
れらるので、これによって自動演奏の進行と押鍵タイミ
ングとの一致が図られる。

上記早送り停止制御回路１５の詳細構成例は第２図に示
される。第２図においてカウンタ１５１はリセット端子
Ｒにオア回路０Ｒ３（第１図）の出力が加えられており
、クロック端子ＯＫにテンポパルスＴＰが加えられてい
るので、オア回路ＯＲ３の出力（上記の場合においては
第１音の押鍵タイミング）に同期してリセットされ以後
テンポパルスＴＰを計数する。

比較回路１５２はＢ入力に上記カウンタ１５１の出力、
六入力にラッチ回路１０（第１図）の出力が加えられて
いる。この場合、ラッチ回路１０にラッチされている情
報は前述した説明から明らかのように第１音に関する符
長データＴＬ２である。比較回路１５２は六入力に加え
られる符長データＴＬ２とカウンタ１５１の計数値を比
較し、Ａ＞Ｂであるとライン１５３に信号１１１１１を
出力し、Ａ＝８となるとライン１５４に信号“１″を入
力する。

第２音に関する押鍵タイミングは符長ＤＴＬ２との関係
のもとに早い場合、一致した場合および遅い場合がある
が、以下それぞれの場合における動作を説明するむる１〉押鍵タイミングが早い場合押鍵タイミングがラッチ回路１０にラッチされている符
長データＴＬ２に対して早い場合は、カウンタ１５１の
計数値が上記符長データＴＬ２に達する前に押鍵−数倍
号ＫＥＱが生じる。したがって押鍵−数倍号ＫＥＱが生
じたタイミングにおいて比較回路１５２からはライン１
５３に信号゛１”が生じており、押鍵−数倍号ＫＥＱ、
ライン１５３の信号および休符検出回路８（第１図）か
らの休符検出信号ＲＤをインバータＩＮ４で反転した信
号（この場合休符検出信号ＲＤは“０″とする）のアン
ド条件をとるアンド回路Ａ５の出力は１′′となり、こ
のアンド回路Ａ５の出力はフリップフロップ１５５のセ
ット端子Ｓに加えられているのでフリップ７０ツブ１５
５はセットされる。このフリップフロップ１５５の出力
Ｑは早送り信号ＦＦとして送出され、前述したようにア
ンド回路Ａ４（第１図）を動作可能にして自動演奏を急
速に進ませる。

またフリップ７０ツブ１５５の出力はディレィフリップ
フロップＤＦ２を介してアンド回路へ〇に加えられる。

アンド回路へ６は他の入力に前述したインバータＩＮ４
の出力（休符検出信号ＲＤを反転した信号）および比較
回路１５２がら出力されるライン１５４の信号を微分回
路１５６で微分した符長−数倍号ＫＥＱが加えられてい
る。したがってアンド回路へ６は比較回路１５２におい
てＡ＝８が成立し、符長信号−数倍号ＬＥＱが生じた時
点でそのアンド条件が成立し、信号“１”（パルス信号
）を出力する。この信号はオア回路ＯＲ６を介してオア
回路０Ｒ３（第１図）に加えられアドレスクロック信号
ＡＣＫとしてアドレスカウンタ４のクロック端子ＣＫに
加えられアドレスカウンタ４を１ステツプ進める。とこ
ろでこの場合、カウンタ１５１は高速クロックφで進め
られるので瞬時に符長データＴＬ２に達し、比較回路１
５２においてＡ＝８が成立する。したがって押鍵−数倍
号ＫＥＱとほぼ同時にアンド回路６のアンド条件が成゛
立し、押鍵−数倍号とほぼ同時にアドレスカウンタ４が
１ステツプ進められる。なお早送り信号ＦＦを出力する
フリップフロップ１５５のリセット端子Ｒにはアンド回
路へ６の出力、スタートセット信＠８８．イニシャルク
リア信号ＩＣのオア条件をとるオア回路ＯＲ７の出力が
加えられており、この場合はアンド回路へ６の出力によ
って７リツプフＯツブ１５５はリセットされ、早送り信
号ＦＦはＯ″となる。

すなわち押鍵タイミングがラッチ回路１０にラッチされ
ている符長データＴＬ２に対して早い場合はカウンタ１
５１の計数値が符長データＴＬ２に一致するまで自動演
奏が急速に進められ、自動演奏進行が押鍵タイミングに
一致させられる。

２）押鍵タイミングが一致した場合押鍵タイミングがラッチ回路１０にラッチされている符
長データＴＬ２に一致した場合は、押鍵−数倍号ＫＥＱ
と同時に比較回路１５２においてＡ＝８が成立し、ライ
ン１５４に信号“１″が生じる。この信号“１″は微分
回路１５６で微分され、符長−数倍号ＬＥＱとしてアン
ド回路Ａ７に加えられる。アンド回路Ａ７は、他の入力
に休符検出信号ＲＤを反転したインバータＩＮ４の出力
および押鍵−数倍号ＫＥＱが加えられている。したがっ
てアンド回路Ａ７のアンド条件は成立し、信号“１”パ
ルス信号）をオア回路ＯＲ６を介してオア回路ＯＲ３に
加える。これによりオア回路ＯＲ３の入力にはアドレス
クロック信号ＡＣＫが生じ、このアドレスクロック信号
ＡＣＫによってアドレスカウンタ４は１ステツプ進めら
れる。すなわち押鍵タイミングがラッチ回路１０にラッ
チされている符長データＴＬ２に一致している場合はテ
ンポパルスＴＰに対して何の制御を加えることなくアド
レスカウンタ４を次のステップに進める。

３）押鍵タイミングが遅い場合押鍵タイミングがラッチ回路１０にラッチされている符
長データＴＬ２に対して遅い場合、またはミスタッチに
より正確な押鍵が遅れた場合は、押鍵−数倍号ＫＥＱが
生じる前にカウンタ１５１の計数値は上記符長データＴ
Ｌ２に達し、比較回路１５２でＡ＝Ｂが成立し、微分回
路１５６から符長−数倍号ＬＥＱが生じる。この符長信
号ＬＥＱはアンド回路へ８は、他の入力にインバータＩ
Ｎ４の出力信号およびアンド回路Ａ７の出力をインバー
タＩＮ５で反転した信号が加えられており、この場合は
休符検出信号ＲＤは゛Ｏ”、アンド回路Ａ７の出力は′
０”であるからアンド回路へ８のアンド条件は成立し、
信号１１１　ＩＩを出力する。このアンド回路へ８の出
力は他の入力にフリップ７０ツブ１５５の反転出力Ｑ（
この場合は１１１　ＩＩである）が加わるアンド回路Ａ
９を介してフリップフロップ１５７のセット端子Ｓに加
えられる。これによりフリップフロップ１５７はセット
される。このフリップフロップ１５７の出力Ｑは停止信
号ＳＴとして送出され、前述したようにアンド回路Ａ３
、Ａ４（第１図）を不動作にし、自動演奏の進行を一時
停止させる。

またフリップフロップ１５７の出力Ｑはディレィフリッ
プ７０ツブＤＦ３を介してアンド回路ＡＩＯに加えられ
る。アンド回路Ａ１０は他の入力にインバータＩＮ４の
出力および押鍵−数倍号ＫＥＱが加えられている。した
がってアンド回路Ａ１０は押鍵−数倍号ＫＥＱのタイミ
ングでそのアンド条件が成立し、信号“１”（パルス信
号）をオア回路ＯＲ６を介してオア回路０Ｒ３（第１図
）に加え、アドレスクロック信号ＡＣＫを発生させるこ
とによりアドレスカウンタ４を１ステツプ進める。なお
停止信号ＳＴを出力するフリップ７０ツブ１５７のリセ
ット端子Ｒにはアンド回路Ａ１０の出力、スタートセッ
ト信号ＳＳおよびイニシャルクリア信号ＩＣのオア条件
番とるオア回路ＯＲ８の出力が加えられており、この場
合はアンド回路Ａ１０の出力によって７リツプフロツブ
１５６はリセットされ、停止信号ＳＴはＯ″となる。

すなわち押鍵タイミングがラッチ回路１０にラッチされ
ている符長データＴＬ２に対して遅い場合は、押鍵タイ
ミングが上記符長データＴＬ２に一致してから押鍵があ
るまで自動演奏の進行を一時停止させ、自動演奏の進行
を押鍵タイミングに一致させる。

なお以上の動作説明は、休符検出回路８から出力される
休符検出信号ＲＤが“０′′であるとしたが、休符検出
信号ＲＤが１”の場合、すなわち次に押下すべき音が休
符であるとすると、その符　　　　１長データＴＬ２の
タイミングで鍵は押下されない。

この場合は、休符検出信号ＲＤと符長−数倍号ＬＥＱと
のアンド条件をとるアンド回路Ａ１１が符長−数倍号Ｌ
ＥＱが生じるタイミングで、すなわち比較回路１５２に
おける比較においてカウンタ１５１の計数値がラッチ回
路１０にラッチされた符長データＴＬ２に一致した時点
で信号１１１　ＩＩ（パルス信号）を出力し、これをオ
ア回路ＯＲ６を介してオア回路ＯＲ３に加え、アドレス
クロック信号ＡＣＫを生じさせ、アドレスカウンタを１
ステツプ進める。

また、アンド回路Ａ５、Ａ７、Ａ１０．Ａ１１の出力は
オア回路ＯＲ９でオア条件がとられ、オア回路０Ｒ４（
第１図）を介してキーオンタイミング信号ＫＯＴとして
テンポ制御回路１６に加えられる。

なお上記の説明では第１音と第２音との関係のもとに説
明したが第３音、第４音等に関しても以下同様の制御が
行われる。

自動演奏が終了し、データメモリ３から終了データ（音
高データＴＬ１符長データＴＬ２とも全ピッド１”）が
読み出されると、このデータはスタートストップ制御回
路５の終了検出回路５５で検出される。この終了検出回
路５５の検出出力はオア回路ＯＲ１を介してフリップフ
ロップ５１のセット端子Ｓに加えられるとともにオア回
路ＯＲ２を介してフリップ７０ツブ５４のリセット端子
Ｒに加えられ、フリップフロップ５１をセットし５４を
リセットする。これによりデータメモリ３は不動作とな
り、アドレスカウンタ４はリセットされ、プレイ信号は
Ｏ″となる。

上記動作を第３図に示すタイミングチャートにしたがっ
て説明すると次のようになる。なおこの場合は第３図（
ａ　）に示すような楽譜にしたがって自動演奏を実行し
、第２音は押鍵タイミングが早すぎ、第４音（休符も１
音として数える）は押鍵タイミングが遅れ、第５音は押
鍵タイミングが一致した場合を示している。

まずスタートストップ制御回路５のスタートセットスイ
ッチ５２をオンにすると第３図（ｂ）に示すようにスタ
ートセット信号ＳＳが生じる。これによりアドレスクロ
ック信号ＡＣＫ　（第３図（ｆ））が生じ、アドレスカ
ウンタ４は１ステップ進み、データメモリ３は第１音に
関するデータＤ１（第３図（ｇ））が読み出される。こ
のデータＤ１はラッチ回路６にラッチされ、このラッチ
されたデータのうち音高データＴＬＩに基づきメロディ
音形成部９の上鍵盤９４で次に押下すべき鍵が表示ラン
プにより表示される。第３図（ｊ　＞はこの表示に関す
るデータを示したものである。

続いて上鍵盤９４で表示ランプによって表示されている
鍵（データＤ１の音高データＴＬ１によって指定された
鍵）を押下すると押鍵−数倍号ＫＥＱ　（第３図（Ｃ）
）が生じ、これによってプレイ信号ＰＬ（第３図（ｄ）
）が立上がり、同時にアドレスクロック信号ＡＣＫが生
じる。そしてこのアドレスクロック信号ＡＣＫによって
データＤ１の符長データＴＬ２はラッチ回路１０にラッ
チされる（第３図（ｋ）。またアドレスクロック信号Ａ
ＣＫによってアドレスカウンタ４は１ステップ進められ
、データメモリ３からはデータＤ２が読み出される。デ
ータメモリ３からデータＤ２が読み出されると、ラッチ
回路６のラッチ内容はデータＤ２に変化し、メロディ音
形成部９の上鍵盤９４における表示ランプによる表示は
データＤ２の音高データＴＬ１によって指定される鍵に
なる。

この状態でデータＤ１の符長データＴＬ２によって指定
される符長よりも早く上鍵盤９４で表示ランプによって
表示されている鍵を押下すると、この押下タイミングで
押鍵−数倍号ＫＥＱが生じるが早送り停止制御回路１５
のカウンタ１５１（第２図）の計数値がラッチ回路１０
にラッチされたデータＤ１の符長データＴＬ２に達しな
いので早送り停止制御回路１５のアンド回路Ａ５（第２
図）のアンド回路条件が成立し、フリップ７０ツブ１５
５がセットされ、早送り信号ＦＦが生じる（第３図（ｈ
））。これによってアンド回路Ａ４（第１図）が動作可
能となって、カウンタ１５１はクロックパルスφによっ
て急速にカウントアツプされ、比較回路１５２でＡ＝８
が成立し、符長−数倍号ＬＥＱが生じる。符長−数倍号
ＬＥＱが生じるとアンド回路Ａ６（第３図）のアンド条
件が成立しアドレスクロック信号ＡＣＫが生じる。この
アドレスクロック信号ＡＣＫによってラッチ回路１０の
内容はラッチ回路６にラッチされているデータＤ２の符
長データＴＬ２に書き換えられ、またデータメモリ３か
らはデータＤ３が読み出される。またアンド回路へ〇の
出力よって７リツプフロツブ１５５はリセットされ、早
送り信号ＦＦは停止する。すなわち押鍵タイミングが符
長データＴＬ２によって指定されているタイミングより
早いとテンポパルスＴＰを高速パルスφに切り換え、自
動演奏を急速に進めることによって自動演奏の進行を押
鍵タイミングに一致させる。

データメモリ３からデータＤ３が読み出されることによ
りラッチ回路６のラッチ内容はデータＤ２からＤ３に変
化する。ところでデータＤ３は休符を示すデータなので
これは休符検出回路８によって検出され、休符検出回路
８から第３図（ｅ　）に示すように休符検出信号ＲＤが
出力される。これにより早送り停止回路１５のカウンタ
１５１の内容がラッチ回路１０にラッチされているデー
タＤ２の符長データＴＬ２に達するタイミングでアンド
回路Ａ１１はそのアンド条件が成立し、アドレスクロッ
ク信号ＡＣＫを生じさせる。

アドレスクロック信号ＡＣＫが生じると、ラッチ回路１
０の内容はラッチ回路６にラッチされているデータＤ３
の符長データに書き換えられ、データメモリ３から読み
出されるデータはデータＤ３からＤ４に変化する。そし
てラッチ回路６の内容はデータＤ４に書き換えられ、メ
ロディ音形成部９の上鍵盤９４ではデータＤ４の音高デ
ータＴＬＩによって指定される鍵が表示ランプによって
表示される。

ここで今度はデータＤの符長データによって指定される
タイミングよも押鍵タイミングが遅いと押鍵−数倍号Ｋ
ＥＱが生じる前に早送り停止ｔＩＩ制御回路５の比較回
路１５２でＡ＝Ｂが成立するので、このタイミングでア
ンド回路へ８のアンド条件が成立し、フリップ７０ツブ
１５６がセットされ、停止信号ＳＴ（第３図（ｉ））が
生じる。停止信号ＳＴが生じると前述のようにして自動
演奏が停止される。この状態で押鍵−数倍号ＫＥＱが生
じると早送り停止制御回路５のアンド回路Ａ７のアンド
条件が成立し、アドレスクロック信号ＡＣＫが生じる。

そして、このアドレスクロック信号ＡＣＫによりラッチ
回路６にラッチされているデータＤ４の符長データＴ　
Ｌ　１はラッチ回路６に移され、またアドレスカウンタ
４は１ステップ進められ、データメモリ３からデータＤ
５が読み出される。またアンド回路Ａ７の出力によって
早送り停止回路５の７リツプフロツプ１５７がリセット
され、停止信号ちＳＴは０”になる。これによって自動
演奏の停止は解除される。すなわち押鍵タイミングが符
長データＴＬ２によって指定されているタイミングより
遅いと押鍵があるまで自動演奏が停止され、自動演奏の
進行が押鍵タイミングに一致させられる。

データメモリ３からのデータＤ５の読み出しにより、ラ
ッチ回路６のラッチデータはこのデータＤ５に書き換え
られ、メロディ音形成部９の上鍵盤９４においてデータ
Ｄ５の音高データＴ　Ｌ　１によって指定される鍵が表
示ランプによって表示される。そしてこの表示ランプに
よって表示されている鍵が、ラッチ回路１０にラッチさ
れているデータＤ４の符長データによって指定されるタ
イミングと一致して押下されると、早送り停止制御回路
１５のアンド回路ＡＩＯのアンド条件が成立し、アドレ
スクロック信号ＡＫＣが生じる。すなわち押鍵タイミン
グが符長データＴ　Ｌ　２によって指定されているタイ
ミングと一致すると早送り停止回路５は自動演奏の進行
に対して何の制御も加えない。

次にテンポ制御回路１６に関して説明する。

テンポ制御回路１６は、押鍵テンポに対応してテンポパ
ルスＴＰを制御する。すなわち押鍵テンポＴＰが速（な
るとこれにしたがってテンポパルスＴＰの周期を短くし
、押鍵テンポＴＰが遅くな　　　　　するとこれにした
がって押鍵テンポＴＰの周期を長くするように１７１１
１する。この制御はラッチ回路１０にラッチされる各音
の符長データＴＬ２およびオア回路ＯＲ４から出力され
るキーオンタイミング信号ＫＯＴにしたがって行われる
。

第４図は上記テンポ制御回路１６の詳細構成例を示した
もので、スタートストップ制御回路５（第１図）からス
タートセット信＠ＳＳが生じ続いてプレイ信号ＰＬが生
じるとまず初期テンポ発振器１６０で設定された初期テ
ンポパルスが出力される。初期テンポ発振器１６０から
出力される予設定された周波数の初期テンポパルスはセ
レクタ１６１の六入力に加えられる。またスタートセッ
ト回路５から出力されたスタートセット信号ＳＳはフリ
ップフロップ１ｄ２のリセット端子ラッチに加えられ、
フリップフロップ１６２はリセットされ５る。フリップ
フロップ１６２の出力はインバータＩＮ６で反転され、
プレイ信号ＰＬによって動作可能となるアンド回路△１
２を介してセレクタ１６１の六入カセレクト端子ＳＡに
加えられる。したがってセレクタ１６１はプレイ信号Ｐ
Ｌが１″となるとまず初期テンポ発振器１６０から出力
される初期テンポパルスを選択し、これを出力する。

初期テンポパルスは押鍵テンポに基づくテンポパルスの
形成が可能になるま−で（この場合４音目の押下まで）
の初期状態で用いられるもので、所定の条件が成立する
とテンポパルスは押鍵テンポに基づき追従テンポ発振器
１６３から発生される。

第１音の押下に基づきオア回路ＯＲ３（第１図）から出
力されるアドレスクロック信＠　Ａ　ＣＫによってラッ
チ回路１０にラッチされた第１音に関する符長データＴ
Ｌ２は可変分周回路１６４に加えられる。可変分周回路
１６４はこの符長データＴＬ２に対応してクロックパル
スφを分周し、符長データＴＬ２に対応した周期のパル
ス信号、すなわち符長データＴＬ２が小さいと周波数が
高く、大きいと周波数が低いパルス信号を出力する。こ
の可変分周回路１６４の出力パルスはカウンタ１６５に
よって計数される。なお可変分周回路１６４で上記のよ
うに符長データＴＬ２に対応する周期のパルス信号を形
成する理由は、このパルス信号を計数するカウンタ１６
５の計数値を符長データによらない値にするためである
。すなわちカウンタ１６５はそのリセット端子ｒにキー
オンタイミング信号ＫＯＴをディレィフリップフロップ
ＤＦ４で遅延した信号が加えられており、キーオンタイ
ミング信号ＫＯＴが生じるタイミング毎にその計数値が
リセットされるようになっているが、そのリセット時に
おけるカウンタ１６５の計数値は押鍵テンポが一定であ
れば符長によらず一定であれば符長によらず一定値とな
るように構成されている。

上記カウンタ１６５によって計数された押鍵テンポに対
応する値はキーオンタイミング信号ＫＯＴによって、ラ
ッチ回路Ｌ１、Ｌ２、Ｌ３に順次移される。

またキーオンタイミング信号ＫＯＴはアンド回路Ａ１３
を介してカウンタ１６９のクロック端子ＣＫに加えられ
、順次計数される。このカウンタ１６６は３ビツトのシ
フトレジスタがらなり計数値が４なるとキャリイ信号を
出力する。またこのキャリイ信号はディレィフリップ７
０ツブＤＦ５、インバータＩＮ７を介してアンド回路Ａ
１３に加えられ、以後のアンド回路Ａ１３に加えられ、
以後のアンド回路Ａ１３の動作を禁止する。

上記ラッチ回路Ｌ１、Ｌ２、Ｌ３の動作およびカウンタ
１６６の動作を第３図に示すタイミングチャートにした
がって説明すると次のようになる。

第３図に示す場合キーオンタイミング信号ＫＯＴは第３
図（１）に示すように押鍵タイミングに同期して発生さ
れる。ただし、休符に関しては鍵は押下されないが、そ
の休符の開始タイミングにおいてキーオンタイミング信
号ＫＯＴが生じることに注意を要する。すなわち休符に
関しても押す鍵と同様に評価され、キーオンタイミング
信号ＫＯＴが生じる。カウンタ１６５は、まずラッチ回
路１０に第１音に関する符長データＴＬ２がラッチされ
ている間、この符長データＴＬ２に対応する周期のパル
ス信号を計数する。そしてこの計数値Ｃ１は第２音に関
するキーオンタイミング信号ＫＯＴによってラッチ回路
Ｌ１に移される（第３図（ｍ））。同様にカウンタ１６
５は、ラッチ回路１０に第２音に関する符長データＴＬ
２に対応する周期のパルス信号を計数する。そしてこの
計数値Ｃ２は第３音に関するキーオンタイミング信号Ｋ
ＯＴによってラッチ回路Ｌ１に移されるとともに、同様
にラッチ回路Ｌ１の内容Ｃ１はラッチ回路Ｌ２に移され
る（第３図（ｎ））。以下同様にして第４音に関するキ
ーオンタイミング信号ＫＯＴが生じるとラッチ回路Ｌ１
の内容は計数値Ｃ１になり（第３図（０））、ラッチ回
路Ｌ２の内容は計数値Ｃ２になり、ラッチ回路Ｌ３の内
容は計数値Ｃ３になる。

またカウンタ１６６の計数値はキーオンタイミング信号
ＫＯＴに応じてカウントアツプし、その計数値が４にな
るとその計数を停止する。

上記のようにして押鍵テンポに関する値がラッチされた
ラッチ回路ＬＩ　Ｌ２、Ｌ３の出力は平均化回路１６７
で平均がとられラッチ回路Ｌ４に加えられる。また平均
化回路１６７の出力は２倍回路ｊ５８ａ、１／２回路１
６８ｂでそれぞれ２倍および１／２にされ比較回路１６
つのＢ入力およびＣ入力に加えられる。比較回路１６９
は六入力にカウンタ１６５の出力が加えられており、こ
の六入力に加えられる値が上記８入力に加えられる値と
Ｃ入力に加えられる値の間にあると信号パ１”を出力す
る。この信号“１″はアンド回路Ａ１４に加えられる。

アンド回路Ａ１４は他の入力に前述したカウンタ１６６
の出力およびキーオンタイミング信号ＫＯＴが加えられ
ている。したがってアンド回路Ａ１４はカウンタ１６５
の計数値が平均化回路１６７の出力の２倍値および１／
２倍値の間にあることおよびカウンタ１６６の計数値が
４に達したことを条件にキーオンタイミング信号ＫＯＴ
が加わるタイミングでそのアンド条件が成立し、信号“
１″を出力する。このアンド回路Ａ１４の出力はラッチ
回路Ｌ４のストローブ端子セットに加えられるとともに
７リツプフロツプ１６２のセット端子Ｓに加えられる。

すなわちラッチ回路Ｌ４は１）ラッチ回路Ｌ１、Ｌ２、Ｌ３がデータでうまつたこ
と。

２）カウンタ１６５の計数値が平均化回路１６６の出力
値に対して大きくはずれていないこと。

を条件にキーオンタイミング信号ＫＯＴのタイミングで
平均化回路１６７の出力をラッチする。ラッチ回路Ｌ４
にラッチされた値は追従テンポ発振器１６３に加えられ
る。追従テンポ発振器１６３は、可変分周回路から構成
され、ラッチ回路Ｌ４の出力に応じてクロックパルスφ
を分周することにより押鍵テンポに対応して変化する追
従テンポパルスを発生する。この追従テンポパルスはセ
レクタ１６１の８入力に加えられる。

またアンド回路Ａ１４の出力がセット端子Ｓに加えられ
ることによりフリップ７０ツブ１６２はセットされこの
フリップ７０ツブ１６２の出力Ｑはセレクタ１６１のＢ
入カセレクト端子ＳＢに加えられる。これによりセレク
タ１６１はＢ入力に加えられる追従テンポパルスを選択
し、これを以後のテンポパルスＴＰとして出力する。

なおラッチ回路Ｌ４で、カウンタ１６５の計数値が平均
化回路１６６の出力値に対して大きくはずれた場合は平
均化回路１６７の出力をラッチしないようにした理由は
、１音のみの大きなテンポはずれがあっても、これによ
ってテンポパルスの周波数が変化しないようにするため
である。

第５図はテンポ制御回路１６の他の構成例を示したもの
である。第４図に示した構成例においては符長によらず
どの押鍵タイミングに対しても同一に評価したが、この
構成例においては首長に対応して追従テンポパルスへの
影響の度合を変化させるようにしている。すなわち符長
によらない値に換算して押鍵テンポを評価する場合、短
い符長のものと長い符長のものを同一に扱うと追従テン
ポパルスへの影響は短い符長のものほど大きくなるので
長い符長のものは短い符長のものに対して追従テンポパ
ルスへの影響が置きくなるように構成されている。なお
第５図の説明において、第４図に示した回路と同一の機
能を果す部分には同一　　　　　）符号を付して説明を
簡略化する。この構成例においても、所定の条件が成立
するまではセレクタ１６１はまず六入力に加わる初期テ
ンポ発振器１６０の出力を選択し、これを出力する。す
なわち後述するシフトレジスタ２４の各ステージの各ビ
ット出力がそれぞれ加わるとノア回路ＮＲ’１〜ＮＲｎ
の出力のオア条件をとるオア回路０ＲＩＯの出力が？１
１　ＩＴであると（シフトレジスタ２４の各ステージの
パラレル出力のうち各ビット全て１”のステージがある
と）この信号はセレクタ１６１の六入カセレクト端子Ｓ
Ａに加えられ、セレクタ１６１は初期テンポ発振器１６
０がら出力される初期テンポパルスを選択し、これを出
力する。

他方、ラッチ回路１０にラッチされた符長データＴＬ２
は、可変分周回路１６４に加えられ、可変分周回路１６
４から符長データＴＬ２に対応する周期のパルス信号を
発生させる。このパルス信号はキーオンタイミング信号
ＫＯＴ毎にリセットされるカウンタ１６５によって計数
され、キーオンタイミング信号ＫＯＴ毎にラッチ回路２
５にラッチされる。このラッチ回路２５にラッチされる
値はシフトレジスタ２４に加えられる。

シフトレジスタ２４はｎステージ１ビツトからなり、符
長に対応したステージ数だけラッチ回路２５にラッチさ
れた値を取り込む。

シフトレジスタ２４はそのシフト端子にキーオンタイミ
ング信号ＫＯＴによってセットされるフリップフロップ
２６の出力およびプレイ信号ＰＬによって動作可能とな
るアンド回路Ａ’１５を介してクロックパルスφが加え
られており、キーオンタイミング信号ＫＯＴによって７
リツプフロツプ２６がセットされるとラッチ回路２５に
ラッチされている値を順次取り込む。またラッチ回路１
０にラッチされている符長データＴＬ２はキーオンタイ
ミング信号ＫＯＴによってラッチ回路２７にラッチされ
、リセット端子Ｒにキーオンタイミング信号ＫＯＴが加
わるカウンタ２８は、キーオンタイミング信号ＫＯＴに
同期してクロックパルスφの計数を開始し、このラッチ
回路２７の出力とカウンタ２８の出力は比較回路２９で
比較される。

カウンタ２８の計数値がラッチ回路２７にラッチされた
符長データＴＬ２に達し、比較回路２９がら一致出力が
生じると、この一致出力はフリップフロップ２６のリセ
ット端子Ｒに加え５られ、フリップフロップ２６をリセ
ットする。これによりアンド回路Ａ１５は不動作となっ
てシフトレジスタ２４のシフト動作は停止する。すなわ
ち１個のキーオンタイミング信号ＫＯＴに対してラッチ
回路２５にラッチされたデータがシフトレジスタ２４に
おいてシフトされるステージ数は符長データＴＬ２が大
きければ多（なり、小さければ少なくなり、符長データ
ＴＬ２に対応した数となる。例えば符長データＴＬ２が
四分音符に対応するものであるときシフトレジスタ２４
ににステージ分だけデータが取り込まれたとすると符長
データＴＬ２がバカ音符に対応するものであるとに／２
ステージ分だけデータが取り込まれる。このシフトレジ
スタ２４の各ステージの゛□内容は平均化回路１′６７
で平均値がとられ、追従テンポ発振器１６３に加えられ
る。

シフトレジスタ２４の各ステージがデータでうまるとし
第１音に関するデータがシフトレジスタ２４の最終ステ
ージに達するとオア回路０Ｒ１０の一出力はＯ”となり
、このオア回路１０の出力はインバータＩＮＳを一介し
てセレクタ１６１の８入カセレクト端子ＳＢに加えられ
る。これによりセレクタは追従テンポ発振器１６３から
出力される押鍵テンポに追従テンポパルスを選択し、こ
れを以後出力する。

第６図は、テンポ制御回路１６の更に他の構成例を示す
もので、この構成例では符長データＴＬ２とテンポパル
スによって形成される符長との偏差に基づきテンポパル
スを補正するようにしている。この構成例では電圧制御
発振器（ＶＣＯ）３０によってテンポパルスが形成され
る。ｖＣＯ３０は、マニアルテンポ設定用端子Ａと補正
用端子Ｂとを具えており、マニアルテンポ設定用端子Ａ
にはマニアルテンポ験定器（可変抵抗器）３１によって
初期テンポが設定されている。■ＣＯ３０から出力され
るテンポパルスはカンタ３２のクロック入力に加えられ
る。カウンタ３２はそのリセット端子Ｒにキーオンタイ
ミング信号ＫＯＴが加えられており、キーオンタイミン
グ信号ＫＯＰ毎にリセットされ、テンポパルスＴＰを計
数する。このカウンタ３２のテンポパルスＴＰ計数値は
テンポパルスＴＰによって形成される符長に対応するも
のとなる。カウンタ３２の計数値は減算器３３Ｂ入力に
加えられる。

減算器３３はＡ人カにラッチ回路１ｏにラッチされてい
る符長データＴＬ２が加えられており、この符長データ
ＴＬ２がらカウンタ３２の計数値を減算する。この減算
値Ｉ　Ａ−Ｂ　ｌおよびその符長士を示す信号はラッチ
回路３４に加えられる。

また減算器３３から出力される減算値Ｉ　Ａ−Ｂ　＋は
許容値検出回路３５に加えれる。許容値検出回路３５は
予め設定された許容値と減算値＋Ａ−Ｂｌを比較し、減
算値が許容値の範囲内であると信号“１″をアンド回路
△１６に加える。

アンド回路Ａ１６は他の入力にキーオンタイミング信号
ＫＯＴが加えられており、減算器３３における減算値が
許容値の範囲内にあることを条件にキーオンタイミング
信号ＫＯＴに同期して信号゛１″を出力する。この信号
はラッチ回路３４のストローブ端子Ｓに加えられる。す
なわちラッチ回路３４は減算器３３の出力が許容値の範
囲内にあることを条件にキーオンタイミング信号ＫＯＴ
のタイミングで減算器３３の出力をラッチする。

ここで許容値検出回路を設けた理由は押鍵テンポの大き
な変化にはテンポパルスを追従させないためである。ラ
ッチ回路３４の出力はデジタルアナログ変換器３６でア
ナログ信号に変換され、ＶＣＯ３０の補正端子Ｂに加え
られる。

なお第６図に示す構成例においてラッチ回路は１段とし
たが、第４図に示した構成例のように多段とし、その平
均値をとる平均化回路を設けるようにしてもよい。

第７図はこの発明の他の実施例を示したものである。こ
の実施例は押鍵タイミングが符長データに対して遅い場
合、および一致した場合は第１図に示した実施例の動作
と同じであるが、早い場合は自動演奏の遅れ分をリズム
カウンタに直接プリセットするように構成されている。

なお、第７図の説明において、第１図と共通の部分に関
しては同一の符号を付して説明を省略する。

スタートストップ制御回路５でスタートセットスイッチ
（図示せず）が押下されるとデータメモリ３は動作可能
となるとともにアドレスカウンタ４のリセットは解除さ
れる。またスタートストップ制御回路５からはスタート
セット信号ｓｓが発生され、この信号Ｓｓはオア回路０
Ｒ１１を介してアドレスクロック信号ＡＣＫとしてアド
レスカウンタ４のクロック端子ＧＫに加えられ、アドレ
スカウンタ４を１ステツプ進める。これによりデータメ
モリ３からは第１音に関するデータＤ１が読み出され、
上記アドレスクロック信号ＡＣＫを遅延回路７で遅延し
た信号によってラッチ回路６にラッチされる。ラッチ回
路６にラッチされた信号は休符検出回路８に加えら、れ
休符検出が行われるとともにメロディ音発生部９に加え
られ、第１音の鍵を表示する。

この状態で第１音の鍵を押下すると、比較回路１２から
一致出力が生じ、アンド回路Ａ１が動作可能となって、
セレクトスイッチ１４を介して押鍵−数倍号ＫＥＱが出
力される。この押鍵−数倍号ＫＥＱはまずスタートスト
ップ制御回路５に加えられ第１音の鍵の押下を示す信号
を出力させ、こ９信号をオア回路○Ｒ１２，０Ｒ１１を
介しアドレスクロック信号ＡＣＫとしてアドレスカウン
タ４のクロック入力に加えられる。またオア回路０Ｒ１
１の出力はラッチ回路１ｏのストローブ端子Ｓに加えら
れ、ラッチ回路６にラッチされている第１音に関するデ
ータのうち符長データＴＬ２をラッチする。またオア回
路０Ｒ１１の出力はカウンタ１５１のリセット端子Ｒ１
ダウンカウンタ３７のプリセット端子ＰＥ、リズムカウ
ンタ３８のプリセット端子ＰＥに加えられる。これによ
りカウンタ１５１はり、セ、ツトされ、ダウンカウンタ
３７にはラッチ回路、１ｏにラッチされた符長データＴ
、Ｌ２がプリセットされる。なおこのときリズ　　　　
　１ムカウンタ、３８は初期値にプリセットされる。

この状態で次の押鍵タイミングがラッチ回路１０にラッ
チされている符長データＴＬ２に対して早いと、テンポ
制御回路１６からアンド回路Ａ１７を介して出力される
テンポパルスＴＰを形成するカウンタ１５−の計数値°
とラッチ回路１ｏの出力を比較する比較回路１５２にお
いてＡ＞Ｂが成立しており、アンド回路Ａ１８のアンド
条件が成立する。このアンド回路Ａ１８の出力はオア回
路０Ｒ１３，０Ｒ１２，０ＲＩＩを介し、アドレスクロ
ック信号ＡＣＫとして送出されるところでダウンカウン
タ３７およびリズムカウンタ３８はアンド回路Ａ１７か
ら出力されるテンポパルスＴＰが加えられており、この
テンポパルスＴＰに応じてダウンカウントおよびアップ
カウントする。したがってこの場合オア回路０Ｒ１１か
ら出力が生じた時点におけるダウンカウンタの計数値ｎ
はｎ＞ｏである。このダウンカウンタ３７の計数値ｎは
加算機器３９においてリズムカウンタ３８．の計数値Ｎ
と加算され、加算ＩＮ＋ｎはオア回路０Ｒ１１の出力タ
イミングでリズムカウンタ３８にプリセットされる。す
なわち、リズムカウン３８に加算値Ｎ十〇をプリセット
することにより、押鍵タイミングに対するリズムカウン
タ３８の遅れ値ｎを解消している。またオア回路１１の
出力によってカウンタ１５１はリセットされ、ラッチ回
路１０には次の音に関する符長データＴＬ２がラッチさ
れ、ダウンカウンタ３７にはラッチ回路１０にラッヂさ
れた符長データＴＬ２がプリセットされる。

次に押鍵タイミングがラッチ回路１０にラッヂされてい
る符長データＴＬ２に対して遅いと、押鍵−数倍号ＫＥ
Ｑが生じる前に比較回路１５２においてＡ−Ｂが成立し
、微分回路１５６から符長−数倍号ＬＥＱが生じる。こ
れによりアンド回路Ａ１９のアンド条件、が成立し、フ
リップフロップ１５７がセットされる。このフリップフ
ロップ１５７の出力ＱはインバータＩＮ３を介してアン
ド回路Ａ１７に加えられ、アンド回路Ａ１７を不動作に
する。すなわちテンポパルスＴＰを停止させ、自動演奏
の進行を停止させる。またフリップフロップ１５７の出
力ＱはデイレイフリップフロツブＤＦ３を介してアンド
回路△２０に加えられ゛る。このアンド回路Ａ２０は押
鍵−数倍号ＫＥＱが生じたタイミングで信号”１′′を
出力し、オア回路０Ｒ１１からアドレスクロック信号Ａ
ＣＫを生じさせる。このときダウンカウンタ３７の計数
値ｎはｎ＝ｏである。したがって加算器３９の出力はり
ズムカウンタ３８の計数値Ｎそのままとなり、オア回路
０Ｒ１１の出力によってリズムカウンタ３８にはこの値
Ｎがプリセットされる。またアンド回路Ａ２０の出力は
フリップフロップ１５７をプリセットする。これにより
アンド回路△１７は動作可能となって自動演奏の停止は
解除される。

押鍵タイミングがラッチ回路１０にラッチされている符
長データＴＬ２に対して一致するとアンド回路Ａ２１の
アンド条件が成立し０、オア回路０Ｒ１１からアドレス
クロック信号ＡＣＫを生じさせる。このときダウンカウ
ンタ３９の計数値ｎはｎ−ｏであり、オア回路０Ｒ１１
の出力によってリズムカウンタ３８にプリセットされる
値はリズムカウンタ３８の計数値Ｎそのままとなる。す
なわち自動演奏の進行には何の制御も加えられない。

また休符検出回路８で休符が検出されると、比較回路１
５２で△＝Ｂが成立し、符長−数倍号ＬＥＱが生じたタ
イミングでアンド回路Ａ２２のアンド条件が成立し、オ
ア回路０Ｒ１１からアドレスクロック信号ＡＣＫを生じ
させる。

またこの実施例の場合、テンポ制御回路１６で用いられ
るキーオンタイミング信号ＫＯＴはオア回路０Ｒ１２の
出力から得られる。

以上説明したように、この発明によれば操作子の操作タ
イミングに対応して自動演奏の進行が自動的に制御され
るので、自動演奏の進行ど押鍵によるマニアル演奏とが
常に一致し、好ましい演奏が得られる。

なお、同音階の音が複数個連続する場合は、これらの音
を１個の音として符長データおよび音高データを形成す
るようにしてもよい。このように構成すると、特に短い
符長の音符が連続する場合においてテンポの安定性が得
られる。

またメロディ音のうち重要な音符のみを抜き出してデー
タを作るようにしてもよい。この場合はデータの簡略化
をはかることができる。

また押鍵タイミーングが早かった場合に発生する早送り
クロックをテンポに追従させたり、符長一致時から指数
的に速くしたり、再スタートに向い指数的に遅くしたり
するようにしてもよい。これによって演奏の追従を容易
にすることができる。

また過去ｎ個のテンポデータによってテンポパルスの周
波数を制御する場合、ｎ個のデータにそれぞれ重みづけ
をするようにしてもよい。例えば近いデータ悸ど大きな
重みづけをすれば自然なテンポ制御が可能となる。

また自動演奏の基礎となる楽譜データはペダル鍵盤に関
するものまたは下鍵盤に関するものでも同様に実現可能
であることはもちろんである。

また、この実施例では、自動演奏メロディ音形成回路に
よって演奏するメロディ音を常に１音分だけ前にモニタ
ー発音するようにし、演奏者のメロディ演奏を容易にす
るようにしたが、オブリガートデータを記憶したオブリ
ガート発生回路を設け、オブリガートを自動演奏するよ
うにして演奏者の演奏を補助するようにしてもよい。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図、第２
図は第１図に示す早送り停止制御回路の詳細構成例を示
す回路図、第３図は第１図の装置の動作を説明するタイ
ミングチャート、第４図、第５図、第６図は第１図に示
すテンポ制御回路の詳細構成例を示すブロック図、第７
図はこの発明の他の実施例を示すブロック図である。１・・・楽譜、２・・・楽譜データ読取装置、３・・・
データメモリ、４・・・アドレスカウンタ、５・・・ス
タートストップ制御回路、６．１０・・・ラッチ回路、
７・・・遅延回路、８・・・休符検出回路、９・・・メ
ロディ音形成部、１１・・・サウンドシステム、１２・
・・比較回路、１３・・・微分回路、１４・・・セレク
トスイッチ、１５・・・早送り停止制御、１６・・・テ
ンポ制御回路、１７．３８・・・リズムカウンタ、２１
・・・伴奏音形成部、３７・・・ダウンカウンタ、３９
・・・加算器。

Claims

【特許請求の範囲】

（１）演奏すべき音に対応する音高情報および音長情報
を記憶する記憶手段と、該記憶手段から前記音長情報を
演奏順に順次読出すとともに前記音高情報を演奏に先行
して読出す読出し手段と、鍵盤と、該鍵盤で押下された
鍵を検出する押鍵検出手段と、前記音長情報により指示
される指示タイミング前に前記音高情報により指示され
る次に押下すべき鍵が押下された場合は前記指示タイミ
ングまでまって前記記憶手段の読出しを進め、該指示タ
イミング経過後に該鍵が操作された場合は前記押鍵検出
手段の検出出力の立上がりに同期して前記記憶手段の読
出しを進めるように前記読出し手段を制御する読出しタ
イミング補正手段とを具えた電子楽器。
（２）前記読出しタイミング補正手段は前記読出し手段
による音長情報の読出し時点から前記音高情報により指
示される次の鍵の押下時点まで所定のクロックパルスを
計数するカウンタと、該カウンタの計数値と前記音長情
報とを比較する比較回路とを具え、該比較回路の比較出
力にもとづき前記指示タイミングに対する押鍵による押
鍵タイミングの遅早を判断する特許請求の範囲第（１）
項記載の電子楽器。
（３）前記読出しタイミング補正手段は前記音長情報に
より指示される指示タイミング前に前記音高情報により
指示される次に押下すべき鍵が押下された場合は前記り
Ｏツクパルスを該クロックパルスよりも周波数の高いパ
ルスに切換える切換え手段を具えた特許請求の範囲第（
２項記載の電子楽器。
（４）前記演奏すべき音は、メロディ音である特許請求
の範囲第（１）項記載の電子楽器。
（５）演奏すべき楽音に対応する音高情報および音長情
報を記憶する記憶手段と、該記憶手段から前記音長情報
を演奏順に順次読出すとともに前記音高情報を演奏に先
行して読出す読出し手段と、鍵盤と、該続出し手段から
読出された音高情報に対応して操作すべき鍵を表示する
手段と、該鍵盤で押下された鍵を検出する押鍵検出手段
と、前記音長情報により指示される指示タイミング前に
前　、記記憶音高情報により指示される次に押下すべき
鍵が押下された場合は前記指示タイミングまでまって前
記記憶手段の読出しを進め、該指示タイミング経過後に
該鍵が操作された場合は前記押鍵検出手段の検出出力の
立上がりに同期して前記記憶手段の読出しを進めるよう
に前記読出し手段を制御する読出しタイミング補正手段
とを具えた電子楽器。
（６）前記表示手段は８鍵に対応する発光手段からなり
８鍵の所定個所にそれぞれ配設される特許請求の範囲第
（５）項記載の電子楽器。
（７）前記表示手段は８鍵に剪応する発光手段からなり
８鍵の近傍にそれぞれ配設される特許請求の範囲第（９
項記載の電子楽器。