JPS6327469Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は出力リミツタ特性を有する演算増幅回
路に関するもので、その目的とするところはリミ
ツタ電圧設定手段より与えられる指令入力に応じ
て好適に演算信号のリミツタ電圧値を得ることが
できる演算増幅回路を提供することにある。

従来複数個の入力信号間の演算を行う演算増幅
器においては、その演算結果の出力を所望のレベ
ル内に制限する出力リミツタ特性をもつて信号発
生させる技法が指令レベル上あるいは信号伝達の
上から回路出力が抑制されて制御性が好ましいも
のとなることから慣用されている。

かくの如き出力リミツタ特性を有する演算増幅
器は通常非線形半導体素子を採用してその固有特
性に依存するのが一般的である。しかしながらこ
れによればリミツタ電圧値が規定されるものとな
りこれを任意にかつ容易に制御し得るものでな
く、そのレベル調整のための回路を付加すれば出
力特性が変形されてしまい有効に信号発生できな
いものになつていた。

本考案は上述したような点に着目しなされたも
ので、演算増幅器に出力リミツタ設定信号が与え
られる乗算演算器を直列接続せしめ効果的に信号
送出する演算増幅回路を実現したものである。以
下本考案を図面に基づいて説明する。

第１図は本考案の基本構成を示すもので、１は
演算増幅器、２は乗算演算器、Z₁，……Z_oは入力
インピーダンス、Z_fは帰還インピーダンスであ
る。

すなわちｎ個の入力信号の入力電圧レベルe₁，
……e_oがそれぞれ入力インピーダンスZ₁……Z_oを
介して演算増幅器１の演算点に与えられ、これら
の加減演算ののちその比較偏差が増幅段を通し発
生されて出力電圧レベルe_xで出力される。また乗
算演算器２は、前記出力電圧レベルe_xとこの出力
のリミツタ設定手段（図示せず）の出力信号であ
る設定電圧レベルe_Lとが与えられ、これら二入力
を乗算の上送信号としての出力電圧e₀を発生する
とともにこの出力が帰還インピーダンスZ_fを介し
て演算増幅器１の演算点に帰還接続されてなる。
したがつて帰還インピーダンスZ_fを通して演算増
幅器１の閉ループ利得が決められる。これより第
１図構成における入出力特性の函数はつぎのよう
に表わされる。なおe_L、e₁，……e_oはそれぞれ値
が正負極性の一方のみでなく両極性のものも含む
ものとする。ここでは乗算演算器２の係数をＫと
する。

さて出力電圧e₀がリミツタ電圧レベル未満のと
きまたは等しいとき、すなわち ｜Ｋ・e_L／Z_f｜≧｜e₁／Z₁ ＋……＋e_o／Z_o｜ …(1) において(2)式で表わされる。

｜e₀｜＝｜Z_f／Z₁e₁＋……＋Z_f／Z_oe_o｜ …(2) これはZ₁＝……Z_oとすると、（2′）式となる。

｜e₀｜＝｜Z_f／Z₁（e₁＋……e_o）｜ …（2′） また(3)式の如く出力電圧e₀がリミツタ電圧で制
限されているときに(4)式で表わされる。

｜Ｋ・e_L／Z_f｜＜｜e₁／Z₁ ＋……＋e_o／Z_o｜ …(3) ｜e₀｜＝｜Ｋ・e_L｜ …(4) かくの如き入出力特性は、いま一入力のe₁のみ
とすれば第２図のように示すことができる。この
ようにしてe₀がリミツタ電圧レベル｜Ｋ・e_L｜の
制限されるまでの領域において入力対出力の関係
は入力インピーダンス対出力インピーダンスの比
で決まる一定の増幅率（Z_f／Z₁）の比例函数であ
り、またe₀がリミツタ電圧で制限された領域にお
いてはリミツタ電圧レベル｜Ｋ・e_L｜の一定値を
保有することとなる。

さらに前記(4)式にみられる乗算演算器２の係数
Ｋの値が演算増幅器１より発生される出力電圧レ
ベルe_xの電源飽和電圧値に影響を受けるものであ
るから、これを安定した一定値に改善せしめる一
例を第３図に示す。

第３図は本考案による一例の構成を示すもの
で、ZD₁，ZD₂はツエナーダイオードである。図
中第１図と同符号のものは同じ構成部分を示す。
すなわち第３図に示すものは、演算増幅器１′が
出力電圧レベルe_x′をツエナーダイオードZD₁，
ZD₂を介して帰還する回路が付加されており、こ
の出力電圧レベルe_x′をZD₁，ZD₂のツエナー電圧
値とすることによつて前記Ｋの値を安定な一定レ
ベルとし、出力電圧e₀′したがつてリミツタ電圧
レベル｜Ｋ・e_L｜を安定にすることができるもの
である。

さらにまた第１図に示す帰還インピーダンスZ_f
をコンデンサＣに置換した他の例を第４図に示
す。

すなわち第４図に示すものは、第１図装置にお
ける帰還インピーダンスZ_f要素としてコンデンサ
Ｃを置換した帰還回路を具備して出力電圧e₀″を
送出する出力リミツタ付機能をもつ積分演算回路
を構成するものとなる。

かかる例に示す如く、本考案によれば乗算演算
器２が付加される簡単な回路構成により、出力リ
ミツタ設定指令に応じて自在に安定した出力リミ
ツタ機能を奏する演算増幅回路を提供できる。

【図面の簡単な説明】

第１図は本考案の基本構成を示す接続図、第２
図は第１図の説明のために示した入出力特性図、
第３図は本考案による一例を示す接続図、第４図
は本考案による他の例を示す接続図である。 １，１′，１″……演算増幅器、２，２′，２″…
…乗算演算器、Z_f……帰還インピーダンス、
ZD₁，ZD₂……ツエナーダイオード、Ｃ……コン
デンサ、e₀，e₀′，e₀″……出力電圧。

Claims (1)

【実用新案登録請求の範囲】
1. 複数個の入力信号を演算増幅する演算増幅器出
   力および該演算増幅器の出力リミツタ設定信号を
   入力とする乗算演算器を具備し、該乗算演算器出
   力を前記演算増幅器入力側に帰還接続せしめかつ
   信号送出するように構成したことを特徴とする演
   算増幅回路。