JPS63273951A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPS63273951A JPS63273951A JP62110111A JP11011187A JPS63273951A JP S63273951 A JPS63273951 A JP S63273951A JP 62110111 A JP62110111 A JP 62110111A JP 11011187 A JP11011187 A JP 11011187A JP S63273951 A JPS63273951 A JP S63273951A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- output
- circuit device
- main body
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000002265 prevention Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子回路装置の特にメモリカード及びメモリ
ボード等のデータバックアップ回路に関するらのである
。前記電子回路装置において、電圧検出回路の出力によ
って、前記電子回路装置のセレクト信号入力端子にプル
アップした抵抗を電圧検出回路出力の論理的手段によっ
て選択的に切離すとともに、データバックアップ動作に
切換えることを特徴とする電子回路装置。
ボード等のデータバックアップ回路に関するらのである
。前記電子回路装置において、電圧検出回路の出力によ
って、前記電子回路装置のセレクト信号入力端子にプル
アップした抵抗を電圧検出回路出力の論理的手段によっ
て選択的に切離すとともに、データバックアップ動作に
切換えることを特徴とする電子回路装置。
本発明はメモリカード・メモリボード等のデータバック
アップ回路を存する電子回路装置において、電圧検出回
路の出力によって、前記電子回路装置のセレクト信号入
力端子にプルアップした抵抗を論理的手段により選択的
に切離すとともに、データバックアップ動作に切換えて
、前記電子回路装置が機器本体に接続されたままで、機
器本体の電源が０ＦＦｔ、たときに、電子回路装置のデ
ータバックアップ用の電池がリークするのを防止し電子
回路装置が安定したデータのバックアップ動作の回路を
提供することにある。
アップ回路を存する電子回路装置において、電圧検出回
路の出力によって、前記電子回路装置のセレクト信号入
力端子にプルアップした抵抗を論理的手段により選択的
に切離すとともに、データバックアップ動作に切換えて
、前記電子回路装置が機器本体に接続されたままで、機
器本体の電源が０ＦＦｔ、たときに、電子回路装置のデ
ータバックアップ用の電池がリークするのを防止し電子
回路装置が安定したデータのバックアップ動作の回路を
提供することにある。
従来の電子回路Ｈ’ｔｌにおいて特にデータのり一ド又
はライト可能な記憶素子を主体に構成される電子回路装
置をセレクトして、リード又はライト制御を行う場合は
、前記電子回路装置のセレクト信号端子を非アクティブ
からアクティブ状通にして制御するのが普通である。こ
の時前記セレクト信号は、論理的には“負論理”動作が
一般的である。また誤動作防止上、′負論理”動作に対
しては、プルアップ抵抗を前記セレクト信号入力端子に
付加して安定動作を確保する方法が取られる。
はライト可能な記憶素子を主体に構成される電子回路装
置をセレクトして、リード又はライト制御を行う場合は
、前記電子回路装置のセレクト信号端子を非アクティブ
からアクティブ状通にして制御するのが普通である。こ
の時前記セレクト信号は、論理的には“負論理”動作が
一般的である。また誤動作防止上、′負論理”動作に対
しては、プルアップ抵抗を前記セレクト信号入力端子に
付加して安定動作を確保する方法が取られる。
又この場合、前記のプルアップ抵抗は、コストダウン対
策上、前記電子回路装置の駆動用ＩＣの内部に作られる
ため、プルアフブ用Ｗｉ源は、ＩＣ電源と共通になるの
が一般的である。
策上、前記電子回路装置の駆動用ＩＣの内部に作られる
ため、プルアフブ用Ｗｉ源は、ＩＣ電源と共通になるの
が一般的である。
しかし前述の従来技術では、特にデータのリード又はラ
イト可能な記憶素子を主体に構成される電子回路装置が
、機器本体に接続されたまま、機器本体の電源がＯＦＦ
すると、前記電子回路装置のデータバックアップ用電池
がリークする。このようすを従来例、第３図を用いて説
明する。ｗＥ３図は、前記電子回路装置が機器本体に接
続されている例である。第３図において、１４は、機器
本体のドライバ、１は、本体及び電子回路装置の電源Ｖ
ＣＣ，２は、本体及び電子回路装置のｖＳＳ（グランド
）、３は、電子回路装置のセレクト信号入力端子（Ｅ）
９は電子回路装置のセレクト信号人力バッフ７．６は、
データバックアップ用電池である。８はプルアップ抵抗
、１３は、逆流防止用ダイオード。第３図において、機
器本体の１の電源ＶＣＣと、電子回路装置の１２の電ｇ
ＶＤＤとの関係は一般的にＶＣＣ＞ＶＤＤなる関係があ
るため、１の電源ＶＣＣがＯＦＦになると、電子回路装
置の電源は、１２のＶＤＤに切換わる。
イト可能な記憶素子を主体に構成される電子回路装置が
、機器本体に接続されたまま、機器本体の電源がＯＦＦ
すると、前記電子回路装置のデータバックアップ用電池
がリークする。このようすを従来例、第３図を用いて説
明する。ｗＥ３図は、前記電子回路装置が機器本体に接
続されている例である。第３図において、１４は、機器
本体のドライバ、１は、本体及び電子回路装置の電源Ｖ
ＣＣ，２は、本体及び電子回路装置のｖＳＳ（グランド
）、３は、電子回路装置のセレクト信号入力端子（Ｅ）
９は電子回路装置のセレクト信号人力バッフ７．６は、
データバックアップ用電池である。８はプルアップ抵抗
、１３は、逆流防止用ダイオード。第３図において、機
器本体の１の電源ＶＣＣと、電子回路装置の１２の電ｇ
ＶＤＤとの関係は一般的にＶＣＣ＞ＶＤＤなる関係があ
るため、１の電源ＶＣＣがＯＦＦになると、電子回路装
置の電源は、１２のＶＤＤに切換わる。
よって１０ＶＣＣがＯＦＦのときは、結果的に９のゲー
ト出力は”Ｈ”レベルに（一般的には６のｆｆｌ池の電
圧レベルにほぼ等しくなる。）固定されるために、１０
のデコーダ出力は“Ｈ”レベルに固定されて、１１のＳ
ＲＡＭはデータバックアップ動作に移る。しかしながら
、従来例第３図においては、６の電池によってデータバ
ックアップ動作に入っているために１５のようなループ
にリーク電流が流れる。このために、９のＮＯＲゲート
入力は安定した“Ｈ”レベルとはなりえないために、９
のゲート出力の９ａは安定した“Ｈ”レベルにならない
。よってデータバックアップ動作も不安定になりやすい
、又前記のようなリーク電流を防ぐためには、前記電子
回路装置を機器本体から切離す必要がある。しかるに電
子回路装置において、データバックアップする時は、機
器本体に接続したままデータを保存することは、バック
アップ電池の寿命を極端に早めるとともに不安定なバッ
クアップ動作を行うことになるため、実用的でない。
ト出力は”Ｈ”レベルに（一般的には６のｆｆｌ池の電
圧レベルにほぼ等しくなる。）固定されるために、１０
のデコーダ出力は“Ｈ”レベルに固定されて、１１のＳ
ＲＡＭはデータバックアップ動作に移る。しかしながら
、従来例第３図においては、６の電池によってデータバ
ックアップ動作に入っているために１５のようなループ
にリーク電流が流れる。このために、９のＮＯＲゲート
入力は安定した“Ｈ”レベルとはなりえないために、９
のゲート出力の９ａは安定した“Ｈ”レベルにならない
。よってデータバックアップ動作も不安定になりやすい
、又前記のようなリーク電流を防ぐためには、前記電子
回路装置を機器本体から切離す必要がある。しかるに電
子回路装置において、データバックアップする時は、機
器本体に接続したままデータを保存することは、バック
アップ電池の寿命を極端に早めるとともに不安定なバッ
クアップ動作を行うことになるため、実用的でない。
そこで本発明は、このような問題点を解決するもので、
その目的とするところは、機器本体に、前記電子回路装
置が接続されたまま、機器本体の電源がＯＦＦしたとき
は、８のプルアップ抵抗を切層して、１５のようなリー
ク電流を阻止し、安定したデータバックアップ動作の回
路を提供することにある。
その目的とするところは、機器本体に、前記電子回路装
置が接続されたまま、機器本体の電源がＯＦＦしたとき
は、８のプルアップ抵抗を切層して、１５のようなリー
ク電流を阻止し、安定したデータバックアップ動作の回
路を提供することにある。
Ｃ問題点を解決するための手段〕
データのリード又はライト可能な記憶素子を主体に構成
される電子回路装置において前記電子回路装置をセレク
トするセレクト信号入力端子と、データバックアップ回
路と、バックアップ電池と電圧検出回路とを有し、前記
電子回路装置のセレクト信号入力端子にプルアップした
抵抗を電圧検出回路出力の論理的手段により、選択的に
切離すとともに、データバックアップ動作に切換えるこ
とを特徴とする。
される電子回路装置において前記電子回路装置をセレク
トするセレクト信号入力端子と、データバックアップ回
路と、バックアップ電池と電圧検出回路とを有し、前記
電子回路装置のセレクト信号入力端子にプルアップした
抵抗を電圧検出回路出力の論理的手段により、選択的に
切離すとともに、データバックアップ動作に切換えるこ
とを特徴とする。
本発明の上記の構成によれば、電子回路装置が機器本体
に接続されかつ、機器本体の電源がＯＦＦしているとき
に電圧検出回路出力の論理的手段により、前記電子回路
のセレクト信号端子にプルアップした抵抗を、選択的に
切離し、バックアップ電池のリーク電流が、本体側に流
れることを阻止し、安定したデータバックアップ動作の
回路を提供する。
に接続されかつ、機器本体の電源がＯＦＦしているとき
に電圧検出回路出力の論理的手段により、前記電子回路
のセレクト信号端子にプルアップした抵抗を、選択的に
切離し、バックアップ電池のリーク電流が、本体側に流
れることを阻止し、安定したデータバックアップ動作の
回路を提供する。
第１図は、本発明の実施例における回路例である。
第２図は本発明の第１図の実施例における、タイミング
説明図である。第１図において、１はＶＣＣ電源。２は
、ＶＳＳ （グランド）電源、３は電子回路装置のセレ
クト信号入力ＣＥ１４はアドレス入力。５は電圧検出回
路であり、１のｖＣＣがＯＮのときは、５の出力５ａは
、＃Ｈ＃を出力するように動作する。又７ａは５ａにイ
ンバータを通した出力のため５ａを反転した出力となる
。
説明図である。第１図において、１はＶＣＣ電源。２は
、ＶＳＳ （グランド）電源、３は電子回路装置のセレ
クト信号入力ＣＥ１４はアドレス入力。５は電圧検出回
路であり、１のｖＣＣがＯＮのときは、５の出力５ａは
、＃Ｈ＃を出力するように動作する。又７ａは５ａにイ
ンバータを通した出力のため５ａを反転した出力となる
。
７はＰ−ＭＯＳ）う／ジスタのために、 ７ａが“Ｌ”
のときのみＯＮＩ、て８のプルアップ抵抗ＲＰを１２の
ＶＤＤへ接続させる。この状態においては、そのセレク
ト信号入力ＣＥは、入力育効となり、本体機器からの制
御を可能にする０次に１のＶＣＣがＯＦＦの場合を考え
ると、５の電圧検出回路の出力５ａは“Ｌ”レベルを出
力する。よって７ａは、＋ Ｈｎレベル（一般的には６
の電池の電圧レベルにほぼ等しくなる）となり、７のＰ
−ＭＯＳ）ランジスタはＯＦＦするために、８のＲＰの
プルアップ抵抗は１２のＶＤＤから切離される。？ｎ２
図において、３のｔの時間は、８のＲＰが１２のＶＤＤ
から切離されて、ＯＦＦしていることを示している。又
これと同時に、９のＮＯＲゲート出力９ａも“Ｈ”レベ
ルを出力するので１０のデコーダ全出力１０ａ〜Ｉｏｎ
は、すべて１１８ ｎレベルに固定される。結果的に、
１１のＳＲＡＭは、スタンバイモードとなり、６のバッ
クアップ電池によりデータバックアップモードに入る。
のときのみＯＮＩ、て８のプルアップ抵抗ＲＰを１２の
ＶＤＤへ接続させる。この状態においては、そのセレク
ト信号入力ＣＥは、入力育効となり、本体機器からの制
御を可能にする０次に１のＶＣＣがＯＦＦの場合を考え
ると、５の電圧検出回路の出力５ａは“Ｌ”レベルを出
力する。よって７ａは、＋ Ｈｎレベル（一般的には６
の電池の電圧レベルにほぼ等しくなる）となり、７のＰ
−ＭＯＳ）ランジスタはＯＦＦするために、８のＲＰの
プルアップ抵抗は１２のＶＤＤから切離される。？ｎ２
図において、３のｔの時間は、８のＲＰが１２のＶＤＤ
から切離されて、ＯＦＦしていることを示している。又
これと同時に、９のＮＯＲゲート出力９ａも“Ｈ”レベ
ルを出力するので１０のデコーダ全出力１０ａ〜Ｉｏｎ
は、すべて１１８ ｎレベルに固定される。結果的に、
１１のＳＲＡＭは、スタンバイモードとなり、６のバッ
クアップ電池によりデータバックアップモードに入る。
当然、第３図の説明のごとく、１のＶＣＣと１２のＶＤ
ＤはｖＣＣ＞ｖＤＤなる関係にある。
ＤはｖＣＣ＞ｖＤＤなる関係にある。
この関係のタイミング図を示したのが１ｆ２図である。
第２図において、θのＮＯＲゲート出力９ａは１のＶＣ
Ｃ電源の０Ｎ１０ＦＦとは無関係に常に“Ｈ′ルベルで
あるため、１１のＳＲＡＭは安定したスタンバイモード
になっている。
Ｃ電源の０Ｎ１０ＦＦとは無関係に常に“Ｈ′ルベルで
あるため、１１のＳＲＡＭは安定したスタンバイモード
になっている。
なお、第１図の実施例においては、７のＰ−ＭＯＳ）う
／ジスタは、１２のＶＤＤ側にある場合を説明したが、
３のセレクト信号入力側ＣＥにありでもなんら問題なく
動作する。
／ジスタは、１２のＶＤＤ側にある場合を説明したが、
３のセレクト信号入力側ＣＥにありでもなんら問題なく
動作する。
又第１図の実施例においては、電子回路Ｈ’ｆｌが機器
本体に接続されたまま、本体の電源ｖＣＣを０Ｎ１０Ｆ
Ｆする場合を説明したが、電子回路装置を機器本体に接
続したり、切離したりしても、上述の効果と全く同様の
動作をすることはいうまでもない。
本体に接続されたまま、本体の電源ｖＣＣを０Ｎ１０Ｆ
Ｆする場合を説明したが、電子回路装置を機器本体に接
続したり、切離したりしても、上述の効果と全く同様の
動作をすることはいうまでもない。
第１図の本発明の実施例においては、１１のＳＲＡＭは
１個で図示されているが、当然複数個使用したものが一
般的である。又ＳＲＡＭのかわりに、第１図にＤＲＡＭ
コントロール回路を付加して、ＤＲＡＭに置き換えても
よい。
１個で図示されているが、当然複数個使用したものが一
般的である。又ＳＲＡＭのかわりに、第１図にＤＲＡＭ
コントロール回路を付加して、ＤＲＡＭに置き換えても
よい。
以上のごとく上述の効果は、リード又はライト可能な記
憶素子で構成される電子回路装置、例えばラムカード、
ラムボード等への幅広い応用が考えられる。
憶素子で構成される電子回路装置、例えばラムカード、
ラムボード等への幅広い応用が考えられる。
以上述べたように本発明によればデータのリード又はラ
イト可能な記憶素子を主体に構成される電子回路装置に
おいてすなわち本発明の実施例の第１図に右いて５の電
圧検出回路の出力５ａの理的手段によって８のＲＰを選
択的に切離す、すなｆ）ち１１７）ＶＣＣがＯＦＦのと
＊８のＲＰを１２のＶＤＤから切離す、このとき電子回
路Ｈｒｌが第３図のごとく機器本体に接続されていても
、１５のようなループによるリーク電流は古れない、よ
って又９のＮＯＲゲートの出力９ａは、第２図に示すご
とく確実に“Ｈ”レベルを出力するために、結果的に６
のバックアップ電池により、１１のＳＲＡＭは確実にデ
ータバックアップされ、格段に実用性が増すという効果
を育する。
イト可能な記憶素子を主体に構成される電子回路装置に
おいてすなわち本発明の実施例の第１図に右いて５の電
圧検出回路の出力５ａの理的手段によって８のＲＰを選
択的に切離す、すなｆ）ち１１７）ＶＣＣがＯＦＦのと
＊８のＲＰを１２のＶＤＤから切離す、このとき電子回
路Ｈｒｌが第３図のごとく機器本体に接続されていても
、１５のようなループによるリーク電流は古れない、よ
って又９のＮＯＲゲートの出力９ａは、第２図に示すご
とく確実に“Ｈ”レベルを出力するために、結果的に６
のバックアップ電池により、１１のＳＲＡＭは確実にデ
ータバックアップされ、格段に実用性が増すという効果
を育する。
第１図は、本発明の電子回路装置の一実施例を示゛す図
である。 第２図は、本発明の電子回路装置の一実施例のタイミン
グ図である。 第３図は、従来の電子回路装置の一実施例を示す図であ
る。 １・・・ＶＣＣ電源 ２・・・ＶＳＳ（グランド） ３・・・セレクト信号入力ＣＥ ４・・・アドレス入力 ５・・・電圧検出回路 ５ａ・・・電圧検出回路出力 ６・・・バックアップ用電池 ７・・・ＰＭＯ３）ランジスタ フａ・・・インバータ出力 ８・・・ブリアップ抵抗ＲＰ ９・・・ＯＲゲート ９ａ・・・ＯＲゲート出力 １０・・・アドレスデコーダ １１・・・ＳＲＡＭ １２・・・電子回路電源ＶＤＤ １３・・・逆流防止用ダイオード １４・・・機器本体側ドライバ １５・・・リーク電流ループ 以 上 箋２１
である。 第２図は、本発明の電子回路装置の一実施例のタイミン
グ図である。 第３図は、従来の電子回路装置の一実施例を示す図であ
る。 １・・・ＶＣＣ電源 ２・・・ＶＳＳ（グランド） ３・・・セレクト信号入力ＣＥ ４・・・アドレス入力 ５・・・電圧検出回路 ５ａ・・・電圧検出回路出力 ６・・・バックアップ用電池 ７・・・ＰＭＯ３）ランジスタ フａ・・・インバータ出力 ８・・・ブリアップ抵抗ＲＰ ９・・・ＯＲゲート ９ａ・・・ＯＲゲート出力 １０・・・アドレスデコーダ １１・・・ＳＲＡＭ １２・・・電子回路電源ＶＤＤ １３・・・逆流防止用ダイオード １４・・・機器本体側ドライバ １５・・・リーク電流ループ 以 上 箋２１
Claims (1)
- データのリード、又はライト可能な記憶素子を主体に構
成される電子回路装置において、前記電子回路装置をセ
レクトするセレクト信号入力端子とデータバックアップ
回路と、バックアップ電池と、電圧検出回路とを有し、
前記電子回路装置のセレクト信号入力端子にプルアップ
した抵抗を電圧検出回路出力の論理的手段により、選択
的に切離すとともに、データバックアップ動作に切換え
ることを特徴とする電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62110111A JPS63273951A (ja) | 1987-05-06 | 1987-05-06 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62110111A JPS63273951A (ja) | 1987-05-06 | 1987-05-06 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63273951A true JPS63273951A (ja) | 1988-11-11 |
Family
ID=14527319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62110111A Pending JPS63273951A (ja) | 1987-05-06 | 1987-05-06 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63273951A (ja) |
-
1987
- 1987-05-06 JP JP62110111A patent/JPS63273951A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10482952B2 (en) | Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage | |
| US8330496B2 (en) | Semiconductor integrated circuit device | |
| US20010028591A1 (en) | Semiconductor memory device having normal and standby modes, semiconductor integrated circuit and mobile electronic unit | |
| JPH035063B2 (ja) | ||
| JPS62117192A (ja) | メモリー回路とメモリーアレイとメモリー回路のデータアクセス方法 | |
| US20070008807A1 (en) | Wordline driver | |
| US5646902A (en) | Static random access memory device with low power dissipation | |
| JPH0241838B2 (ja) | ||
| US11074967B2 (en) | Low-power and high-density core-power lowering for memory write assist | |
| JP3841469B2 (ja) | 内部セル電圧を減少させたｓｒａｍメモリセル | |
| US7505354B2 (en) | Word line voltage control circuit for memory devices | |
| JPS63273951A (ja) | 電子回路装置 | |
| US5384748A (en) | Memory card with two SRAM arrays with different data holding voltages and power back-up | |
| KR100665408B1 (ko) | 반도체 메모리 장치의 차동 증폭기 제어회로 | |
| JPS58114B2 (ja) | メモリ装置 | |
| JPS63271797A (ja) | メモリの状態を保持する回路 | |
| JPH05314789A (ja) | 冗長アドレス記憶回路 | |
| JPH06275076A (ja) | 半導体記憶装置 | |
| KR0138958B1 (ko) | 저전력 소모와 고속 동작을 갖는 스태틱램 셀 | |
| KR19990060845A (ko) | 파워 소모 감소 회로 | |
| JPH03116490A (ja) | スタティックｒａｍ | |
| JPS6160514B2 (ja) | ||
| JPH04123391A (ja) | ゲートアレイ用出力バッファ回路 | |
| JPH0478090A (ja) | 携帯形半導体記憶装置 | |
| JPH0196889A (ja) | 記憶回路 |