JPS63272139A - 誤り訂正符号の復号方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は誤り訂正符号のうち畳込み符号を用いるディジ
タル通信系において伝送路で発生したビット誤りを受信
側で訂正する誤り訂正符号復号説明傾関する。

（従来の技術） 誤り訂正符号のうち畳込み符号はブロック符号に比べそ
れを復号する復号器の複雑さが同程度である場合により
高い誤り訂正能力を有することが知られており、衛星通
信などのディジタル伝送路において誤り訂正符号として
用いられている。畳込み符号（拘束長Ｋ）を用いる場合
、符号の性質から符号器に入力される情報１ビツトから
生成されるにビットの符号化ピント列に影響を与えるの
で、データの最後尾にはこの影響を終端するだめににピ
ントのダミービット（これをフラノ７ユ・ビットという
）を付加するのが通例である。これにより受信側ではフ
ランシー・ビットの最後のビットまで復号することによ
シ情報ピントがすべて復号される。

（発明が解決しようとする問題点） しかし、伝送路においてこのフラッシュ・ビット部分に
生じたピント誤りは、フラッジ−・ピント部分の復号だ
けでなく、情報ビットそのものの復号に対しても影響を
及ぼし、ブロック終端近く°の情報ビットの復号誤り率
が著しく劣化するのでこの影響を排除するため７ランシ
ユ・ピントの長さを長くするなどの工夫がなされてきた
。フラッジ−・ビットが長くなれば確かに情報ピントへ
の影響も軽減されるが逆にオーバーヘッドが増加して伝
送効率が低下してしまうという欠点がある。

まず、拘束長にの符号化率ｈａ織的（Ｓｙｓｔｅｍａｔ
ｉｃ）畳込み符号について説明する。第４図に拘束長９
の組織的畳込み符号の符号器の構成を示す。符号化率捧
であるので符号器の入力１ビツトに対して２ビツトの出
力を得る。出力２系列のうち一方は９つのシフトレジス
タの内容が加算器により畳込み符号化され、他の一方は
入カビノドそのものが出力となる。このような符号器に
より生成される符号を組織（Ｓｙｓｔｅｍａｔｉｃ　）
符号という。

畳込み符号器に情報ビットを入力して符号を生成する際
には、第５図に示すように情報ビットの最後尾に拘束長
（あるいはシフトレジスタの段数）に等しい長さのビッ
ト列（通常オール０ビット列）を余分に付加して符号器
に入力し、情報ビットの最後のビットが完全にシフトレ
ジスタから除外されるようにするとともにシフトレジス
タの内容をリセツトする。受信側でも同様に情報ビット
列＋７ラノシユ・ビット分の長さのビット列を復号して
情報ビットを抽出する。

このようにフラッシュ・ピントを付加して伝送するとフ
ラッジ−・ビットに発生したビット誤シによって復号誤
りを生じこれにより情報ビット内にも復号誤りをひきお
こすことがある。この現象は情報ビットの後端付近で顕
著であり、伝送路品質が劣化するにつれて後端付近で生
じる復号ビット誤りが著しく増加する。

本発明は上記欠点を除去することを目的とする。

（問題点を解決するだめの手段） 上記目的を達成するだめの本発明の特徴は、情報列の最
後尾に畳込み符号の拘束長Ｋに等しい長ゆ さのオール０ビット列をフラッシュ・ビットとして付加
して符号を終端し、組織符号型の畳込み符号により情報
列とフラッジ−・ビットを符号化し、これを復号化する
方式において、復号側で、入力情報列と同一構造のピン
ト列である組織的なビット列に含まれるフランシー・ビ
ット部分を強制的に０にした後復号する誤り訂正符号の
復号方式にある。

なお、符号化側では、組織的なビット列にふくまれるフ
ラッシュ・ビット部分を削除してしまってもよい。

（作用） 本発明は第４図に示すような組織的畳込み符号を用いる
際にフラッシュ・ビットにより生成される符号化ピント
のうち組織的な出力を削除して送信し、受信側でオール
０ピット列を再び該当する部分に付加して復号するもの
である。オール０のフラッシュ・ビットかにビット符号
器に入力されるとこれらにより生成される符号化ピント
の組織的成分は当然オール０である。従ってこのオール
０部分を削除して送信し、受信側で付加することにより
、この部分に生じる伝送誤りの影響を排除することがで
きる。

情報ビットの最後尾ににビットのオール０値のフラッジ
−・ビットを付加して符号化率汐拘束長Ｋｍ織的畳込み
符号器に入力すると符号化ビットとしてはこれらが畳込
み符号化をされた非組織成分と入力ビット列と同一構成
の組織成分との２つの系列が得られる（第６図参照）。

このうち組織成分のフラッジ−・ビット成分は当然既知
のオール０列となっているので送信側でこの部分を削除
して送信しても受信側で容易に再生できる。

（実施例） 本方式の概念図を第１図に示す。送信側の符号器で符号
化されたビット列は通常であればそのまま伝送路へ送出
されるところをＭｉ織酸成分フラノシー・ピント（オー
ル０列）だけ削除されて伝送路へ送出されるので、オー
バーヘッドが軽減されて伝送効率を上げることができる
だけでなくオールＯのフラノシー・ビット成分に対する
伝送路誤りの影響を排除することができ、実際に情報ビ
ットの復号に卦いても復号ビット誤り率を低減すること
ができる。

なお、本発明は、データ伝送における誤り訂正ばかりで
なく、データの記録再生における誤り訂正にも利用可能
なことはいうまでもない。

第２図と第３図に本発明を実現する回路構成を示す。第
２図は送信側の回路構成である。１は情報ビットの速度
を伝送ビットレートへ変換する速度変換用バッファであ
る。２はオール０列のフラッジ−・ビットを情報ピント
の最後尾に付加する回路である。３は拘束長にの組織畳
込み符号器（符号化率’ｈ）である。４は符号器出力の
２系列を直列に変換し同時に７ラノシー・ビットの組織
成分の除去を行う回路である。５は符号化ビット列をＭ
系列等の擬似ランダムパターンによりスクランブルをか
けるものである。６はユニークワード等のプリアンプル
を生成する回路である。７は外部クロックを入力しそれ
から必要なタイミングを生成２分配する回路である。

第３図は受信側の回路構成である。８は受信系列からプ
リアンプルを検出、除去し同期を確立するものである。

９は受信位相の不確定性を除去する回路である。１０は
送信側でかけられたスクランブルを解く回路である。１
１は直列のピント列を並列化し、オールＯのフラノ／−
・ビット列を組織成分に付加する回路である。１２は畳
込み符号を復号する復号器であり、ヴイタビ復号器、逐
次復号器などが利用できる。１３は伝送レートを情報レ
ートに変換する回路である。Ｉ４は入力クロックから必
要なタイミングを生成２分配する回路である。なお、復
号器１４自身は公知の方法が用いられ、例えば特願昭６
０−２４４１０５に開示されている。

（発明の効果） 以上のごとく、本発明によると、組織成分のフラッジ−
・ビットに誤りが発生しないので誤シ訂正能力が向上し
、かつ、該フラノシー・ビットを送信（又は記録）しな
いときは伝送路（又はメモリー）の利用効率が向上する
という効果がある。

【図面の簡単な説明】

第１図は本方式の概念図、第２図は送信側の構成図、第
３図は受信側の構成図、第４図は畳込み符号器のブロッ
ク図、第５図は符号器人カビノド列の構成例、第６図は
符号化ビットの構成例、である。

Claims (2)

【特許請求の範囲】
1. （１）情報列の最後尾に畳込み符号の拘束長Ｋに等しい
   長さのオール０のビット列をフラッシュ・ビットとして
   付加して符号を終端し、組織符号型の畳込み符号により
   情報列とフラッシュ・ビットを符号化し、これを復号化
   する方式において、 復号側で、入力情報列と同一構造のビット列である組織
   的なビット列に含まれるフラッシュ・ビット部分を強制
   的に０にした後復号することを特徴とする誤り訂正符号
   の復号方式。
2. （２）情報列の最後尾に畳込み符号の拘束長Ｋに等しい
   長さのオール０のビット列をフラッシュ・ビットとして
   付加して符号を終端し、組織符号型の畳込み符号により
   情報列とフラッシュ・ビットを符号化し、これを復号化
   する方式において、 符号化側で、符号器により生成されるビット列のうち組
   織的なビット列に含まれるフラッシュ・ビット部分を削
   除し、 復号側で、削除された部分にオール０のビット列を付加
   した後復号することを特徴とする誤り訂正符号の復号方
   式。