JP2712502B2 - 伝送路符号化／復号化方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は伝送路に送出されるデイジタルデータ中に
“0"が所定数以上連続することを防止する伝送路符号化
／復号化方式に関するものである。

〔従来の技術〕

伝送路から受信したデジタルデータからタイミング情
報を抽出してこれに基き動作クロツクを設定するような
通信装置においては，伝送路からのデータに“0"が連続
してしまうと受信側でタイミング情報が抽出できなくな
つてしまうので，送信側で連続する“0"の数を制限する
必要がある。例えば米国AT＆T Publication 62411にお
いては連続“0"の状況を次の様に規定している。

（１） 16ビツト以上連続する“0"を送信しない （２） あらゆる時刻においても８×（ｎ＋１）ビツト
の幅の中にｎビツト以上の“1"が含まれること（ｎ＝１
〜23） そこで，従来は例えばRockwell社製LSIR 8070のアプ
リケーシヨンノート（ドキユメントNo.29300N23.オーダ
No.323 September 1986）に示されるようなビツト−７
スタツフイングという手法を用いて連続する“0"を防止
していた。これは送信データをスロツト（１スロツト＝
８ビツト）単位に監視し，スロツトのデータビツトが全
て“0"である場合には，スロツトの７番目のビツトを強
制的に“1"として送信することにより上記条件を満たす
ようにしたものである。第15図はこのビツト−７スタツ
フイングによる符号化を示す説明図であり，第15図
（ａ）は処理前の送信データ，第15図（ｂ）は送信クロ
ツク，第15図（ｃ）はビツト−７スタツフイング処理後
の伝送路へ送られる送信データをそれぞれ示す。第15図
（ｃ）は（ｂ）の送信クロツクの立上りのタイミングで
送信される。ここで１スロツトは８ビツトで構成され，
このスロツト24個で１フレームが構成され，各フレーム
の先頭にはフレームビツト（Ｆ）が付加されており，第
15図においてはスロツト23から次のフレームのスロツト
１の先頭部分までが示されている。この第15図から明ら
かなように，処理前の送信データをスロツト単位で監視
し，スロツト23のようにスロツトを構成するビツトに
“1"がある場合には，そのまま送信するようにし，スロ
ツト24のようにスロツトを構成するビツト全てが“0"で
ある場合には，そのスロツトの７番目のビツトB7を強制
的に“1"に置き換えるようにするビツトスタツフイング
処理を行つて第15図（ｃ）の送信データを得ることによ
り，上記“0"連続の制限条件を満足するものである。

〔発明が解決しようとする課題〕

以上のように従来の伝送路符号化／復号化方式では，
任意のスロツトの全ビツトが“0"の場合，送信側で強制
的に所定の１ビツトを“1"に置き換えてしまうので，も
とのデータが全て“0"のときに所定の１ビツトを置き換
えたときの１スロツトと，もとのデータがもともと所定
ビツトのみ“1"であつたときの１スロツトとが同じにな
つてしまい，このデータの受信側ではもとのデータがい
ずれのものであるかを判断することができず，その結果
データ誤りが発生するという問題点があつた。従つてト
ランスペアレントなデータ伝送を実現する為には各スロ
ツト共ビツトスタツフイング用に所定の１ビットを空け
ておく必要があり，そのためデータの伝送速度は伝送路
の伝送速度よりも小さくなり，例えば１スロツトが８ビ
ツトで構成されていれば伝送路の速度の7/8に制限さ
れ，回線の使用効率が下がるという問題点があつた。

この発明は以上のような問題点を解消するためになさ
れたもので，回線効率を低下させることなく所定数の
“0"連続を防止できる伝送路符号化／復号化方式を得る
ことを目的とする。

〔課題を解決するための手段〕

この発明に係る伝送路符号化／復号化方式は,1ブロツ
クを構成する複数のスロツトの中に全ビツトが“0"であ
るスロツト（以下全“0"スロツトと記す）が存在するか
否かを示すオーバーヘツドビツトを上記ブロツク中に設
定するとともに，上記全“0"スロツトが存在する場合，
このうちの所定の全“0"スロツトの“0"ビツトに代えて
上記ブロツク中の各スロツトが全“0"スロツトか否かを
示すスロツト情報ビツトを設定し，残りの全“0"スロツ
トの“0"ビツトを“1"ビツトに変換するようにして符号
化を行なうようにし，また受信した所定データ長の１ブ
ロツク中所定位置に設定されたオーバーヘツドビツトに
より，符号化前のブロツク中に全ビツトが“0"である全
“0"スロツトが存在したか否かを判定し，この全“0"ス
ロツトが存在したと判定された場合，上記受信したブロ
ツク中の各スロツトがそれぞれ全“0"スロツトか否かを
示すスロツト情報ビツトを抜き出すとともに，このスロ
ツト情報ビツトによつて指定される全“0"スロツトのう
ちの所定の全“0"スロツトの位置に１スロツト分の“0"
ビツトを挿入し，他の全“0"スロツト位置に対応するス
ロツトの全ビツトを“0"に復元するようにして復号化を
行うようにしたものである。

〔作用〕

この発明においては,1ブロツクの各スロツト中に全
“0"スロツトが存在するか否かがオーバーヘツドビツト
により示され，全“0"スロツトが存在しない場合は，そ
のままのデータにより制約を越えた“0"ビツトの連続が
発生することなくトランスペアレントなデータ伝送が可
能であり，全“0"スロツトが存在する場合は，その全
“0"スロツトのうち所定の全“0"スロツトの“0"ビツト
に代えてそのブロツク中の各スロツトが全“0"スロツト
か否かを示すスロツト情報ビツトが設定されるととも
に，所定の全“0"スロツト以外の全“0"スロツトの“0"
ビツトが“1"ビツトに変換されるので，この変換された
“1"ビツトにより制約を越える“0"ビツト連続が防止さ
れ，かつ上記スロツト情報ビツトにより復号化の際に符
号化前の全“0"スロツトの位置が示され，これに基づい
て完全な全“0"スロツトが復元されることから,1ブロツ
クの中にオーバーヘツドビツト用の１ビツトのみを空け
ておくだけでトランスペアレントなデータ伝送が可能と
なり，高い回線使用効率が得られる。

〔発明の実施例〕

以下この発明の一実施例を図を用いて説明する。第１
図はこの発明により，上記従来例と同様の連続“0"の制
限条件，即ち，16ビツト以上“0"を連続せず，任意
の時刻において８×（ｎ＋１）ビツトの幅の中にｎビツ
ト以上の“1"が含まれるという条件を満足するように伝
送路へのデータの符号化を行う場合の処理手順を示すフ
ローチヤートであり，第２図はそのときの復号化を行う
場合の処理手順を示すフローチヤートである。第３図は
これら処理手順によるデータ符号化，復号化の際のデー
タ構成を示す説明図である。この実施例においては第３
図（ａ）〜（ｄ）に示されるように,1フレームが,1ビツ
トのフレームビツトＦと192ビツトのデータビツトによ
る構成され，このデータビツト部分は４つのブロツクに
より構成され，さらにこの各ブロツクは６つのスロツト
により構成されており，各スロツトが８ビツトである。

まず第１図のフローチヤートに基づいて符号化処理手
順を説明する。まず１フレームのデータビツト部分が48
ビツト毎に区切られてなる各ブロツク中の先頭ビツト即
ちスロツト１のビツト１をオーバーヘツドビツトとして
設定し（ステツプ（１）），次にスロツト２からスロツ
ト６までの各スロツトの中で全ビツトが“0"である全
“0"スロツトがあるか否かを判定する（ステツプ
（２））。このステツプ（２）で全“0"スロツトがない
と判定された場合は，ステツプ（３）において第３図
（ｃ）に示されるようにオーバーヘツドビツトを“1"に
し，他のビツトはそのままの状態で１ブロツクを構成す
る。これによりスロツト１のビツト２〜８が全て“0"で
あつてもビツト１が“1"に設定されるのでスロツト１は
全ビツト“0"となることがなく，またスロツト２からス
ロツト６の中に全“0"スロツトが存在しないことから，
このブロツクにおいては各スロツト中に必ず“1"ビツト
を有することになるので，上記の“0"連続の制限条件を
満足するとともにほとんどのデータビツトをそのまま送
信するため回線使用効率を低下させることがない。

また，ステツプ（２）においてスロツト２からスロツ
ト６の中に全“0"スロツトが存在すると判定された場合
は，まずステツプ（４）においてオーバーヘツドビツト
を“0"とするとともに，オーバーヘツドビツトに後続す
る５ビツトをそれぞれ符号化前のスロツト２からスロツ
ト６が全“0"スロツトか否かを示すスロツト情報ビツト
として対応させ，全“0"スロツトであるスロツトに対応
するビツトを“1",他を“0"にそれぞれ設定する。また
この５ビツトに後続するスロツト１の最後の２ビツトは
“1"と“0"のどちらかに設定してもよく，いずれかに設
定する。次にスロツト２の先頭ビツトすなわちオーバー
ヘツドビツトから８番目のビツトを“1"に設定し，後続
の７ビツトには，符号化前のスロツト１のビツト２〜８
を挿入する。このようにすると，スロツト２からスロツ
ト６のうちの少なくとも１つのスロツトは必ず全“0"ス
ロツトであるから，オーバーヘツドビツトに後続する５
ビツトのスロツト情報ビツトのうちの少なくとも１つは
“1"となり，符号化後のスロツト１が全“0"となること
はない。また，符号化後のスロツト２のビツト１が“1"
なので，符号化後のスロツト２のビツト２〜８すなわち
符号化前のスロツト１のビツト２〜８が全て“0"であつ
ても，符号化後のスロツト２が全て“0"となることはな
い。

次にステツプ（５）で，ブロツク中の全“0"スロツト
のうち最若番の全“0"スロツトを削除し，かつ２番目以
降の各全“0"スロツトの所定のビツトを“1"に変換す
る。

次にステツプ（６）で，後続するスロツト３からスロ
ツト６に，ステツプ（５）で削除した１つの全“0"スロ
ツトを除く各スロツトのデータを順次設定して１ブロツ
クを構成する。このような符号化処理を各ブロツク毎に
行なうことにより１フレームの符号化が完了する。

第３図（ｄ）は符号化前のブロツク中のスロツト３と
スロツト５が全“0"スロツトである場合の符号化後のブ
ロツク構成を示すもので，符号化前のブロツク中に全
“0"スロツトが存在するため，スロツト１のオーバーヘ
ツドビツトは“0"に設定され，このビツトに後続する５
ビツトがそれぞれスロツト２からスロツト６の各スロツ
トが全“0"スロツトか否かを示し，全“0"スロツトであ
るスロツト３とスロツト５に対応するビツトすなわちス
ロツト１のビツト３とビツト５が“1"に，全“0"スロツ
トでないスロツト2,スロツト4,スロツト６に対応するビ
ツト，すなわちスロツト１のビツト2,ビツト4,ビツト６
が“0"に設定されている。符号化前（第３図（ｃ））の
スロツト１のビツト２〜８は符号化後（第３図（ｄ））
のスロツト２のビツト２〜８に挿入され，そのスロツト
２の先頭ビツトは“1"に設定され，また符号化前のスロ
ツト２のデータはそのまま符号化後のスロツト３に挿入
されている。さらに最若番の全“0"スロツトであるスロ
ツト３は削除され,2番目の全“0"スロツトであるスロツ
ト５の８個の“0"ビツトのうちの所定ビツト，この例で
は２つめのビツトが“1"に変換され，符号化前のスロツ
ト4,5,6がそれぞれ符号化後のブロツクのスロツト4,5,6
に設定されている。すなわちブロツク中の最若番の全
“0"スロツトの“0"を８ビツト送る代わりに，そのうち
の５ビツトをブロツク中の各スロツトに対応するスロツ
ト情報ビツトとし，これにより各スロツトが全“0"スロ
ツトか否かを示して受信側が符号化前の全“0"スロツト
を復元できるようにするとともに,2番目以降の全“0"ス
ロツトの８ビツトの“0"のうち少なくとも１ビツトを
“1"に置き換えるようにして連続“0"を抑制するように
したものである。なお，符号化後のスロツト１の最後の
２ビツトは“1"と“0"のどちらでもよい。

このような符号化により，全“0"スロツト以外のデー
タビツトは順次並べられて送られ，全“0"スロツトの位
置はブロツク内の最初の全“0"スロツトの代わりに送ら
れるスロツト情報ビツトによつて示されるため，効率を
低下させることなくデータ伝送が行なわれるとともに，
スロツト１はスロツト情報ビツトで，スロツト２は１ビ
ツトめに設定される“1"ビツトで，またスロツト３から
スロツト６までの全“0"スロツトのうち２番め以降の全
“0"スロツトはそれぞれ所定位置の“0"ビツトが変換さ
れた“1"ビツトによりそれぞれ全て“0"となることが防
止され，上記連続“0"の制限条件を満足することができ
る。

このような符号化によれば，連続する“0"に関する制
限条件を満足しつつ，このために必要な１フレーム中の
オーバーヘツドは１ビツトで済み，例えば上記実施例と
従来例のビツトスタツフイング方式を比べるとオーバー
ヘツドは1/6に減少させることができる。

次に第２図のフローチヤートに基づいて復号化処理手
順を説明すると，まずステツプ（７）で，受信した１ブ
ロツク（48ビツト）中の先頭ビツトをオーバーヘツドビ
ツトとしてとり出し，ステツプ（８）でこのオーバーヘ
ツドビツトが“1"であるか“0"であるかを判定する。こ
れが“1"であれば符号化される前のブロツク中に全“0"
スロツトがなかつたことを示すので，ステツプ（９）で
これ以外のビツトをそのままデータビツトとして１ブロ
ツクを構成する。またステツプ（８）でオーバーヘツド
ビツトが“0"と判定されると，符号化される前のブロツ
ク中に全“0"スロツトがあつたことを示し，まずステツ
プ（10）でオーバーヘツドビツトに後続する５ビツトを
それぞれスロツト２からスロツト６に対応するスロツト
情報ビツトとして取り出し，このうち“1"に設定されて
いるビツトに対応するスロツトのうち，ブロツク中の最
若番のスロツトの位置に１スロツト分の“0"を挿入する
とともに，スロツト情報ビツトが“1"に設定されている
スロツトのうちの２番め以降スロツトの全ビツトを“0"
とする。次にステツプ（11）でオーバーヘツドビツトに
後続する８ビツトを削除するとともに，全“0"ステツプ
以外のスロツト，即ちスロツト情報ビツトが“0"に設定
されたスロツトのデータを，その該当する位置に設定す
ることにより復号化を行なうものである。このような復
号化によれば，“1"を含むスロツトはそのまま送られ，
かつ全“0"スロツトのうち，最若番のものはその適切な
位置に“0"ビツトが挿入されることにより，また２番め
以降のものはそのスロツトの全ビツトを“0"ビツトに設
定することにより，それぞれ正確に復元されるものであ
る。

また，第４図はこの発明の伝送路符号化方式を電気回
路により実現する一例を示す符号器の回路構成図，第５
図はその復号器の回路構成図である。第４図において，
（12）は伝送路符号化を行う送信データ，（13）はこの
送信データ（12）を１ビツト単位に１スロツト分シフト
するシフトレジスタ回路，（14）はこのシフトレジスタ
回路（13）の出力をスロツト単位にパラレルに蓄える８
ビツトのレジスタ回路，（15）はこのレジスタ回路（1
4）から出力される８ビツトが全て“0"か否かを判定す
る全“0"スロツト判定回路，（16）は上記レジスタ回路
（14）の出力を全“0"スロツトが無い場合のフレーム構
成に組み立てる全“0"スロツト無しフレーム構成回路，
（17）は上記レジスタ回路（14）の出力全“0"のスロツ
トが有る場合のフレーム構成に組み立てる全“0"スロツ
ト有りフレーム構成回路，（18）は上記全“0"判定回路
（15）の出力により，全“0"スロツト無しフレーム構成
回路（16）かまたは全“0"スロツト有りフレーム構成回
路（17）いずれかの出力を選択するセレクタ回路，（1
9）はこのセレクタ回路（18）の出力信号をブロツク単
位にロードし，シリアルな信号として送出するパラレル
ロードシフトレジスタ回路，（20）はパラレルロードシ
フトレジスタ回路（19）より出力される符号化された送
信データ，（21）はビツト単位のクロツクであるビツト
クロツク，（22）はスロツト単位のクロツクであるスロ
ツトクロツク，（23）は符号変換の単位である48ビツト
毎に出力されるブロツククロツクである。（24）は全
“0"判定回路（15）の出力信号であり，各ブロツクのス
ロツト２以降のスロツトにおいて８ビツトが全て“0"で
あるスロツトが存在するか否かを示す信号である。また
第５図において（26）は伝送路から受信した符号化され
ている受信データ，（27）はこの受信データ（26）を１
ブロツク分，即ち48ビツト分シフトさせていくシフトレ
ジスタ回路，（28）はこのシフトレジスタ回路（27）の
出力をブロツク単位に取り込むレジスタ回路，（29）は
このレジスタ（28）の出力から各ブロツクの先頭１ビツ
トを取り込み，そのブロツクが全“0"スロツトを含むか
否かを判定する全“0"スロツト有無判定回路，（30）は
全“0"スロツトの有無を示す全“0"スロツト有無判定回
路（30）の出力信号，（31）は全“0"スロツトがある場
合に当該ブロツクのオーバーヘツドビツトに後続して設
定されたスロツト情報ビツトに基づきブロツク内の最初
の全“0"スロツトの位置に１スロツト分の“0"を挿入
し,2番め以降の全“0"スロツト位置に対応するスロツト
の全ビツトを“0"とし，更に受信したブロツクのオーバ
ーヘツドビツトに後続する８ビツトを削除することによ
り符号化前のデータ列を復元する“0"置換回路，（32）
は上記全“0"スロツト有無判定回路（29）の出力信号
（30）に基づきレジスタ回路（28）かまたは“0"置換回
路（31）いずれかの出力信号を選択するセレクタ回路，
（33）はブロツククロツク（23）を数ビツト遅延させる
デイレイ回路，（34）はこのデイレイ回路（33）を介し
たブロツククロツク（23）により，ブロツク単位に上記
セレクタ回路（32）の出力信号をロードし，ビツトクロ
ツク（21）のタイミングで出力するパラレルロードシフ
トレジスタ回路，（35）は上記パラレルロードシフトレ
ジスタ回路（34）より出力される復号化された受信デー
タである。

また第６図は第３図に示した符号器におけるそれぞれ
の信号のタイミングを示したタイミングチヤートであ
り，（12b）は送信データである（12a）を１ブロツク分
拡大したものであり，（25）は192ビツトの境界を示す
為のフレームパルスである。

このような構成の符号器，復号器において，まず符号
化の動作について説明すると，第４図において，送信デ
ータ（12）はシフトレジスタ回路（13）及びレジスタ回
路（14）によりスロツト単位にパラレル信号に変換され
る。レジスタ回路（14）の出力は８ビツト共全て，全
“0"スロツト無しフレーム構成回路（16），全“0"スロ
ツト有りフレーム構成回路（17），全“0"スロツト判定
回路（15）の各々にとり込まれる。全“0"スロツト無し
フレーム構成回路（16）は，第３図（ｃ）で示した全
“0"スロツト無しの場合のブロツク構成にみるようにス
ロツト１の先頭ビツトを“1"にし，後は順次スロツト単
位にデータビツトを設定してブロツクを構成する。

一方，全“0"スロツト有りフレーム構成回路（17）
は，第３図（ｄ）で示す全“0"スロツトありの場合の１
ブロツクのデータ構成にみるように，まずスロツト１の
先頭ビツトを“0"にするとともに第２スロツトのビツト
１を“1"とする。さらにスロツト１の第２ビツトから第
６ビツトまでをそれぞれスロツト２からスロツト６に対
応させ，これらのビツト位置に，全“0"スロツト判定回
路（15）の出力信号に基づいて各スロツトを構成する８
ビツトが全て“0",すなわち各スロツトが全“0"スロツ
トである場合は“1"を，またそうでない場合は“0"を設
定する。またスロツト２以降については，ブロツク内の
最初の全“0"スロツトは削除し,2番め以降の全“0"スロ
ツトは，そのスロツトを構成する８ビツトの“0"のうち
の第２ビツトを“1"とし，また全“0"スロツトでないス
ロツトは、レジスタ回路（14）の出力そのままとして入
力順に順次詰めて１ブロツクを構成する。

全“0"スロツト判定回路（15）は各ブロツクのスロツ
ト２以降の各スロツトに関してレジスタ回路（14）に蓄
えられた８ビツトの信号が全て“0"であるか否かを判定
すると共に，ブロツク内のスロツト２以降のスロツトに
関して１つでもオール“0"のスロツトがあれば，その出
力（24）によりその旨を全“0"スロツト有りフレーム構
成回路（17）及びセレクタ回路（18）に通知する。

セレクタ回路（18）では，この全“0"スロツト判定回
路（15）の出力信号（24）により，そのブロツク内のス
ロツト２以降に全“0"のスロツトがあつたか否かを判断
し，全“0"のスロツトが無かつた場合には，全“0"スロ
ツト無しフレーム構成回路（16）の出力を，全“0"のス
ロツトがあつた場合には全“0"スロツト有りフレーム構
成回路（17）の出力を選択し，パラレルロードシフトレ
ジスタ回路（19）に出力する。

パラレルロードシフトレジスタ回路（19）は，ブロツ
ククロツク（23）によりセレクタ回路（18）の出力信号
を取り込み，ビツトクロツク（21）のタイミングで符号
化された送信信号（20）を出力する。ブロツククロツク
（23）は全“0"スロツト判定回路（15）の出力をリセツ
トし，次のブロツクに備える。

この様に第４図に示す符号器では，入力される送信デ
ータ（12）をスロツト単位に取り込み，スロツト単位に
全て“0"であるか否かの判定を全“0"スロツト判定回路
（15）で行うと共に，全“0"スロツト無しフレーム構成
回路（16）及び全“0"スロツト有りフレーム構成回路
（17）にて，各々の場合のブロツク単位のフレームを構
成する。そして両フレーム構成回路（16），（17）の出
力を，全“0"スロツト判定回路（15）の出力（24）によ
つて制御されるセレクタ回路（18）により選択し，ブロ
ツク単位にパラレルロードシフトレジスタ回路（19）に
送出し，シリアルな形に変換し，送信データ（20）とし
て符号化された信号を出力するものである。

次に第５図に示される復号器における復号化の動作に
ついて説明する。符号化された伝送路から送られてきた
受信データ（26）を１ビツト単位にシフトレジスタ回路
（27）にシフトしていき,1ブロツク単位にレジスタ回路
（28）に取り込む。レジスタ回路（28）の出力は，セレ
クタ回路（32）に送出されると共に“0"置換回路（3
1），全“0"スロツト有無判定回路（29）に送出され
る。“0"置換回路（31）は，例えば第３図（ｄ）に示さ
れるような全“0"スロツトがある場合の符号化データを
復号化するもので，各ブロツクのスロツト１の第２ビツ
トからスロツト２の第１ビツトまでを取り出すととも
に，そのうちスロツト１の第２ビツトから第６ビツトを
それぞれスロツト２からスロツト６に対応させ，これが
“1"に設定されているビツトに対応するスロツトのう
ち，最初のスロツトの位置に１スロツト分の“0"ビツト
を挿入し，他の“1"に設定されているスロツトの位置の
ビツトを全て“0"ビツトとし，また“0"に設定されてい
るビツトに対応するスロツトの位置にはそのままのデー
タを詰めて１ブロツクの復号化を行う。

一方，全“0"スロツト有無判定回路（29）は，各ブロ
ツクの先頭ビツトを取り込み，そのブロツクが全“0"ス
ロツトを含むか否かの判定を行い，判定の結果を出力信
号（30）としてセレクタ回路（32）に通知する。

セレクタ回路（32）では，この出力信号（30）に基づ
き，そのブロツクに全“0"スロツトが無い場合にはレジ
スタ回路（28）からの出力信号を，またそのブロツクに
全“0"スロツトが有る場合には，“0"置換回路（31）か
らの復号化された信号を選択する。そしてこのセレクタ
回路（32）の出力を，パラレルロードシフトレジスタ回
路（34）により，ブロツククロツク（23）をデイレイ
（33）で数ビツト遅延させたタイミングで取り込む。そ
してこれをビツトクロツク（21）のタイミングで，復号
化された受信データ（35）として出力する。

この様に，第５図に示す復号器では，入力される受信
データ（26）をブロツク単位に取り込み，取り込んだ信
号を“0"置換回路（31）において全“0"スロツトがある
ものとして復号化する。そして，ブロツクの先頭のオー
バーヘツドビツトを，全“0"スロツト有無判定回路（2
9）にとり込み，そのブロツクの全“0"のスロツト有，
無を判定し，無の場合はレジスタ回路（28）の出力を，
有の場合は復号化された“0"置換回路（31）の出力を選
択し，これをパラレルロードシフトレジスタ回路（34）
に取り込んでシリアルに出力することで復号化を行つて
いる。

なお，上記実施例では第３図（ｃ）および（ｄ）に示
すようにオーバーヘツドビツトを48ビツトのブロツクの
先頭に配置したが，ブロツク中の他の位置に設けてもよ
く，例えば第７図（ｃ）および（ｄ）に示すようにスロ
ツト５の第８ビツトに配置してもよい。

また，上記実施例ではブロツク中の最初の全“0"スロ
ツトを削除してその代わりにスロツト情報ビツトをブロ
ツク中に設定したが,2番めまたは最後の全“0"スロツト
等，他の順位の全“0"スロツトを削除してその代わりに
スロツト情報ビツトをブロツク中にスロツト情報ビツト
を設定してもよく，第８図は２番目の全“0"スロツトを
削除した場合のフレーム構成を示す。

また，上記実施例では第３図（ｄ）に示すようにオー
バーヘツドビツトに後続する５ビツトを順番にスロツト
２からスロツト６に対応させているが，例えば第９図
（ｄ）に示すように他のビツトを符号化前のスロツト２
からスロツト６に対応させるようにしてもよい。

また，上記実施例では第３図（ｄ）に示すようにオー
バーヘツドに後続するスロツト情報ビツトの５ビツトを
それぞれスロツト２からスロツト６に１対１に対応させ
ているが，第10図の例に示すように，2⁵個の５ビツトの
２値化コードからすべて０からなる（0,0,0,0,0）のコ
ードを除いた2⁵−１個のコードと，スロツト２からスロ
ツト６までがそれぞれ全“0"スロツトか否かである状態
の組み合わせとを１対１に対応させて，そのコードをス
ロツト情報ビツトとしてもよい。

また，上記実施例では第３図（ｃ）および（ｄ）に示
すように２番め以降の全“0"スロツトの８個の“0"ビツ
トのうち少なくとも１個を“1"に変換したものを元のス
ロツトと同じ位置に配置しているが，これを例えば第11
図の例に示すように，ブロツクの最後のスロツト位置に
配置するなど，あらかじめ定められた他の位置に配置し
てもよい。

また，上記実施例では第３図に示すように48ビツトす
なわち６スロツトを１ブロツクとしているが，第12図に
示すように64ビツトすなわち８スロツトを１ブロツクと
しても本発明の伝送路符号化／復号化方式を適用できる
ことは言うまでもない。この場合には,1フレーム中のブ
ロツクが３つとなることから１フレーム中のオーバーヘ
ツドビツトは３ビツトとなり，上記実施例の場合よりさ
らに少ないオーバーヘツドビツトで，前述した“0"連続
規則条件を満足する。

また上記実施例では，第１図のステツプ（２）に示さ
れるようにスロツト１が全“0"スロツトであるか否かに
かかわることなく符号化処理を行なうようにしたが，こ
のスロツト１も他のスロツトと同様に全“0"スロツトか
否かを判断して符号化を行なうようにしてもよく，第13
図はこの場合の，スロツト１が全“0"スロツトであると
きのデータ構成を示す。

また，上記実施例では第３図（ｃ）および（ｄ）に示
すようにスロツト情報ビツト中全“0"スロツトに対応す
るビツトを“1"としているが，第14図に示すように全
“0"スロツトに対応するビツトを“0",全“0"スロツト
でないスロツトに対応するビツトを“1"としてもよい。

但しこの場合は５ビツトに後続する３ビツトのうちの
後の２ビツトすなわち第１スロツトのビツト８と第２ス
ロツトのビツト１を１に固定する必要がある。

さらに上記実施例では全“0"スロツトの“0"ビツトの
うち第２ビツトめを“1"ビツトに変換したものを示した
が，他の“0"ビツトまたは複数の“0"ビツトを“1"ビツ
トに変換するようにしてもよいし，またその全“0"スロ
ツトの位置を利用し，“1"ビツトを必ず含むコードすな
わち全てが“0"である値を除外したコードを用いてなん
らかの情報を送るようにすることも可能である。このと
きも，スロツト情報ビツトで示されるスロツトを全て
“0"ビツトにすることで符号化前のデータが復元され
る。

〔発明の効果〕

以上のようにこの発明によれば各ブロツク中に，全
“0"スロツトが存在するか否かを示すオーバーヘツドビ
ツトを設定するとともに，全“0"スロツトが存在する場
合に所定の全“0"スロツトの“0"ビツトに代えて各スロ
ツトが全“0"スロツトであるか否かを示すスロツト情報
ビツトをブロツク中に設定するとともに，他の全“0"ス
ロツトの“0"ビツトの少なくともひとつを“1"ビツトに
変換して符号化するようにしたので，全“0"スロツト位
置を受信側に伝えつつ，“0"ビツトの連続を抑えること
ができ，またスロツト情報ビツトに基づき全“0"スロツ
ト位置に“0"ビツトを復元するようにしたので全“0"ス
ロツトが正確に復元され，データ伝送における回線使用
効率が低下することがないという効果がある。

【図面の簡単な説明】

第１図はこの発明の伝送路符号化／復号化方式の一実施
例による符号化の処理手順を示したフローチヤート，第
２図はその復号化の処理手順を示したフローチヤート，
第３図はこれらの処理手順によりデータが符号化／復号
化される場合のデータの構成を示す説明図，第４図はこ
の発明を電気回路で実施する場合の一例を示す符号器の
回路構成図，第５図はその復号器の回路構成図，第６図
は第３図の符号器における各信号のタイムチヤート，第
７図ないし第14図はそれぞれこの発明の他の実施例によ
るデータ符号化／復号化時のデータ構成を示す説明図，
第15図は従来の伝送路符号化／復号化方式におけるデー
タ構成を示す説明図である。 図において，（12）は符号化前の送信データ，（13）は
シフトレジスタ回路，（14）はレジスタ回路，（15）は
全“0"スロツト判定回路，（16）は全“0"スロツト無し
フレーム構成回路，（17）は全“0"スロツト有りフレー
ム構成回路，（18）はセレクタ回路，（19）はパラレル
ロードシフトレジスタ回路，（20）は符号化された送信
データ，（26）は復号化前の受信データ，（27）はシフ
トレジスタ回路，（28）はレジスタ回路，（29）は全
“0"スロツト有無判定回路，（31）は“0"置換回路，
（32）はセレクタ回路，（33）はデイレイ回路，（34）
はパラレルロードシフトレジスタ回路，（35）は復号化
後の受信データである。 なお，各図中同一符号は同一または相当部分を示す。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】所得データ長の１ブロツクを構成する複数
   のスロツトの中に全ビットが“0"ビツトである全“0"ス
   ロツトが存在するか否かを示すオーバヘツドビツトを上
   記ブロツク中に設定するとともに，上記全“0"スロツト
   が存在する場合，上記ブロツク中の全“0"スロツトの位
   置を示すスロツト情報ビツトを所定の全“0"スロツトに
   代えて上記ブロツク中所定位置に設定し，かつ他の全
   “0"スロツトを“1"ビツトを有するスロツトに変換する
   ことを特徴とする伝送路符号化方式。
2. 【請求項２】受信した所定データ長の１ブロツク中所定
   位置に設定されたオーバヘツドビツトにより，符号化前
   のブロツク中に全“0"スロツトが存在したか否かを判定
   し，全“0"スロツトが存在したと判定された場合，上記
   受信したブロツクからその所定位置に設定されたスロツ
   ト情報ビツトを抜き出すとともに，このスロツト情報ビ
   ツトで指定される全“0"スロツトの位置のうち，所定の
   全“0"スロツトの位置に全“0"スロツトを挿入して復元
   し，かつ他の全“0"スロツト位置に対応するスロツトの
   全ビツトを“0"ビツトに復元することを特徴とする伝送
   路復号化方式。