JPS6327014A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6327014A JPS6327014A JP61170238A JP17023886A JPS6327014A JP S6327014 A JPS6327014 A JP S6327014A JP 61170238 A JP61170238 A JP 61170238A JP 17023886 A JP17023886 A JP 17023886A JP S6327014 A JPS6327014 A JP S6327014A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- mask
- opening
- photo
- approximately
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 238000000034 method Methods 0.000 description 8
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に半導体装
置のＷｉ細なコンタクト孔の形成方法に関する。
置のＷｉ細なコンタクト孔の形成方法に関する。
近年ＬＳＩおよび超ＬＳＩなど半導体装置において、１
チツプの中に数十万から数百万の半導体素子を含むもの
が出現しており、半導体装置中の素子の実装密度は極め
て大きくなってきている。
チツプの中に数十万から数百万の半導体素子を含むもの
が出現しており、半導体装置中の素子の実装密度は極め
て大きくなってきている。
このため、必然的に半導体基板上に形成される素子パタ
ーンの微小化および寸法の安定化が要求されている。
ーンの微小化および寸法の安定化が要求されている。
しかしながら、現今の通常のシリコン基板上に形成する
ＭＯ３型ＬＳＩを例にとると、素子領域形成のための選
択的酸化膜の形成や多結晶シリコンの２〜３層の積層工
程を経るため、素子形成後、基板表面に被着させたリン
ケイ酸ガラス！（以下ＰＳＧ膜という）の所定の部分を
開孔するいわゆるコンタクト開孔工程の時には、ＰＳＧ
膜に１μｍに近い段差が生じてしまう。
ＭＯ３型ＬＳＩを例にとると、素子領域形成のための選
択的酸化膜の形成や多結晶シリコンの２〜３層の積層工
程を経るため、素子形成後、基板表面に被着させたリン
ケイ酸ガラス！（以下ＰＳＧ膜という）の所定の部分を
開孔するいわゆるコンタクト開孔工程の時には、ＰＳＧ
膜に１μｍに近い段差が生じてしまう。
この段差は近年要求されている微細なコンタクト開孔パ
ターンの形成に極めて不利な影響を与える。即ち、段部
の上下でホトレジストの膜厚が大幅に異って来るため、
ホトレジスト膜の開孔パターンの形成条件を同一にする
と、段差の上部と下部とではコンタクト開孔パターンの
大きさが異って来るという問題が生じる。以下第２図を
用いて説明する。
ターンの形成に極めて不利な影響を与える。即ち、段部
の上下でホトレジストの膜厚が大幅に異って来るため、
ホトレジスト膜の開孔パターンの形成条件を同一にする
と、段差の上部と下部とではコンタクト開孔パターンの
大きさが異って来るという問題が生じる。以下第２図を
用いて説明する。
第２図（ａ）は半導体基板１上の、高低差約１μｍの段
部１０が形成されたＰＳＧ膜等からなる絶縁膜２上にポ
ジ型のホトレジスト層３を形成し、金属マスク４を用い
てホトレジスト層３を露光した場合の半導体チップの断
面図である。
部１０が形成されたＰＳＧ膜等からなる絶縁膜２上にポ
ジ型のホトレジスト層３を形成し、金属マスク４を用い
てホトレジスト層３を露光した場合の半導体チップの断
面図である。
同じ大きさの開孔部１１を有する金属マスク４を用いて
露光し、現像すると、第２図（ｂ）に示すように、ホト
レジスト層には開孔部１２Ａ、１２Ｂが形成される。し
かしながら、開孔部１２Ａと１２Ｂとでは、ホトレジス
ト層３の厚さが異なるために、絶縁膜２表面における開
孔部１２Ａの開孔パターン１３Ａの面積は、開孔部１２
Ｂの開孔パターン１３Ｂの面積より大きくなる。これは
ホトレジスト膜が厚いと光がホトレジスト膜中で吸収さ
れ、絶縁膜２の表面に近くなる程光量が減衰するためで
ある。
露光し、現像すると、第２図（ｂ）に示すように、ホト
レジスト層には開孔部１２Ａ、１２Ｂが形成される。し
かしながら、開孔部１２Ａと１２Ｂとでは、ホトレジス
ト層３の厚さが異なるために、絶縁膜２表面における開
孔部１２Ａの開孔パターン１３Ａの面積は、開孔部１２
Ｂの開孔パターン１３Ｂの面積より大きくなる。これは
ホトレジスト膜が厚いと光がホトレジスト膜中で吸収さ
れ、絶縁膜２の表面に近くなる程光量が減衰するためで
ある。
一方、開孔部１２Ｂにおける開孔パターン１３Ｂの面積
を大きくするために露光量を増加させると、第２図（ｃ
）に示すように、開孔部１２Ｂの絶縁膜２表面における
開孔パターン２３Ｂの面積は大きくなるが、開孔部１２
Ａの開孔パターン２３Ａの面積は大きすぎることになる
。
を大きくするために露光量を増加させると、第２図（ｃ
）に示すように、開孔部１２Ｂの絶縁膜２表面における
開孔パターン２３Ｂの面積は大きくなるが、開孔部１２
Ａの開孔パターン２３Ａの面積は大きすぎることになる
。
従って、第２図（ｂ）又は第２図（ｃ）に示した開孔部
１２Ａ、１２Ｂを有するホトレジスト膜３からなるマス
クを用いて絶縁膜２に微細で均一なコンタクト孔を形成
しようとしても、コンタクト孔の大きさは異なったもの
となる。
１２Ａ、１２Ｂを有するホトレジスト膜３からなるマス
クを用いて絶縁膜２に微細で均一なコンタクト孔を形成
しようとしても、コンタクト孔の大きさは異なったもの
となる。
本発明の目的は、均一なコンタクト孔を有し製造歩留り
の向上した半導体装置の製造方法を提供することにある
。
の向上した半導体装置の製造方法を提供することにある
。
本発明の半導体装置の製造方法は、半導体基板上の段差
を有する絶縁膜上にホトレジスト層を形成する工程と、
前記ホトレジスト層を露光、現像して開孔部を有するマ
スクを形成する工程と、前記マスクを用いて前記絶縁膜
に開孔部を形成する工程とを有する半導体装置の製造方
法にであって、前記露光工程における前記ホトレジスト
層に与える単位面積当りの露光エネルギーは、ホトレジ
スト層の厚さに応じて変化させるものである。
を有する絶縁膜上にホトレジスト層を形成する工程と、
前記ホトレジスト層を露光、現像して開孔部を有するマ
スクを形成する工程と、前記マスクを用いて前記絶縁膜
に開孔部を形成する工程とを有する半導体装置の製造方
法にであって、前記露光工程における前記ホトレジスト
層に与える単位面積当りの露光エネルギーは、ホトレジ
スト層の厚さに応じて変化させるものである。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）〜（Ｃ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、半導体基板１上の高
低差約１μｍの段部１０が形成されたＰＳＧ膜等からな
る絶縁膜２上に、従来技術と同様に、ポジ型レジスト０
ＦＰＲ８００（東京応化製）をスピンコード法により４
０００ｒｐｍ２０秒の条件で塗布し、約１μｍの厚さの
ホトレジスト膜３を形成する。この時、絶縁膜２の薄い
部分におけるホトレジスト膜３の厚さは約２μｍとなる
。
低差約１μｍの段部１０が形成されたＰＳＧ膜等からな
る絶縁膜２上に、従来技術と同様に、ポジ型レジスト０
ＦＰＲ８００（東京応化製）をスピンコード法により４
０００ｒｐｍ２０秒の条件で塗布し、約１μｍの厚さの
ホトレジスト膜３を形成する。この時、絶縁膜２の薄い
部分におけるホトレジスト膜３の厚さは約２μｍとなる
。
その後、金属マスク４Ａを用いたアライナ−で段差上の
領域、すなわち絶縁膜２の厚い部分のホトレジスト層３
の開孔部形成予定領域５Ａをまず露光する。この場合露
光量を８０ｍＪ／ｃ＋＋＋２に設定する。
領域、すなわち絶縁膜２の厚い部分のホトレジスト層３
の開孔部形成予定領域５Ａをまず露光する。この場合露
光量を８０ｍＪ／ｃ＋＋＋２に設定する。
次に第１図（ｂ）に示すように、アライナ−のマスクを
４Ｂに変更して、段差下の領域、すなわち絶縁膜２の薄
い部分のホトレジスト層３の開孔部形成予定領域６Ａの
みを選択的に露光する。この時の露光量は前工程の場合
により８０％増加させ、１４４ ｍ Ｊ ／ ｃｔａ
２に設定する。
４Ｂに変更して、段差下の領域、すなわち絶縁膜２の薄
い部分のホトレジスト層３の開孔部形成予定領域６Ａの
みを選択的に露光する。この時の露光量は前工程の場合
により８０％増加させ、１４４ ｍ Ｊ ／ ｃｔａ
２に設定する。
次に第１図（ｃ）に示すように半導体基板１を現像液に
浸漬して、開孔部５及び６を形成し、コンタクト孔パタ
ーンを有するマスク３Ａを完成させる。
浸漬して、開孔部５及び６を形成し、コンタクト孔パタ
ーンを有するマスク３Ａを完成させる。
このようにして形成したマスク３Ａの、絶縁膜２表面に
おける開孔部５及び６の開孔パターン５Ｂ及び６Ｂの面
積はほぼ均一となるため、マスク３Ａを用いて絶縁膜２
に形成するコンタクト孔はほぼ同じ大きさに形成するこ
とができる。
おける開孔部５及び６の開孔パターン５Ｂ及び６Ｂの面
積はほぼ均一となるため、マスク３Ａを用いて絶縁膜２
に形成するコンタクト孔はほぼ同じ大きさに形成するこ
とができる。
尚、上記実施例においてはポジ型ホトレジスト０ＦＰＲ
８００を用いた場合について説明したが、ホトレジスト
層の厚さと露光量については、あらかじめ検討して相関
関係を求めておけばよいため、他の種々の種類のホトレ
ジストを用いることができる。
８００を用いた場合について説明したが、ホトレジスト
層の厚さと露光量については、あらかじめ検討して相関
関係を求めておけばよいため、他の種々の種類のホトレ
ジストを用いることができる。
以上説明したように本発明は、段差を有する絶縁膜に均
一なコンタクト孔を形成するためのホＩ・レジスト層か
らなるマスクを形成する場合、絶縁膜上のホトレジスト
層の厚さに応じて露光量を変えることにより、絶縁膜表
面の開孔パターンの面積は均一なものとなるため、絶縁
膜に形成されるコンタクト孔は均一な大きさに形成する
ことができる。従って、半導体装置の歩留りは向上した
ものとなる。
一なコンタクト孔を形成するためのホＩ・レジスト層か
らなるマスクを形成する場合、絶縁膜上のホトレジスト
層の厚さに応じて露光量を変えることにより、絶縁膜表
面の開孔パターンの面積は均一なものとなるため、絶縁
膜に形成されるコンタクト孔は均一な大きさに形成する
ことができる。従って、半導体装置の歩留りは向上した
ものとなる。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（Ｃ）は従来の半導体装置の製造方法を説明するた
めの半導体チップの断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・ホトレ
ジスト層、４．４Ａ、４Ｂ・・・金属マスク、５，６・
・・開孔部、５Ａ、６Ａ・・・開孔部形成予定領域、５
Ｂ。 ６Ｂ・・・開孔パターン、１０・・・段部、１１・・・
開孔部、１２Ａ、１２Ｂ・・・開孔部、１３Ａ、１３Ｂ
、２３Ａ、２３Ｂ・・・開孔パターン。 −，ｙ
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（Ｃ）は従来の半導体装置の製造方法を説明するた
めの半導体チップの断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・ホトレ
ジスト層、４．４Ａ、４Ｂ・・・金属マスク、５，６・
・・開孔部、５Ａ、６Ａ・・・開孔部形成予定領域、５
Ｂ。 ６Ｂ・・・開孔パターン、１０・・・段部、１１・・・
開孔部、１２Ａ、１２Ｂ・・・開孔部、１３Ａ、１３Ｂ
、２３Ａ、２３Ｂ・・・開孔パターン。 −，ｙ
Claims (1)
- 半導体基板上の段差を有する絶縁膜上にホトレジスト
層を形成する工程と、前記ホトレジスト層を露光、現像
して開孔部を有するマスクを形成する工程と、前記マス
クを用いて前記絶縁膜に開孔部を形成する工程とを有す
る半導体装置の製造方法において、前記露光工程におけ
る前記ホトレジスト層に与える単位面積当りの露光エネ
ルギーは、ホトレジスト層の厚さに応じて変化させるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170238A JPS6327014A (ja) | 1986-07-18 | 1986-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170238A JPS6327014A (ja) | 1986-07-18 | 1986-07-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6327014A true JPS6327014A (ja) | 1988-02-04 |
Family
ID=15901226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61170238A Pending JPS6327014A (ja) | 1986-07-18 | 1986-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327014A (ja) |
-
1986
- 1986-07-18 JP JP61170238A patent/JPS6327014A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06252151A (ja) | 半導体チップバンプの製造方法 | |
| JPH0425126A (ja) | 半導体装置の製造方法 | |
| US4988609A (en) | Method of forming micro patterns | |
| JPH0729846A (ja) | 半導体装置の電極形成方法 | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JPS6327014A (ja) | 半導体装置の製造方法 | |
| JPS60235426A (ja) | 半導体集積回路装置の製造方法 | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| KR100431992B1 (ko) | 레티클을 이용한 반도체소자의 제조방법 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| KR910006544B1 (ko) | 접속창 형성방법 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| JPS6331115A (ja) | 半導体装置の製造方法 | |
| KR20050066895A (ko) | 미세 콘택홀 형성 방법 | |
| KR20030037927A (ko) | 레티클 및 이를 이용한 반도체소자의 제조방법 | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JPH0499016A (ja) | 半導体装置の製造方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPH05114556A (ja) | 集積回路の製造に適したフオトレジストパターンの形成方法 | |
| JPS6126221A (ja) | 半導体装置等の製造方法 | |
| JPS63151023A (ja) | 微小開口パタ−ン形成方法 | |
| JPH02246218A (ja) | 半導体装置の製造方法 | |
| KR19990073659A (ko) | 실릴레이션을 이용한 미세 패턴 형성 방법 |