JPS6326866Y2 - - Google Patents

Description

【考案の詳細な説明】

本考案はデジタル方式による充分良質のエンベ
ロープ波形を少ない記憶容量で発生させるエンベ
ロープ波形形成回路に関するものである。 従来の電子楽器のエンベロープ信号発生回路の
方式にはコンデンサと抵抗より成る時定数回路の
充放電特性を利用したアナログ方式と量子化ステ
ツプ情報を記憶させたデジタル方式とがある。し
かし、アナログ方式ではエンベロープを構成する
ADSR（アタツク、デイケイ、サステイン、リリ
ース）各部分に対し各種の特性を用意するため、
多数の抵抗器、ダイオード、切換スイツチを組合
せて切り換える形式があるが回路構成が複雑とな
る。これに対し、デジタル方式では量子化ステツ
プ数を密にしてしかも各種のアタツク時間、デイ
ケイ時間の特性を用意するには、これらの情報を
記憶する記憶容量がぼう大なものとなるという問
題点があつた。 これに対しデジタル方式の記憶情報を簡単化す
るため、アタツクデイケイ時間に関連する係数を
記憶して、これを累算器で累算してアタツク、デ
イケイのエンベロープ波形を形成する方式が考え
られる。 第１図はこの種のエンベロープ波形形成回路の
概略説明図である。その要部は、エンベロープ波
形のアタツク時間、デイケイ時間の情報を記憶し
ているアタツクデイケイ係数メモリ１２と、アタ
ツクデイケイ係数メモリ１２の情報を累算するた
めループに接続された加算器２１、ゲート回路２
２、レジタル２３、ランダムアクセスメモリ
（RAM）２４より成る累算器１３と、エンベロ
ープ波形を記憶し累算器１３の累算出力信号をア
ドレスとして読み出すエンベロープ波形テーブル
１４と、そのエンベロープ波形のデジタル信号を
アナログ信号に変換するＤ／Ａ変換器１５から成
る。その他アタツク信号を入力し累算器１３のゲ
ート回路２２を制御するフリツプフロツプ（FF）
１１と、累算器１３にタイミングクロツクを与え
るタイミングクロツク発生器１６を有する。 アタツクデイケイ係数メモリ１２にはアタツク
デイケイ係数A_ADが記憶され、この累算によるエ
ンベロープ波形の立上り、立下りのエンベロープ
時間Ｔは次式により求められる。 Ｔ＝Ｗ／C_LA_AD ここにＷ；エンベロープ波形のサンプリング数 C_L；タイミングクロツク周波数 従来のクロツクに対応する各点データを用意す
る代りに係数を所定時間累算すればよいから記憶
容量は少なくなる。 また、エンベロープ波形テーブル１４は累算器
１３の累算出力信号をアドレスとして読み出し、
エンベロープ波形の全部、すなわちアタツク部
分、デイケイ部分をサンプリングした振幅値をデ
ジタル信号で記憶している。 いま、電子楽器の鍵盤回路の押鍵信号またはリ
ズム発生装置からのリズムパターン信号によるア
タツク信号が入力されると、フリツプフロツプ
（FF）１１をセツト状態として高レベルのＱ出力
を累算器１３のゲート回路２２に入力し累算を開
始する。そしてアタツクデイケイ係数メモリ１２
からアタツク信号のチヤンネルに対応するアタツ
ク係数が累算器１３の加算器２１に入力され、タ
イミングクロツク発生回路１６からのクロツクに
より累算されレジスタ２３に記憶される。この累
算値によりエンベロープ波形テーブル１４のアタ
ツク部分のデータが読み出され、その終了により
桁上げ信号Ｃ１が高レベル“１”となり、アタツ
クデイケイ係数メモリ１２からデイケイ係数が累
算器１３の加算器２１に入力し、同様に累算して
エンベロープ波形テーブル１４からデイケイ部分
のデータを読み出す。レジスタ２３の累算値がデ
イケイ波形の終了値になると、桁上げ信号Ｃ２が
高レベル“１”となり、フリツプフロツプ（FF）
１１をリセツトする。従つてゲート回路２２はオ
フとなりレジスタ２３はオール“０”を出力し累
算を終る。 第２図ａは上述のアタツクとデイケイより成る
エンベロープ波形を示すもので、同図ｂのＣ１信
号はアタツクの終了を、同図ｃはアタツク、デイ
ケイの終了を示すこととなる。 このように、アタツクデイケイ係数A_ADと累算
器を用いることにより格段に記憶容量を少なくす
ることができる。さらにデイケイ波形にアタツク
波形を反転して用いると半減することができる筈
である。 本考案の目的は充分良質のエンベロープ波形を
少ない記憶容量で発生させるエンベロープ波形形
成回路を提供することである。 前記目的を達成するため、本考案のエンベロー
プ波形形成回路はアタツク時間、デイケイ時間情
報を記憶しているアタツク・デイケイ係数メモリ
と、少なくとも、加算器、レジスタ、RAMから
成り、アタツクおよびデイケイ波形期間の各波高
値情報に対応するアドレスをクロツクにより更新
する循環ループを構成し、前記アタツク・デイケ
イ係数メモリからのアタツク係数およびデイケイ
係数を加算器に入れRAMに記憶した前のアドレ
ス値に対し累算し、該累算値をレジスタに記憶す
る累算器と、エンベロープ波形のアタツク部のみ
の波高値情報を記憶し、前記累算器およびデイケ
イの累算値によりアドレスしエンベロープ波形が
読出されるエンベロープ波形テーブルと、該エン
ベロープ波形テーブルよりの波高値情報でアタツ
ク対応のエンベロープ波形、デイケイ対応のエン
ベロープ波形を形成するEX−OR回路とを具え、 前記累算器からのアドレスで各チヤンネルのア
タツク対応のエンベロープ波形を形成した後、
EX−OR回路で反転し順次デイケイ対応のエン
ベロープ波形を形成するようにしたことを特徴と
するものである。 以下本考案を実施例につき詳述する。 第３図は本考案の実施例の構成を示す説明図で
ある。同図において、第１図と異なる点はエンベ
ロープ波形テーブル１４は第４図に示すようにア
タツク部分の情報のみを記憶している。従つてそ
の記憶容量を半減させている。その代りにエンベ
ロープ波形テーブル１４とＤ／Ａ変換器１５との
間に排他的（EX）OR回路１７を設け、デイケ
イ部分においてアタツク波形を反転させるように
構成される。 累算器１３の処理データは10ビツトとし、前記
８ビツトのアドレスデータの外に前述の桁上げ信
号Ｃ１，Ｃ２が含まれる。信号Ｃ１はアタツク期
間が終了したことを示し、信号Ｃ２はアタツクデ
イケイが終了したことを表わす。そして８ビツト
のアドレスデータがエンベロープ波形テーブル１
４に送られるが、この場合エンベロープ波形テー
ブル１４の記憶容量の減少により上位ビツトより
ｎビツト取りｎビツト以下は切り捨てられる。 エンベロープ波形テーブル１４はたとえば５ビ
ツトの累算出力信号をアドレスとする32ワードの
エンベロープ波形を記憶している。第２表はその
１例を示す。 この値は下式により求めたものである。エンベ
ロープ波形テーブル１４は32ワード、８ビツトの
固定メモリ（ROM）の場合、 Ｙ；ビツト数 Ｗ；ワード数（０〜31） この波形は第４図に示すように、アタツク波形
のみでアタツク、デイケイに共用される。以上は
累算器１３の出力信号の上位５ビツトをアドレス
とする32ワードで示したが、さらに６ビツト以上
とることにより量子化ステツプ数を密にできる。

【表】

Claims (1)

1. 【実用新案登録請求の範囲】 アタツク時間、デイケイ時間情報を記憶してい
   るアタツク・デイケイ係数メモリ１２と、 少なくとも、加算器、レジスタ、RAMから成
   り、アタツクおよびデイケイ波形期間の各波高値
   情報に対応するアドレスをクロツクにより更新す
   る循環ループを構成し、前記アタツク・デイケイ
   係数メモリ１２からのアタツク係数およびデイケ
   イ係数を加算器に入れRAMに記憶した前のアド
   レス値に対し累算し、該累算値をレジスタに記憶
   する累算器１３と、 エンベロープ波形のアタツク部のみの波高値情
   報を記憶し、前記累算器１３からのアタツクおよ
   びデイケイの累算値によりアドレスしエンベロー
   プ波形が読出されるエンベロープ波形テーブル１
   ４と、 該エンベロープ波形テーブル１４よりの波高値
   情報でアタツク対応のエンベロープ波形、デイケ
   イ対応のエンベロープ波形を形成するEX−OR
   回路１７とを具え、 前記累算器１３からのアドレスで各チヤンネル
   のアタツク対応のエンベロープ波形を形成した
   後、EX−OR回路１７で反転し順次デイケイ対
   応のエンベロープ波形を形成するようにしたこと
   を特徴とするエンベロープ波形形成回路。