JPS6326738A - 計算機装置 - Google Patents

計算機装置

Info

Publication number
JPS6326738A
JPS6326738A JP61169811A JP16981186A JPS6326738A JP S6326738 A JPS6326738 A JP S6326738A JP 61169811 A JP61169811 A JP 61169811A JP 16981186 A JP16981186 A JP 16981186A JP S6326738 A JPS6326738 A JP S6326738A
Authority
JP
Japan
Prior art keywords
computer
interrupt signal
holding device
interruption signal
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61169811A
Other languages
English (en)
Inventor
Iwao Watanabe
渡辺 岩夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61169811A priority Critical patent/JPS6326738A/ja
Publication of JPS6326738A publication Critical patent/JPS6326738A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、一般産業の計算機制御システムに於ける計算
機間のバックアップ機能を向上させた計算機装置に関す
る。
(従来の技術) 一般的に産業システムに適用されている計′n、機は2
重化され、一方が何らかの異常にて停止した場合、その
機能を他方の計算機に代替させシステム全体の停止を極
力短時間に抑制する構成が採用されている。この方式と
して、例えば第4図に示す様に2台の計算機システムに
於いて、2台が完全に常に同じ動作しており、一方が停
止しても他方で処理を実行していくのをデュアル方式と
呼び完全な2重化システムである。他の方式としては第
5図に示す様に1台の計算機が通常主稼動しており、他
方の計算機は時期又はパックグランド的な処理を行い、
稼動計算機が停止した時に他方の待期計算機を本来のシ
ステムとして立上げるのをデュプレックス方式と呼ぶ。
計算機のバックアップ方式としてはこの2方式のどちら
かに通常分類される。完全2重化のデュアル方式は全て
を2甲化するために価格的に問題がある。
デュプレックス方式は、代替時間における処理が中断す
るが、待期計算機に他の仕」1【を実行させておくこと
が出来る事、従ってソフトウェアの開発を行える事が大
きなメリットを持っている。この為、一般産業に於いて
は、後者のデュプレックス方式が多く採用されている。
(発明が解決しようとする問題点) デュプレックス方式は価格的に安価であり、待期計算機
にて他の処理をさせることが可能であるが、バックアッ
プ切替に伴う時間が必要な事、又その間のプロセス側、
即ち計算機が制御する対象から発生して来る割込信号の
処理が欠落する為に、時期計剪機が立上って後に、プロ
セス側と計算機内部の制御データ上の認識に相異が生じ
る。通常はこの相異の修正のため待期計算機の立上り後
、相異する部分を人手を介して修正する機能が備ってい
る。このためこういった操作の間はプロセス全体が停止
することがあり操業率の低下、又操作をする作業員特に
プロセスの知識と計算機内部のソフト処理に精通してい
る技術具の確保及び常駐が麗しく、計算機停止時の混乱
をさらに大きくしている。
本発明は、デュプレックス構成の計算機装置に於いて、
待期計算機に切替る間の被制御対象からの信号の欠落を
なくし、プロセスの操作率の低下防止を可能とする計算
機装置を提供することを目的とする。
〔発明の構成〕
(問題点を解決するための手段) 本発明はかかる目的を達成するため、被制御対象を制御
する稼動計算機と、この稼動計算機に異常が発生した際
代替可能な待期計算機とを備える計算機装置において、
被制御対象よりの割込信号を時系列に保持可能な割込信
号保持装置を前記稼動計算機、待期計算機間に、没けた
ことを特徴とする。  (作 用) 上記構成により稼動計算機に異常発生した場合、切替ら
れた待期計算機が割込信号保持装置にメモリされた割込
信号より稼動計算機が実行した処理の次の処理より続行
することが可能となる。
これにより切替に伴う割込処理の欠落を的確に是正する
ことができる。
(実施例) 以下、本発明の一実施例を図面を参照して説明する。
第1図において、通常状態では稼動計算機3と示されて
いる側の計算機が、プラント設備からの割込信号4をプ
ロセス入出力装置5を経由して受けている。計算機3と
プロセス入出力装置5との間には割込信号保持装置6を
設ける。さらに切替装置2を設けることに依り、割込信
号保持装置6は、両方の計算機3,7に割込信号が来た
事を知らせることが出来る。即ち、通常状態では稼動計
算機側へ通知し、バックアップ中ならば待期計算機側に
割込みの通知を行う。又2台の計算機は双方からアクセ
ス可能な共有メモリーを備え1割込信号に対する処理の
結果はこの共有メモリー8に書き出す。
第2図に於いて、tlなる時刻に於いて、通常。
稼動計算機が何らかの異常によって停止したとする。そ
の停止信号により、バンクアップ計算に起動がかかりt
2時刻に待期計算機が立上り割込処理に対応できる状態
になったとする。第2図のAl1A2. A、、 A4
. A、はプラント設備からの割込信号を表わす。八〇
l A2は稼動計算機にて処理が行なゎ九でいることを
示す。し、がらL2の間即ちToの時間に発生した割込
信号はどちらの計算機も動いておらず、処理が出来きな
い事になるが1割込信号保持装置により、このAl1A
4(Q号は保持される。信号保持装置間と計′0.機は
ハンドシェイク的な結合をさせておき、信号保持装置は
、計算機に割込みのあったことを知らせた後、計算機よ
りその信号処理完了の応答を設けるまで割込み信号を保
持する。
又割込信号保持装置は割込4−’B号をシーケンシャル
に保持し、通知もシーケンシャルに行う。このため、第
2図中A、、A4の割込信号はAl+A+の順に保持さ
れ、待期計算機の立」ニリまで待たされる。第2図中L
2時刻に待期計算機が立上り、そのタイミングで割込信
号保持装置は待期計算機にA、、A4の通知を伝える。
待Jυ1計算機はA、、A2割込みに対する処理結果の
なされている共有メモリーにA1.・〜4の処理の結果
を加える。その後A、に対する処理も同様に割込48号
保持装置を経由して待期計算機に通知され処理A5がな
される。
以上の様に割込信号保持装置により割込信号へ、からA
、の間で8F葺様の停止、時期jr算機へのり仔えが行
われているのにかかわらず、共有メモリー上の処理結果
は、人、からA5までの割込信号に対する全ての処理が
なされることになる。
第3図に他の実施例を示す。
本例の特徴はプロセス入出力装置5よりの割込信号をデ
ータウェイバス9で結合される複数のステーション10
を介して稼動計算機3.待期計算機7、割込信号保持装
置6間を伝達可能とする構成となっていることである。
即ち、プラント設備からの割込信号は1割込信号保持装
置6であるマイクロコンピュータ−に送られ、−担その
メモリーに保存された後、稼動計算機3に通知される。
割込信号保持装置と稼動計π機3の間でこの通知に対す
る処理同期がとられる。即ち割込信号保持装置は、計算
機3の処理完了の応答を待って内部に保存していた割込
信号の通知を消却する。
割込信号保持装置は稼動中の計算機へ通知を出せば良く
、又どちらの計算機も稼動中でなければ、内部に通知を
メモリーに保存しておき、どちらかの計算機の立上りト
リガーによってそれまで保存していた通知を逐次出して
いけば良い。
計算機1割込保持装置を1つのデータウェーに接続する
ことにより、システム全体がより密な結合となり割込保
持装置から2台の計算機の接続が単純になり、ハードウ
ェアの異常に伴う切替故障発生を低減することができる
このように本実施例の構成においては1通常時に稼動し
ていない待期計算機に於いて、ソフトウェアの改造及び
に保守が行えるデュプレックス構成のシステムでありな
がら切替時の繁雑さを操作員から解放したデュアル楕成
に近いシステムが横築できる。一般に計算機システムが
、あるプロセスに適用された後のソフトウェアの改造、
保守といった作業は、それを行うソフトウェアの製造に
比べ大きくなるといった報告もあり、同一のハードウェ
ア構成を持って、稼動時に他の計算機で、その作業がで
きることは大きなメリットであるが、そういったデュプ
レックスシステムでありながらデュアルシステムに近い
機能をも実現できることは、コスト上の面から非常に有
利である。
〔発明の効果〕
以上説明した様に本発明によればデュプレックス構成の
計算機装置において、待期計算機に切替る間の被制御対
象からの信号の欠落を防止するとともにプロセスの操作
率の低下を防止可能とする計算機装置を提供することが
できる。
【図面の簡単な説明】
第1図は本発明の一実施例の計算機装置のシステム構成
図、第2図はバックアップ切替時の処理タイムチャート
、第3図は本発明の他の実施例の計算4!&装置のシス
テム構成図、第4図、第5図は従来の剖算機装置のシス
テム構成図である。 2・・・切替装置 3・・稼動計算機 4・・・割込信号 6・・割込信号保持装置 7・・待期計算機 9・・・データウェイバス 10・・・ステーション 第1図 At    A2   AJ A4    As第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 被制御対象を制御する稼動計算機と、この稼動計算機に
    異常が発生した際代替可能な待期計算機とを備える計算
    機装置において、被制御対象よりの割込信号を時系列に
    保持可能な割込信号保持装置を前記稼動計算機、待期計
    算機間に設けたことを特徴とする計算機装置。
JP61169811A 1986-07-21 1986-07-21 計算機装置 Pending JPS6326738A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61169811A JPS6326738A (ja) 1986-07-21 1986-07-21 計算機装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61169811A JPS6326738A (ja) 1986-07-21 1986-07-21 計算機装置

Publications (1)

Publication Number Publication Date
JPS6326738A true JPS6326738A (ja) 1988-02-04

Family

ID=15893337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61169811A Pending JPS6326738A (ja) 1986-07-21 1986-07-21 計算機装置

Country Status (1)

Country Link
JP (1) JPS6326738A (ja)

Similar Documents

Publication Publication Date Title
US5301308A (en) Method for synchronizing redundant operation of coupled data processing systems following an interrupt event or in response to an internal command
JP2877095B2 (ja) マルチプロセッサシステム
JPS6326738A (ja) 計算機装置
JP2508959B2 (ja) 計算機システム
JPH01283657A (ja) クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法
JPH0381181B2 (ja)
JPH03117067A (ja) 局データ自動変換処理方法
JPS6385939A (ja) 情報処理システム
JPS61289796A (ja) 電子交換システムの割込制御方式
JPH04139556A (ja) リトライ制御方式
JPS5914055A (ja) デユプレツクス・スタンバイcpuシステム
JPH02249051A (ja) 遠隔データモニタシステム
JPH0535507A (ja) 中央処理装置
JPH01134559A (ja) データ通信システム
JPS60144849A (ja) 通信制御方式
JPH0418743B2 (ja)
JPS6285371A (ja) 計算機間の接続切換え制御方式
JPS63132362A (ja) コマンド動作制御方式
JPS62226742A (ja) ポ−リング送出制御方式
JPH02244940A (ja) プロトコル変換システム
JPH01123357A (ja) 割り込み制御方式
JPH0142414B2 (ja)
JPH02190957A (ja) 周辺装置の交換方式
JPS63298462A (ja) 端末制御方式
JPH01162938A (ja) ジョブストリームの動的置換方式