JPS63263751A - 超電導体用パツケ−ジ - Google Patents

超電導体用パツケ−ジ

Info

Publication number
JPS63263751A
JPS63263751A JP62097376A JP9737687A JPS63263751A JP S63263751 A JPS63263751 A JP S63263751A JP 62097376 A JP62097376 A JP 62097376A JP 9737687 A JP9737687 A JP 9737687A JP S63263751 A JPS63263751 A JP S63263751A
Authority
JP
Japan
Prior art keywords
chip
package
superconductor
case
temperature end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62097376A
Other languages
English (en)
Inventor
Hisanao Ogata
久直 尾形
Yuichi Ishikawa
雄一 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62097376A priority Critical patent/JPS63263751A/ja
Publication of JPS63263751A publication Critical patent/JPS63263751A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、超電導体をチップ又はチップキャリヤに用い
たパッケージに係り、特に、室温より低い温度で動作さ
せるのに好適な超電導体用パッケージに関する。
〔従来の技術〕
従来のパッケージ冷却としては、例えば、特開昭60−
254637号公報に記載のように、パッケージ全体を
冷媒中に浸して冷却するものが知られていた。− 〔発明が解決しようとする問題点〕 上記従来技術は、冷媒収納容器を必要とし、更には、冷
媒を冷却するために別の手段を必要とするなど、取扱い
が複勝であった。
本発明の目的は、このような問題点を除去し、取り扱い
の極めて簡単なパッケージを提供することにある。
〔問題点を解決するための手段〕
上記目的は、少なくとも部分的に超電導体を使用したチ
ップやチップキャリヤを、ベルチェ素子に搭載し、これ
らを真空断熱したケースに入れることにより、達成され
る。
すなわち本発明の超電導体用パッケージは半導体又は超
電導体からなる素子を集積したチップと、前記チップを
搭載し配線に超電導体を使用したチップキャリヤと、低
温端に前記チップキャリヤを装着し高温端をケースに装
着したベルチェ素子とを備え、前記ケースが前記チップ
、前記チップキャリヤ、及び前記ベルチェ素子を真空状
態に密封する構造を特徴とする。
前記のベルチェ素子にはその低温端にガス吸着剤が付設
されていることが好ましい、また前記ケースの一部には
放熱フィンを設けることが好ましい、更に前記ケースを
磁気じゃへい材で形成するかまたは前記ケースを磁気し
やへい材で被覆することが望ましい。
〔作用〕 ケースの中身は真空断熱され、ベルチェ素子の低温端は
超電導体が超電導状態になる温度まで冷却される。それ
によって、搭載されたチップの正常な動作が確保され、
また、チップへの水分の凍結などがなくなり、誤動作す
ることがない。
ベルチェ素子の低温端に付けたガス吸着剤はケース内の
放出ガスを吸着し、真空断熱の劣化を防止する・ ベルチェ素子の高温端はケースに取り付けられているの
で、発熱はケース又はケースに設けた放熱フィンより外
部に放出される。
ケースを磁気しやへい材で覆うことにより、超電導体を
使った素子への磁気外乱を防ぎ、誤動作をなくすことが
できる。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。1は
半導体素子又はジョセフソン素子などの超電導体素子を
含む集積回路からなるチップ、2はチップ1を貼り付け
たセラミック製のチップキャリヤで、酸化物超電導体3
aで配線されている。
チップキャリヤ2の背面はp型半導体4とn型半導体5
に接続され、酸化物超電導体3bで連結されている。p
型(n型)半導体4,5にてベルチェ素子が構成される
。p型半導体4とn型半導体5の他の端面はセラミック
製のベース6の電極7a、7bに接続される。8はキャ
ップで、ベース6とはろう付けされ、空間9を真空に保
持するためのケースを構成する。ベースにはピン10a
10 b 、 10 c 、 10 d 、−−−が貫
通して、導線11 a 、  1 l b 、 11 
c 、 11 d t ”’によりチップ1の回路と外
部をつなぎ、かつ、p型半導体4とn型半導体5で形成
するベルチェ素子に接続される。12はヘース6に熱的
に接続された放熱フィンで、くしの歯状をなしている。
13は活性炭などのガス吸着剤である。ベルチェ素子を
動作させると、チップキャリヤ2を冷却することができ
る。ベルチェ素子は多段にすることによりセ氏マイナス
90度はどまで実現できる。超電導体として酸化物超電
導体を使うと動作温度を、ベルチェ素子で冷却可能な温
度にすることができる。このような物質としては、例え
ばソ連科学アカデミー物理学研究所で発見された、転移
温度250ケルビンの酸化物超電導体がある(昭和62
年4月7日付読売新聞夕刊参照)。
空間9を真空にして断熱性を高めているので、チップ1
の表面に水分が直接凍結するのを防止できるのは言まで
もなく、キャップ8の外周への結露も防ぐことができる
。空間9内に各部材から放出されるガスは、吸着剤13
で吸着し、真空劣化による断熱性能低下を防止する。
放熱フィン12は、ベルチェ素子の発熱分を大気中に放
出する。
なお、導線11b、llcのかわりに、チップ1とチッ
プキャリヤ2の配線間を半田で直接接続してもよい。
第2図は1本発明の他の実施例である。チップキャリヤ
2は、ベルチェ素子の冷却板14上に熱的に接続される
。複数個のP型及びn型半導体4及び5が直列に配線1
5及び16により電気接続される。ベース6及びキャッ
プ8の外側は磁気しやへい材17a及び17bで覆われ
る。放熱フィン12は円板フィンを重ねたものである。
こような磁気しやへい材には、ミューメタルや高臨界温
度超電導材が適するが、チップ1内の超電導素子への磁
気外乱を防ぎ、誤動作を防止する作用をする。空間9内
は、パーライトなどの微粉末が充填され、真空排気して
密封されている。微粉末は、中の真空度が劣化しても、
粉末間の距離が小さいため、ガスの熱伝導が制約され、
断熱効果を維持する。
〔発明の効果〕
本発明によれば、冷却手段をパッケージに内蔵したので
、取扱いが極めて簡単になるという効果がある。
【図面の簡単な説明】
第1図及び第2図はいずれも本発明の超電導体用パッケ
ージの実施例の縦断面図である。 1・・・チップ、2・・・チップキャリヤ、4・・・p
型半導体、5・・・n型半導体、6・・・ベース、8・
・・キャップ、12・・・放熱フィン、13・・・ガス
吸着剤、17a。 代理人 弁理士 小川勝馬  ゛ ミ イ 拳 、」

Claims (1)

  1. 【特許請求の範囲】 1、半導体又は超電導体からなる素子を集積したチップ
    と、前記チップを搭載し配線に超電導体を使用したチッ
    プキャリヤと、低温端に前記チップキャリヤを装着し高
    温端をケースに装着したペルチエ素子とを備え、前記ケ
    ースが前記チップ、前記チップキャリヤ、及び前記ペル
    チエ素子を真空状態に密封する構造であることを特徴と
    する超電導体用パッケージ。 2、前記ペルチエ素子の低温端にガス吸着剤が付設され
    ていることを特徴とする特許請求の範囲第1項記載の超
    電導体用パッケージ。 3、前記ケースの一部に放熱フィンを設けることを特徴
    とする特許請求の範囲第1項記載の超電導体用パッケー
    ジ。 4、前記ケース磁気しやへい材で形成するか、又は、前
    記ケースを磁気しやへい材で被覆することを特徴とする
    特許請求の範囲第1項記載の超電導体用パッケージ。
JP62097376A 1987-04-22 1987-04-22 超電導体用パツケ−ジ Pending JPS63263751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62097376A JPS63263751A (ja) 1987-04-22 1987-04-22 超電導体用パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62097376A JPS63263751A (ja) 1987-04-22 1987-04-22 超電導体用パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS63263751A true JPS63263751A (ja) 1988-10-31

Family

ID=14190794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62097376A Pending JPS63263751A (ja) 1987-04-22 1987-04-22 超電導体用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS63263751A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418280A (en) * 1987-07-13 1989-01-23 Sharp Kk Superconducting device
JPH02265112A (ja) * 1989-04-04 1990-10-29 Hamamatsu Photonics Kk 超伝導装置
US5166777A (en) * 1987-04-22 1992-11-24 Sharp Kabushiki Kaisha Cooling apparatus for superconducting devices using Peltier effect cooling element
US5229327A (en) * 1990-06-12 1993-07-20 Micron Technology, Inc. Process for manufacturing semiconductor device structures cooled by Peltier junctions and electrical interconnect assemblies therefor
JP2003046150A (ja) * 1994-11-21 2003-02-14 Yyl:Kk 熱電冷却型パワーリード

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166777A (en) * 1987-04-22 1992-11-24 Sharp Kabushiki Kaisha Cooling apparatus for superconducting devices using Peltier effect cooling element
JPS6418280A (en) * 1987-07-13 1989-01-23 Sharp Kk Superconducting device
JPH02265112A (ja) * 1989-04-04 1990-10-29 Hamamatsu Photonics Kk 超伝導装置
US5229327A (en) * 1990-06-12 1993-07-20 Micron Technology, Inc. Process for manufacturing semiconductor device structures cooled by Peltier junctions and electrical interconnect assemblies therefor
JP2003046150A (ja) * 1994-11-21 2003-02-14 Yyl:Kk 熱電冷却型パワーリード

Similar Documents

Publication Publication Date Title
EP0288022B1 (en) Superconductive apparatus
KR930008003B1 (ko) 전류반송 초전도 모드/비초전도 모드의 접합을 이용한 저온 냉각장치
JPH03501910A (ja) 超伝導体半導体接合部を使用したペルチエ冷却段
Fisher et al. High-power on-chip microrefrigerator based on a normal-metal/insulator/superconductor tunnel junction
JPS63263751A (ja) 超電導体用パツケ−ジ
JPH06350146A (ja) 超電導装置
US3566212A (en) High temperature semiconductor package
JP2952552B2 (ja) 超電導機器用電流リード
JPS63260007A (ja) 超電導装置
JPH0828533B2 (ja) 超電導装置
JP3621992B2 (ja) 極低温放射線検出器
JPH0714029B2 (ja) 電力用半導体素子
JPH10247532A (ja) 超電導装置用電流リード
JPS60102759A (ja) 浸漬沸騰冷却装置
JP2003046150A (ja) 熱電冷却型パワーリード
JP4360037B2 (ja) クライオスタット
Duband et al. Socool: A 300 K-0.3 K pulse tube/sorption cooler
JPH04303955A (ja) 半導体装置
JPH06314612A (ja) 酸化物超電導電流リード
JPS63263370A (ja) 断熱装置
KR960004830Y1 (ko) 김치 자동 숙성 및 저장장치
JP3467913B2 (ja) 低温デバイス装置
JPH04212442A (ja) 性能増強icパッケージング構造体
JPH02256206A (ja) 超電導パワーリード
JPS63312604A (ja) 電子蓄積リングの超伝導補正コイル