JPS63263537A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、高速の情報処理装置に於
て複数個の演算ユニット及びメモリからの結果データを
共通のレジスタバンクに書込むための制御に関する。

〔従来の技術〕

従来、この種の情報処理装置は、演算の並列処理を目的
として、演算の種類例えば整数データ加減算・シフト・
論理演算・浮動小数点加減算１乗算、除算に対応した専
用の演算ユニットを備え、これらの演算ユニットからの
結果データ及びメモリユニットからの続出データの内の
１つを時分割で選択し、汎用レジスタを構成するレジス
タバンクに書込む方式が採られている。更にこれらの演
算ユニット・メモリユニットを制御している命令処理ユ
ニットは、当然前の命令の演算終了を待たず、後続命令
に関する実行開始指示、オペランドの送出を次々と対応
する演算ユニットまたはメモリユニットに行う。

ここで上述の書込バスでの競合を回避するために、一つ
の命令の実行開始指示を出すごとに、その命令の実行時
間を演算の種類により決め、対応する時刻に於ける書込
バスを予約しておく。後続の命令は、その命令の実行時
間と予約された情報とをつき合わせチェックをして、実
行開始指示タイミングを決めるというような制御をする
。

〔発明が解決しようとする問題点〕

従って上記の書込バスの制御では演算命令でも、メモリ
からのロード命令でも、命令処理ユニットにおいて実行
時間が予知出来る必要がある。

ところで、情報処理装置の性能を上げるためには、バッ
ファメモリを設はメモリからのロード命令ではメモリを
直接アクセスするのではなく、バッファメモリをアクセ
スする方が得策である。しかしバッファメモリにアクセ
スすると、ミスヒツトする場合または先行するストア命
令によるバッファメモリの部分的な無効化動作が生じる
場合がある。そのため、読出しデータが返ってくる時間
が遅れることもあり、上記書込データバスの制御が従来
の情報処理装置方式だけでは不可能になるという欠点が
ある。

本発明は、同時に動作が可能で、処理時間が予知可能な
ｎ個の処理立ニットと、これらの処理ユニットからの出
力を時分割で共通のレジスタバンクに書込むための書込
バスとからなる従来の体系に、バッファメモリ等の処理
時間が不定の処理ユニットを組み込んでも、処理時間不
定の処理ユニットからの出力データを退避するレジスタ
を設ける。このデータを書込バスの空時間を利用してレ
ジスタバンクに書込む若干の制御回路を追加すれば、本
来の処理ユニット間の並列処理能力を低下させることな
く、追加した処理ユニットによる性能向上を達成できる
。

〔問題点を解決するための手段〕

本発明の情報処理装置は、処理時間が予知可能なｎ個の
データ処理ユニットＡ１〜Ａｎと、・処理時間が処理さ
れるデータに依存し不定となるデータ処理ユニットＢと
、複数個の汎用レジスタを構成するレジスタバンクと、
データ処理ユニットＡ１〜Ａｎ−Ｂからの結果データの
１つを時分割で選択しレジスタバンクへの書込データと
する書込バスと、命令語の指定に従って対応するデータ
処理ユニットを決め該データ処理ユニットが処理時間固
定のユニットであれば、書込バスの空きをチェックしな
がら対応するデータ処理ユニットを起動するとともにレ
ジスタバンクの書込を制御する命令処理ユニットとを備
え、データ処理ユニットＢから結果データが返って来た
時刻で書込データバスが使用中の時これを一時退避する
ためのレジスタと、該レジスタ内のデータを書込バスの
空きを見はからってレジスタバンクに書き込む制御手段
とを有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
る。

２はバッファメモリユニットで、通常のアクセス時間は
５マシンサイクル（以下５ｔのように略記）で、ミスヒ
ツトすれば２０〜３０ｔとなる。

又先行するストア命令による無効化動作が行なわれてい
る時にアクセスすると、通常のアクセス時間より数ｔ〜
数Ｌｏｔ長くなる。いずれの場合も読出しデータが返る
２を前にリプライ予告信号が返って来る。

３は論理演算ユニットで、処理時間は２ｔである。４は
整数データの加減算あるいはシフトを行なう演算ユニッ
トで、処理時間は３ｔである。５は浮動小数点データの
加減算を行なう演算ユニットで処理時間は６ｔである。

６は乗算を行う演算ユニットで処理時間は８ｔである。

なおバッファメモリユニット２と演算ユニット３〜６は
、ｉｔあるいは２ｔのサイクルで処理できるようにパイ
プライン化されている。

７は８バイトス１２８個の汎用レジスタで構成するレジ
スタバンクである。１１・１２は読出データレジスタで
、オペランドあるいはストアデータを、演算ユニット３
〜６あるいはバッファメモリユニット２に供給する。バ
ッファメモリユニット２と演算ユニット３〜６の出力デ
ータは切替回路８により選択され書込データレジスタ（
以下ＷＤＲという）１０にセットする。レジスタ９はバ
ッファメモリユニット（以下ＢＭＲという）２にアクセ
スした際に、読出データが所定のマシンサイクル（例え
ば５を後）より遅れて返って来た場合に、切替回路８で
選択出来ないことがあり、それに備えてバッファメモリ
ユニット２からの読出しデータを常時セットするなめに
設けられたレジスタである。レジスタ１３は、レジスタ
バンク７１　　　の書込アドレス（即ち汎用レジスタ番
号）を１ｔの間保持するための８ビツトのレジスタで、
フリップフロップ（以下ＦＦという）１４は書込指示信
号を１ｔの間保持するためのフリップフロップである。

命令処理ユニット１は、命令語を順次解読し、その解読
結果に従ってオペランドあるいはストアデータをレジス
タバンク７より読出し、バッファメモリユニット２と演
算ユニット３〜６に送出する。この時実行開始信号１６
〜２０の内のいずれか１つがオンになり所定のユニット
が起動される。

第２図は命令処理ユニット１のうち、レジスタバンク７
の書込を制御する制御回路を示すものである。

２ＯＡは命令レジスタで、ＦＦ２１〜２５は書込バスの
１０ｔ〜２を後の予約状態を示すためのＦＦ（フリップ
フロップ）で、レジスタ２６〜３０は各々３ビツトで１
０ｔ〜２　ｔ　ｆ＆に書込バスを使用するユニットを指
定するコードを保持しており、レジスタ３１〜３５は各
々７ビツトで１０ｔ〜２　ｔ　ｆ＆のレジスタバンク７
での書込アドレスを保持するためのものである。上述の
ＦＦ　　２１〜２５、レジスタ２６〜３０．レジスタ３
１〜３５は全てＤタイプＦＦで構成されており、マシン
サイクルに同期して順次シフトされて行く。

レジスタ３６は７ビツトのレジスタで、バッファメモリ
ユニット２に実行開始信号１６が送出された３を後に、
リプライ予告信号１５０が返らなかった場合にレジスタ
３４のレジスタバンク７上の書込アドレス信号を受け、
該読出しデータの書込が完了するまで、その内容を一時
保持するためのものである。ＦＦ３８はこの状態を示す
ためのフラグで、ＦＦ３７は更にリプライ予告が返った
時に２を後の書込バスが他のユニットにより予約されて
いた場合にセットされ、書込バスの空きサイクルを見つ
けてレジスタ（ＢＭＲ）９の読出しデータがレジスタ１
０にセットされると同時にＦＦ３７はリセットされる。

４０は命令のオペレーションコードから、処理時間とユ
ニットとの指定をデコードするデコーダであり、デコー
ダ４１はレジスタ２９内のユニット指定がバッファメモ
リであることを検出するデコーダである。

また、バッファメモリユニット２および演算ユニット３
〜６のうち、いずれか１個のユニットを指定するユニッ
ト指定信号１０２がレジスタ３０から出力される。この
信号がデコーダ８５でデコードされ、デコーダ８５のそ
れぞれの出力とゲート６０とのＡＮＤがとられ、実行開
始信号１６〜２０のうち上述の指定されたユニットに対
応する実行開始信号のみが°１°となって、指定された
ユニットが駆動される。同時にユニット指定信号１０２
は切替回路８に入力され、指定されたユニット出力をレ
ジスタ（ＷＤＲ）１０に導く。

次に第３−１図に示す命令シーケンスの例で本制御回路
の動作を説明する。命令１・３・４は処理時間が夫々４
ｔ・２ｔ・４ｔの命令で、命令２はバッファメモリを読
出すロード命令でヒツトし処理時間を５ｔとする。第３
−１図中りはその命令が命令処理ユニット１でデコード
中を、Ｅは演算ユニット３〜６あるいはバッファメモリ
ユニット２で実行中を、Ｔは出力が切替回路８で選択さ
れていることを、Ｗは出力が書込レジスタ１０にセット
されてレジスタバンク７に書込中であることをそれぞれ
示すものである。

命令１は、時刻１では命令レジスタ２０内にあり、この
命令は４を命令であるから、４を後に書込バスが使用可
か否かをＦＦ２２の出力によりチェックする。ＦＦ２２
の出力は“０”であるからＮＡＮＤゲート５６の出力は
１゛となりゲート５９の出力が１゛となる。そして、命
令レジスタ２ＯＡに有効な命令があることを示す信号と
、他の実行開始条件を示す信号とが入力されたゲート６
０にてＡＮＤがとられ、さらにこの出力とデコーダ８５
の出力とのＡＮＤがゲート８８でとられて実行開始信号
１８が“１″となる。従って、ゲート５２が“１″とな
り、時刻２で３を後に書込バスが使用中であることを示
すＦＦ２３を“１°とする。ＦＦ２３のセットと同時に
ユニット指定コード（例えばＦＩＸ演算ユニット３）を
レジスタ２８に、書込先汎用レジスタ番号をレジ１　　
　スタ３３にそれぞれセットする。レジスタ２８にセッ
トされたコードは時刻４において、切替回路８にＦＩＸ
演算ユニット３を選択させ、ＦＦ　　２３、レジスタ３
３にセットされた値は、時刻５においてそれぞれ書込指
示信号１０１・書込アドレス信号１０３となる。

命令２は時刻２で命令レジスタ２ＯＡにあり、この命令
はバッファメモリ２から読出したデータをレジスタバン
ク７内の汎用レジスタにロードする命令であり、厳密に
は書込バスを使用する時刻は不定であるが、一応ヒット
するものとして５を後に書込バスが使用可が否かをチェ
ックし、命令１と同様にＦＦ２２およびレジスタ２７・
３２をセットする。ＦＦ２２・レジスタ２７にセットさ
れた値は時刻５ではＦＦ２４・レジスタ２９にシフトし
ており、ここでバッファメモリユニット２からのリプラ
イ予告信号１５０の出力をチェックする。即ち、デコー
ダ４１の出力が１′のため、ゲート６４の出力は°０′
となり、さらに命令レジスタ２０には有効な２を命令が
セットされていないので、ゲート６５の反転出力が１°
となって、ゲート６８でリプライ予告信号１５０が“１
°であることを確認してからゲート７０を経て信号１０
５を通してＦＦ　　２５をセットする。

又リプライ予告信号１５０が“１′のため、ＦＦ３８は
セットされず又ゲート６５の正出力が“０′即ち２を後
にバッファメモリユニット以外のユニットが書込バスも
予約している状態ではないので、リプライ予告信号１５
０が“１°であってもＦＦ　　３７はセットされない。

命令３は時刻３で命令レジスタ２ＯＡにあるが、この命
令は２を命令でかつＦＦ　　２４の出力が“１″となっ
ているので、ゲート５８の出力は０°となり実行開始信
号が抑止される６時刻４でＦＦ　　２４が°０′となっ
てから実行開始信号が“１′となる。

次に第３−２図により、命令２のリプライ予告信号１５
０が２を遅れて“１°となった場合について説明する。

　　　　　　　　　　　゛７時刻５ではリプライ予告信
号１５０が“０°であるため、ゲート６３の出力が“１
°となりＦＦ３８がセットされ、レジスタ３４の書込ア
ドレスをレジスタ３６にストローブする０時刻７でリプ
ライ予告信・号１５０が“１′となった時、ＦＦ２４の
出力が“１′、レジスタ２９の出力がＦＩＸ演算ユニッ
ト４の指定コードで、ゲート６５の正出力が“１°即ち
２を後に書込バスを使用するのは演算ユニット４という
ことでＦＦ３７がセットされる。

時刻８ではＦＦ２４が０°即ち２を後に書込バスが空く
ということで、ゲート６５の負出力が１°となり、さら
にゲート６９の出力が１′となりＦＦ７・３８をリセッ
トすると同時にＦＦ２５がセットされ、レジスタ３０に
はレジスタ（ＢＭＲ）９を示すコードがセットされ、更
にＦＦ３８がセットされており、対応する書込アドレス
がレジスタ３４には無いということでゲート７１の出力
が１°となり、レジスタ３６に控えている書込アドレス
をレジスタ３５にストローブする。

時刻９では切替回路８でレジスタ（ＢＭＲ）９が選択さ
れ、遅れて来た読出しデータがバスの空サイクルに行な
われることになるのである。この間、命令４の後続命令
の実行開始動作が中止されることがないのは明白である
。

なお本実施例においては、書込バス予約表示用のフリッ
プフロップ２１〜２５、ユニット指定のレジスタ２６〜
３０、書込アドレス用のレジスタ３１〜３５を処理時間
対応に設けたが、処理中にフラグ・処理ユニットコード
・書込アドレスレジスタ（更新中汎用レジスタ番号）処
理に同期してカウントダウンするカウンタの組を同時に
実行処理するユニット数に応じたエントリ数だけ設け、
カウンタの値で書込バス予約状態をチェックする方式も
容易に類推出来る。更に、本実施例では、バッファメモ
リ退避用レジスタをルジスタにしているが、複数個設け
てその書込・読出しを管理するポインターを設ける方式
も容易に類推出来る。

〔発明の効果〕

以上説明したように本発明は、同時に動作可能１　　　
で、処理時間が予知可能なｎ個の処理ユニットと、該処
理ユニットからの出力を時分割で共通のレジスタバンク
に書込むための書込バスからなる体系に、バッファメモ
リ等の処理時間が不定の処理ユニットを組み込んで、該
不定の処理ユニットからの出力データを退避するレジス
タを設け、該データを書込バスの空時間を利用してレジ
スタバンクに書込む若干の制御回路を追加すれば、本来
の処理ユニット間の並列処理能力を低下させることなく
、追加した処理ユニットによる性能向上を達成できる。

【図面の簡単な説明】

第１図は本発明による情報処理装置の一実施例の構成を
示すブロック図、第２図は本発明の一実施例による情報
処理装置内の書込バスを制御する制御回路の構成を示す
ブロック図１、第３−１図・第３−２図は本実施例によ
る情報処理装置の動作を説明するためのタイムチャート
。 １・・・命令処理ユニット、２・・・バッファメモリユ
ニット、３〜６・・・演算ユニット、７・・・レジスタ
バンク、８・・・切替回路、９・・・（バッファメモリ
退避用）レジスタ、１０・・・（書込データ）レジスタ
、１１・１２・・・（読出し）レジスタ、２ＯＡ・・・
命令レジスタ、２１〜２５・・・（書込バス予約表示用
）ＦＦ、２６〜３０・・・（ユニット・指定）レジスタ
、３１〜３５・・・（書込アドレス）レジスタ。 代理人　弁理士　内　原　　晋（。 Ｄ：テ゛ゴード′Ｅ　：　ｊ＊’ｊｒ−”ｔ＝行ｒｐ−
ｒ：疋ｙ、ｔＰｗ：Ｅ−込中１　　　　　　　第３−１
図 第３−２回

Claims (1)

【特許請求の範囲】
1. 開始指示を与えて処理結果データが出力されるまでの処
   理時間が予知可能なｎ個（ｎ＝１、２、・・・）のデー
   タ処理ユニットＡ１〜Ａｎと、処理時間が処理されるデ
   ータに依存し不定となるデータ処理ユニットＢと、複数
   個の汎用レジスタを構成するレジスタバンクと、前記デ
   ータ処理ユニットＡ１〜Ａｎ・Ｂからの結果データの１
   つを時分割で選択しレジスタバンクへの書込データとす
   る書込バスと、命令語の指定に従って対応するデータ処
   理ユニットを決め該データ処理時間が予知可能であれば
   結果データの出力される時刻に於ける書込バスの空きを
   チェックしながら対応するデータ処理ユニットに開始指
   示を出すとともに前記レジスタバンクの書込を制御する
   命令処理ユニットとを備えた情報処理装置において、前
   記データ処理ユニットＢから結果データが返って来た時
   刻で書込バスが使用中の時に一時該結果データを保持す
   るための退避レジスタを設け、後続命令による前記デー
   タ処理ユニットの起動を行ないつつ書込バスの空きを見
   はからって退避レジスタ内のデータをレジスタバンクに
   書き込むことを特徴とする情報処理装置。