JPS63260223A - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPS63260223A JPS63260223A JP62094351A JP9435187A JPS63260223A JP S63260223 A JPS63260223 A JP S63260223A JP 62094351 A JP62094351 A JP 62094351A JP 9435187 A JP9435187 A JP 9435187A JP S63260223 A JPS63260223 A JP S63260223A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- phase
- input
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 22
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000009499 grossing Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 101100452374 Mus musculus Ikbke gene Proteins 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000014347 soups Nutrition 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は位相同期発振器に関し、特に自走周波数のない
位相同期発振器において周波数引込み用と位相引込み用
との位相比較器を統合することを可能にした位相同期発
振器に関する。
位相同期発振器において周波数引込み用と位相引込み用
との位相比較器を統合することを可能にした位相同期発
振器に関する。
従来、この種の位相同期発振器の従来の技術による構成
の一例は、第３図に示すように、位相比較器２５・２６
とローパスフィルタ２７と電圧制御発振器２８とスイッ
チ２９とを備えている。電源投″入時又は入力データが
乱れた時に位相同期発振器が暴走し、暴走状態から規定
の周波数に周波数引込みを行なうために、外部の規定周
波数を発振する発振器からの基本信号が、基本信号入力
端子３１を通して周波数引込みを行なう周波数引込み用
の位相比較器２６に入力される。そして一度規定の周波
数に引込んだ後に、データ読出しのための位相引込み用
の位相比較器２５に切り換えて、データ信号入力端子３
１を通して入力されるデータ信号に周波数引込みを行わ
せる方式であった。
の一例は、第３図に示すように、位相比較器２５・２６
とローパスフィルタ２７と電圧制御発振器２８とスイッ
チ２９とを備えている。電源投″入時又は入力データが
乱れた時に位相同期発振器が暴走し、暴走状態から規定
の周波数に周波数引込みを行なうために、外部の規定周
波数を発振する発振器からの基本信号が、基本信号入力
端子３１を通して周波数引込みを行なう周波数引込み用
の位相比較器２６に入力される。そして一度規定の周波
数に引込んだ後に、データ読出しのための位相引込み用
の位相比較器２５に切り換えて、データ信号入力端子３
１を通して入力されるデータ信号に周波数引込みを行わ
せる方式であった。
なお、そのためのスイッチ２９の切換えには、制御信号
入力端子３０を通して入力される制御信号が、用いられ
ている。
入力端子３０を通して入力される制御信号が、用いられ
ている。
また、回路構成上、いかなる周波数からでも規定周波数
に引込むことが可能な周波数引込み用の位相比較器と、
データ信号の読出し用に使用する位相引込み用の位相比
較器とを、一つの位相比較器として構成するのは一般に
困難である。以上のような理由で、第３図に示すように
周波数引込み用の位相比較器と位相引込み用の位相比較
器とを切り換えることにより、暴走したとき規定の周波
数に引込むことを可能にする構成となっていた。
に引込むことが可能な周波数引込み用の位相比較器と、
データ信号の読出し用に使用する位相引込み用の位相比
較器とを、一つの位相比較器として構成するのは一般に
困難である。以上のような理由で、第３図に示すように
周波数引込み用の位相比較器と位相引込み用の位相比較
器とを切り換えることにより、暴走したとき規定の周波
数に引込むことを可能にする構成となっていた。
上述した従来の位相同期発振器は、入力データ信号が入
力されない時は電圧制御発振器の発振周波数があらかじ
め用意された基本信号に同期する構成となっているので
、この基本信号と２個の位相比較器が必要であるという
欠点がある。
力されない時は電圧制御発振器の発振周波数があらかじ
め用意された基本信号に同期する構成となっているので
、この基本信号と２個の位相比較器が必要であるという
欠点がある。
上述した従来の位相同期発振器に対し、本発明は、位相
比較器を削減し入力データが入力されない時でも入力す
るデータ信号の周波数の近傍の自然周波数を他からの基
本信号を要せずに発振することができる独創的内容を有
する。
比較器を削減し入力データが入力されない時でも入力す
るデータ信号の周波数の近傍の自然周波数を他からの基
本信号を要せずに発振することができる独創的内容を有
する。
本発明の位相同期発振器は、自走周波数のない位相同期
発振器において、 電圧制御発振器から入力された発振信号と入力されたデ
ータ信号との位相差を検出してこれに応じた電流信号と
、入力された制御信号とのうちいずれか一方を選択して
出力する位相比較器と、前記電流信号を入力して前記電
流信号を平滑した第一の周波数制御信号を出力するロー
パスフィルタと、 前記制御信号により前記発振信号を目的の周波数の近傍
に設定する第二の周波数制御信号を出力する定電圧発生
手段と、 前記第一または第二の周波数制御信号を入力して前記発
振信号を出力する電圧制御発振器とを備えてなることを
特徴とする。
発振器において、 電圧制御発振器から入力された発振信号と入力されたデ
ータ信号との位相差を検出してこれに応じた電流信号と
、入力された制御信号とのうちいずれか一方を選択して
出力する位相比較器と、前記電流信号を入力して前記電
流信号を平滑した第一の周波数制御信号を出力するロー
パスフィルタと、 前記制御信号により前記発振信号を目的の周波数の近傍
に設定する第二の周波数制御信号を出力する定電圧発生
手段と、 前記第一または第二の周波数制御信号を入力して前記発
振信号を出力する電圧制御発振器とを備えてなることを
特徴とする。
次に本発明について図面を参照して説明する。
第１図および第２図は本発明の第一および第二の実施例
の構成を示す回路図である。
の構成を示す回路図である。
まず第一の実施例について述べる。第１図を参照すると
本発明の第一の実施例は、位相比較器１と、ローパスフ
ィルタ２と、電圧制御発振器３と、スイッチ４・５と抵
抗６・７と電源端子８と接地端子９とで構成される定電
圧発生手段３５と、データ信号入力端子１０と、信号入
力端子１１とを備えている。
本発明の第一の実施例は、位相比較器１と、ローパスフ
ィルタ２と、電圧制御発振器３と、スイッチ４・５と抵
抗６・７と電源端子８と接地端子９とで構成される定電
圧発生手段３５と、データ信号入力端子１０と、信号入
力端子１１とを備えている。
更に第一の実施例の具体的な構成について述べる。デー
タ信号入力端子１０と制御信号入力端子１１とが位相比
較器１に接続され、位相比較器１から出力される電源信
号はローパスフィルタ２を通して抵抗６・７に接続され
るのと同時に電圧制御発振器３に接続されている。また
、電圧制御発振器３から出力される発振信号は位相比較
器１に接続されている。抵抗６は位相比較器１の出力で
ある制御信号で制御されるスイッチ４を通して電源端子
８に接続され、抵抗７は位相比較器１によって制御され
るスイッチ５を通して接地端子９に接続されている。
タ信号入力端子１０と制御信号入力端子１１とが位相比
較器１に接続され、位相比較器１から出力される電源信
号はローパスフィルタ２を通して抵抗６・７に接続され
るのと同時に電圧制御発振器３に接続されている。また
、電圧制御発振器３から出力される発振信号は位相比較
器１に接続されている。抵抗６は位相比較器１の出力で
ある制御信号で制御されるスイッチ４を通して電源端子
８に接続され、抵抗７は位相比較器１によって制御され
るスイッチ５を通して接地端子９に接続されている。
次に上記の如く構成された第一の実施例の回路動作につ
いて説明する。制御信号入力端子１１の入力がオフにな
ると位相比較器１を通してスイッチ４・５を接にする制
御信号を出力し、スイッチ４・５が接になり、抵抗６・
７の中点の電位に従った第二の周波数制御信号により自
然周波数で電圧制御発振器３が発振し位相比較器１へ発
振信号が送られる。この時、入力データ信号の周波数に
引込み易くするために、自然周波数が位相比較器１に入
力されるデータ信号の周波数の近傍になるように、抵抗
６・７であらかじめ設定しておく。
いて説明する。制御信号入力端子１１の入力がオフにな
ると位相比較器１を通してスイッチ４・５を接にする制
御信号を出力し、スイッチ４・５が接になり、抵抗６・
７の中点の電位に従った第二の周波数制御信号により自
然周波数で電圧制御発振器３が発振し位相比較器１へ発
振信号が送られる。この時、入力データ信号の周波数に
引込み易くするために、自然周波数が位相比較器１に入
力されるデータ信号の周波数の近傍になるように、抵抗
６・７であらかじめ設定しておく。
今、データ信号入力端子１０にデータ信号が入力され、
さらに制御信号入力端子１１に入力があると、位相比較
器から出力される発振制御信号の指令でスイッチ４・５
が断となり、位相比較器１では電圧制御発振器３から得
られる発振信号とデー夕信号との位相差に応じた電流信
号がローパスフィルタ２を通して電圧制御発振器３に加
わり、この発振周波数が入力データ信号の周波数に引込
みを開始する。入力データが入力されない時は制御信号
入力端子１１に信号がなくなり、ふたたび自然周波数を
発振する。又、入力データ信号に欠落などがあり、電圧
制御発振器の同期がはずれた時は、制御信号入力端子１
１の信号がなくなる。従って、位相同期発振器は、信号
入力端子１１に信号がなくなると、自然周波数で発振し
、ふたたび制御信号入力端子１１に信号が入力されると
、入力データに再引込み開始する。
さらに制御信号入力端子１１に入力があると、位相比較
器から出力される発振制御信号の指令でスイッチ４・５
が断となり、位相比較器１では電圧制御発振器３から得
られる発振信号とデー夕信号との位相差に応じた電流信
号がローパスフィルタ２を通して電圧制御発振器３に加
わり、この発振周波数が入力データ信号の周波数に引込
みを開始する。入力データが入力されない時は制御信号
入力端子１１に信号がなくなり、ふたたび自然周波数を
発振する。又、入力データ信号に欠落などがあり、電圧
制御発振器の同期がはずれた時は、制御信号入力端子１
１の信号がなくなる。従って、位相同期発振器は、信号
入力端子１１に信号がなくなると、自然周波数で発振し
、ふたたび制御信号入力端子１１に信号が入力されると
、入力データに再引込み開始する。
次に第二の実施例について述べる。
第２図を参照すると本発明の第二の実施例は、位相比較
器１２と、ローパスフィルタ１３と、電圧制御発振器１
４と、定電圧電源１５と抵抗１６とトランジスタ１７と
データ信号入力端子１８と制御信号入力端子１つと、電
源端子２０と接地端子２１とで構成される定電圧発生手
段３６と、データ信号入力端子１８と、制御信号入力端
子１９とを備えている。
器１２と、ローパスフィルタ１３と、電圧制御発振器１
４と、定電圧電源１５と抵抗１６とトランジスタ１７と
データ信号入力端子１８と制御信号入力端子１つと、電
源端子２０と接地端子２１とで構成される定電圧発生手
段３６と、データ信号入力端子１８と、制御信号入力端
子１９とを備えている。
更に第二の実施例の具体的な構成について述べる。デー
タ入力端子１８と制御信号１９とが、位相比較器１２に
接続され、位相比較器１２から出力される電位信号はロ
ーパスフィルタ１３を通して電圧制御発振器１４と、ト
ランジスタ１７のエミッタに接続されている。電圧制御
発振器１４から出力される発振信号は位相比較器１２に
接続され、トランジスタ１７のコレクタは電源端子２０
に接続されている。また、トランジスタ１７のベースは
位相比較器１２と抵抗１６に接続され、抵抗１６は定電
圧源１５に接続され、その他端は接地端子２１に接続さ
れている。
タ入力端子１８と制御信号１９とが、位相比較器１２に
接続され、位相比較器１２から出力される電位信号はロ
ーパスフィルタ１３を通して電圧制御発振器１４と、ト
ランジスタ１７のエミッタに接続されている。電圧制御
発振器１４から出力される発振信号は位相比較器１２に
接続され、トランジスタ１７のコレクタは電源端子２０
に接続されている。また、トランジスタ１７のベースは
位相比較器１２と抵抗１６に接続され、抵抗１６は定電
圧源１５に接続され、その他端は接地端子２１に接続さ
れている。
次に上記の如く構成された第二の実施例の回路動作につ
いて説明する。制御信号入力端子１つの入力が断になる
と位相比較器１２のチャージポンプ部（位相比較器１２
から外部に流出する定電流源を有するチャージ部と外部
から流入する定電流源を有するディスチャージ部とを有
する）のチャージ部が断・ディスチャージ部が接となり
、抵抗１６には定電圧源１５の方向に発振制御信号の電
流が流れてトランジスタ１７のベース電位が上昇し、ト
ランジスタ１７が接となり、トランジスタ１７のエミッ
タの電位すなわち周波数制御信号に従った自然周波数で
発振した発振信号は位相比較器１２へ入力される。この
時、入力データ信号の周波数に引込み易くするために、
自然周波数を位相比較器１２に入力されるデータ信号の
周波数の近傍に定電圧源１５であらかじめ設定しておく
。
いて説明する。制御信号入力端子１つの入力が断になる
と位相比較器１２のチャージポンプ部（位相比較器１２
から外部に流出する定電流源を有するチャージ部と外部
から流入する定電流源を有するディスチャージ部とを有
する）のチャージ部が断・ディスチャージ部が接となり
、抵抗１６には定電圧源１５の方向に発振制御信号の電
流が流れてトランジスタ１７のベース電位が上昇し、ト
ランジスタ１７が接となり、トランジスタ１７のエミッ
タの電位すなわち周波数制御信号に従った自然周波数で
発振した発振信号は位相比較器１２へ入力される。この
時、入力データ信号の周波数に引込み易くするために、
自然周波数を位相比較器１２に入力されるデータ信号の
周波数の近傍に定電圧源１５であらかじめ設定しておく
。
今、データ信号入力端子１８にデータ信号が入力され、
さらに制御信号入力端子１９に入力があると、位相比較
器１２のチャージポンプ部のチャージ部が接・ディスチ
ャージ部が断となり、抵抗１６には定電圧源１５から発
振′制御信号の電流が流れ込みトランジスタ１７のベー
ス電位が低下し、トランジスタ１７が断となり、位相比
較器１２では電圧制御発振器１４から得られる発振信号
とデータ信号との位相差に応じた電流信号がローパスフ
ィルタ１３を通して電圧制御発振器１４に加わり、この
発振周波数が入力データ信号の周波数に引込みを開始す
る。入力データ信号が入力されない時は制御信号入力端
子１つに信号がなくなり、ふたたび自然周波数を発振す
る。
さらに制御信号入力端子１９に入力があると、位相比較
器１２のチャージポンプ部のチャージ部が接・ディスチ
ャージ部が断となり、抵抗１６には定電圧源１５から発
振′制御信号の電流が流れ込みトランジスタ１７のベー
ス電位が低下し、トランジスタ１７が断となり、位相比
較器１２では電圧制御発振器１４から得られる発振信号
とデータ信号との位相差に応じた電流信号がローパスフ
ィルタ１３を通して電圧制御発振器１４に加わり、この
発振周波数が入力データ信号の周波数に引込みを開始す
る。入力データ信号が入力されない時は制御信号入力端
子１つに信号がなくなり、ふたたび自然周波数を発振す
る。
又、入力データ信号に欠落などがあり、電圧制御発振器
の同期がはずれた時は、制御信号入力端子１９の信号が
なくなる。従って位相同期発振器は、信号入力端子に信
号がなくなると、自然周波数で発振し、ふたたび制御信
号入力端子１９に信号が入力されると、入力データ信号
の周波数に再引込み開始する。
の同期がはずれた時は、制御信号入力端子１９の信号が
なくなる。従って位相同期発振器は、信号入力端子に信
号がなくなると、自然周波数で発振し、ふたたび制御信
号入力端子１９に信号が入力されると、入力データ信号
の周波数に再引込み開始する。
以上説明したように本発明は、入力データ信号が入力さ
れないときに電圧制御発振器の入力電圧を位相同期発振
器の同期状態の電圧の近傍に設定することにより、位相
比較器の数を減らし他の基本信号を必要としないという
効果がある。
れないときに電圧制御発振器の入力電圧を位相同期発振
器の同期状態の電圧の近傍に設定することにより、位相
比較器の数を減らし他の基本信号を必要としないという
効果がある。
第１図および２図はそれぞれ本発明の第一および第二の
実施例の構成を示すブロック図、第３図は従来の技術に
よる位相同期発振器の一例の構成を示すブロック図。 １・１２・・・位相比較器、２・１３・・・ローノ＜ス
フィルタ、３・１４・・・電圧制御発振器、３５・３６
４・δ° スイ・フラ ８：￥源塙多 ｑ：醤χ鵡多 第１ ロ Ｉｓ ：定電尺−爪 １８、テツタ佑号入７７ゴ師士 １９：刺胛傷号入η塙テ 第２図 ２’／ 、；ｌイッケ ３０：＋す酊イ４５ララシ）、オフｊｈ中Ｖヨト３１：
テ゛−タ信号入り並帛Ｊ ３２；卑しも４も号入力姉５ 第３ 回
実施例の構成を示すブロック図、第３図は従来の技術に
よる位相同期発振器の一例の構成を示すブロック図。 １・１２・・・位相比較器、２・１３・・・ローノ＜ス
フィルタ、３・１４・・・電圧制御発振器、３５・３６
４・δ° スイ・フラ ８：￥源塙多 ｑ：醤χ鵡多 第１ ロ Ｉｓ ：定電尺−爪 １８、テツタ佑号入７７ゴ師士 １９：刺胛傷号入η塙テ 第２図 ２’／ 、；ｌイッケ ３０：＋す酊イ４５ララシ）、オフｊｈ中Ｖヨト３１：
テ゛−タ信号入り並帛Ｊ ３２；卑しも４も号入力姉５ 第３ 回
Claims (1)
- 【特許請求の範囲】 自走周波数のない位相同期発振器において、電圧制御発
振器から入力された発振信号と入力されたデータ信号と
の位相差を検出してこれに応じた電流信号と、入力され
た制御信号とのうちいずれか一方を選択して出力する位
相比較器と、前記電流信号を入力して前記電流信号を平
滑した第一の周波数制御信号を出力するローパスフィル
タと、 前記制御信号により前記発振信号を目的の周波数の近傍
に設定する第二の周波数制御信号を出力する定電圧発生
手段と、 前記第一または第二の周波数制御信号を入力して前記発
振信号を出力する電圧制御発振器とを備えてなることを
特徴とする位相同期発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094351A JPS63260223A (ja) | 1987-04-16 | 1987-04-16 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094351A JPS63260223A (ja) | 1987-04-16 | 1987-04-16 | 位相同期発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63260223A true JPS63260223A (ja) | 1988-10-27 |
Family
ID=14107861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62094351A Pending JPS63260223A (ja) | 1987-04-16 | 1987-04-16 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63260223A (ja) |
-
1987
- 1987-04-16 JP JP62094351A patent/JPS63260223A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61258529A (ja) | 周波数シンセサイザ | |
| JPS63260223A (ja) | 位相同期発振器 | |
| JP2644890B2 (ja) | 位相同期回路 | |
| JPH06291644A (ja) | Ｐｌｌ回路 | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| JPS59127425A (ja) | 位相同期回路 | |
| JPH0752843B2 (ja) | Ｐｌｌ回路 | |
| JP2927801B2 (ja) | Ｐｌｌ回路 | |
| JPH0335618A (ja) | マルチル―プゲイン弱結合発振器 | |
| JPH0722943A (ja) | Ｐｌｌ装置 | |
| JPH01232828A (ja) | Ｐｌｌ回路 | |
| JPH0376427A (ja) | Ｐｌｌ回路 | |
| JPH01105666A (ja) | 同期検出回路 | |
| JPH06106010B2 (ja) | 交流信号の同期制御方法 | |
| JPS63276921A (ja) | Ｐｌｌ回路 | |
| JPH09153797A (ja) | Ｐｌｌ回路 | |
| JPH04360417A (ja) | Ｐｌｌ回路 | |
| JPH10319933A (ja) | ドットクロック発生回路 | |
| JPS63266974A (ja) | 水平偏向回路 | |
| JP2000341116A (ja) | 位相同期回路 | |
| JPH01149512A (ja) | 自動周波数制御回路 | |
| JPH0629837A (ja) | 位相同期回路 | |
| JPH07226679A (ja) | 位相同期発振回路 | |
| JPH0774626A (ja) | Ｐｌｌ回路 | |
| JPH0817357B2 (ja) | 位相同期回路 |