JPS63259767A - 平均値回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野） この発明は、２の補数に基づいて入力されるディジタル
データの平均値を演算する平均値回路に関するものであ
る。

（従来の技術） 従来、入力されるディジタルデータを演算処理する場合
、例えば減算処理する場合には入力するディジタルデー
タの２の補数との加算処理に置換して処理している。こ
のため、平均値を演算する場合に、負のデータがある場
合には上記の２の補数を利用して演算処理を行った後、
データシフト処理を行って所望とする平均値を演算して
いた。

〔発明が解決しようとする問題点） ところが、２の補数を利用して演算処理を行った値にシ
フト処理を実行すると、演算値が誤った値となってしま
うので、通常はオフセットバイナリに変換する処理を行
って所望とする平均値を演算する。このため、回路のゲ
ート数が非常に多くなり回路規模が大型化してしまう等
の問題点があった。

この発明は、上記の問題点を解消するためになされたも
ので、２の補数を利用して演算処理を行う場合に、最上
位ビットのビット状態と桁上げビットの状態に基づいて
最上位ビットデータを決定することにより、簡素な回路
構成で平均値を正確に演算できる平均値回路を得ること
を目的とする。

〔問題点を解決するための手段］ この発明に係る平均値回路は、入力される複数のディジ
タルデータの各最上位ビットデータを抽出して排他的論
理和を演算する第１の排他的論理和手段と、入力される
複数のディジタルデータの加算値を演算する加算手段と
、この加算手段により演算された加算値の桁上げビット
データと第１の排他的論理和手段の演算データとの排他
的論理和を演算し、加算手段により演算された加算値デ
ータの最上位ビットデータを決定する第２の排他的論理
和手段とを設けたものである。

〔作用〕

この発明においては、第１の排他的論理和手段が入力さ
れる複数のディジタルデータの各最上位ビットデータを
抽出して排他的論理和を演算し、加算手段が入力される
複数のディジタルデータの加算値を演算し、第２の排他
的論理和手段が加算手段により演算された加算値の桁上
げビットデータと第１の排他的論理和手段の演算データ
との排他的論理和を演算し、加算手段により演算された
加算値データの最上位ビットデータを決定する。

（実施例〕 第１図はこの発明の一実施例を示す平均値回路の構成を
説明する論理回路図であり、１ａ、ｌｂはパラレルデー
タ源で、全加算器２にｎビットのディジタルパラレルデ
ータＤＰＤＡ、ＤＰＤＢを送出する。３はこの発明の第
１の排他的論理和演算手段となる排他的論理和ゲートで
、パラレルデータ源１ａ、Ｉｂから送出されるｎビット
のディジタルパラレルデータＤＰＤＡ、ＤＰＤＢ中の最
上位ビットデータＭＳＢＡ、ＭＳＢＢとの排他的論理和
を演算する。４はこの発明の第２の排他的論理和演算手
段となる排他的論理和ゲートで、全加算器２の加算結果
に基づく桁上げビットデータＣＯと排他的論理和ゲート
３の出力との排他的論理和演算を実行し、全加算器２の
加算データＤＭＳＢ　””’　Ｄ　ＬＳＢの最上位ビッ
トデータ（平均値データの最上位ビット）ＮＭＳＢを出
力する。なお、全加算器２の加算データＤ　ＭＳＢ　”
”’　Ｄ　ＬＳＢは下位ビット方向に１ビツトシフトさ
れ、加算データＩ）ＭｓＢ−１−Ｄ　Ｌｌｌｌｌ−１が
平均値データＮＭＳＢ−１〜ＮＬＳＢとして上記最上位
ビットデータＮＭＳ　Ｂとともに出力されることになる
。

次に第２図および第３図を参照しながらこの発明による
平均値演算処理動作について説明する。

第２図は２の補数に基づく平均値演算処理によるビット
データ変動を説明する図であり、同図（ａ）は正の数と
正の数とに基づく平均処理を示し、例えばｒ７＋４Ｊの
加算値を「２」で割る演算に相当する。同図（ｂ）は正
の数と負の数とに基づく平均処理を示し、例えば’７＋
　（−４）Ｊの加算値を「２」で割る演算に相当する。

同図（ｃ）は負の数と正の数とに基づく平均処理を示し
、例えばｒ　（−７）＋４Ｊの加算値を「２」で割る演
算に相当する。同図（ｄ）は負の数と負の数とに基づく
平均処理を示し、例えばｒ（−７）＋（−４）Ｊの加算
値を「２」で割る演算に相当する。

この図から分かるように、例えば同図（ａ）および同図
（ｄ）のように、同符号のディジタルデータの加算によ
る平均値は、加算値を単純にシフトすれば、正しい平均
値を求めることがで診るが、例えば同図（ａ）および同
図（ｄ）のように、異符号のディジタルデータの加算に
よる平均値は、加算値を単純にシフトしても正しい平均
値が得られない。これらの関係から第３図に示す真理値
テーブルが得られる。

第３図は第１図に示した排他的論理和ゲート３．４に入
力される最上位ビットデータＭＳＢＡ、ＭＳＢＢと全加
算器２から出力される桁上げビットデータＣＯとの関係
を説明する真理値関係図を示し、第１図と同一のものに
は同じ符号を付しである。

例えば第２図（ｂ）に示したように、「７＋（−４）Ｊ
の加算値を「２」で割る演算を行う場合には、まず「７
」の４ビツトの２進数「０１１１」と「−４」の４ビツ
トの２進数の補数ｒ　ｌ１００Ｊとの最上位ビットデー
タＭＳＢＡ、ＭＳＢＢが第１図に示した排他的論理和ゲ
ート３に入力されるため、第３図の真理値テーブルが示
すように「１」が後段の排他的論理和ゲート４の一方に
入力される。一方、全加算器２においては、桁上げが発
生するため、桁上げビットデータＣＯが「１」となり、
排他的論理和ゲート４においては、排他的論理和ゲート
３の出力データＹ（内容’ＩＪ２）と桁上げビットデー
タＣＯが「１」２との排他的論理和が演算され、最上位
ビットデータ（平均値データの最上位ビット）ＮＭＳＢ
　（ｒＯ」２　）を出力し、全加算器２の加算値データ
のシフトデータとにより最終的な平均値ディジタルデー
タ「０００１」が得られる。

同様に、第２図（Ｃ）の場合のように、「（−７）＋４
Ｊの加算値を「２」で割る演算を行う場合には、まず「
−７」の４ビツトの２進数の補数ｒ１００１Ｊと「４」
の４ビツトの２進数「０１００Ｊとの最上位ビットデー
タＭＳＢＡ、ＭＳＢＢが第１図に示した排他的論理和ゲ
ート３に入力されるため、第３図の真理値テーブルが示
すように「１」が後段の排他的論理和ゲート４の一方に
入力される。一方、全加算器２においては、桁上げが発
生するため、桁上げビットデータｃｏが「０」となり、
排他的論理和ゲート４においては、排他的論理和ゲート
３の出力データＹ（内容’ＩＪ２）と桁上げビットデー
タＣＯが「０」２との排他的論理和が演算され、最上位
ビットデータ（平均値データの最上位ビット）ＮＭＳＢ
（’ＩＪ２）を出力し、全加算器２の加算値データのシ
フトデータとにより最終的な平均値ディジタルデータｒ
ｔ　ｉ　ｔ　ＯＪが得られる。

このように、排他的論理和ゲート３．４とにより２の補
数に基づく平均値処理を正確に実行することが可能とな
る。

〔発明の効果〕

以上説明したように、この発明は入力される複数のディ
ジタルデータの各最上位ビットデータを抽出して排他的
論理和を演算する第１の排他的論理和手段と、入力され
る複数のディジタルデータの加算値を演算する加算手段
と、この加算手段により演算された加算値の桁上げビッ
トデータと第１の排他的論理和手段の演算データとの排
他的論理和を演算し、加算手段により演算された加算値
データの最上位ビットデータを決定する第２の排他的論
理和手段とを設けたので、簡便な回路構成で２の補数に
基づく平均値処理を正確に実行でき、演算回路の構成を
大幅に簡素化できる優れた利点を有する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す平均値回路の構成を
説明する論理回路図、第２図は２の補数に基づく平均値
演算処理によるビットデータ変動を説明する図、第３図
は第１図に示した排他的論理和ゲートに入力される最上
位ビットデータと全加算器から出力される桁上げビット
データとの関係を示す真理値関係図である。 図中、１ａ、１ｂはパラレルデータ源、２は全加算器、
３．４は排他的論理和ゲートである。 第１図 １月 第３図 ／１１；Ｑ　− ０１０（２０篇数表現）

Claims (1)

【特許請求の範囲】
1. ビットシフトを実行して平均値を演算する平均値回路に
   おいて、入力される複数のディジタルデータの各最上位
   ビットデータを抽出して排他的論理和を演算する第１の
   排他的論理和手段と、入力される複数のディジタルデー
   タの加算値を演算する加算手段と、この加算手段により
   演算された加算値の桁上げビットデータと前記第１の排
   他的論理和手段の演算データとの排他的論理和を演算し
   、前記加算手段により演算された加算値データの最上位
   ビットデータを決定する第２の排他的論理和手段とを具
   備したことを特徴とする平均値回路。