JPH0374061U - - Google Patents
Info
- Publication number
- JPH0374061U JPH0374061U JP13485989U JP13485989U JPH0374061U JP H0374061 U JPH0374061 U JP H0374061U JP 13485989 U JP13485989 U JP 13485989U JP 13485989 U JP13485989 U JP 13485989U JP H0374061 U JPH0374061 U JP H0374061U
- Authority
- JP
- Japan
- Prior art keywords
- data
- counter
- adder
- input
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Complex Calculations (AREA)
- Processing Of Color Television Signals (AREA)
Description
第１図はこの考案の一実施例の回路構成を示す
ブロツク図、第２図は従来の演算回路の構成を示
すブロツク図である。 １１，２１……第１のラツチ回路、１２，２２
……加算器、１３，２３……第２のラツチ回路、
１４……除算器、２４……アンド回路、２５……
第１のカウンタ、２６……第２のカウンタ、２７
……第３のラツチ回路。
ブロツク図、第２図は従来の演算回路の構成を示
すブロツク図である。 １１，２１……第１のラツチ回路、１２，２２
……加算器、１３，２３……第２のラツチ回路、
１４……除算器、２４……アンド回路、２５……
第１のカウンタ、２６……第２のカウンタ、２７
……第３のラツチ回路。
Claims (1)
- 【実用新案登録請求の範囲】 ｍビツトの入力データをラツチする第１のラツ
チ回路と、 この第１のラツチ回路の出力を第１の入力とし
、第２の入力と加算してｍビツトの和データを出
力すると共に、桁上り信号を出力する加算器と、 この加算器の出力する和データをラツチすると
共に該ラツチデータを上記加算器の第２の入力と
して出力する第２のラツチ回路と、 上記加算器の出力する桁上り信号をカウントす
るｎビツト（ｎ〉ｍ）の第１のカウンタと、 最上位ビツトデータによつて上記第１のカウン
タをリセツトするｎビツトの第２のカウンタと、 その第２のカウンタの最上位ビツトデータによ
つて上記第１のカウンタの上位ｍビツトをラツチ
して出力する第３のラツチ回路と を具備したことを特徴とする演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13485989U JPH0374061U (ja) | 1989-11-22 | 1989-11-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13485989U JPH0374061U (ja) | 1989-11-22 | 1989-11-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0374061U true JPH0374061U (ja) | 1991-07-25 |
Family
ID=31682163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13485989U Pending JPH0374061U (ja) | 1989-11-22 | 1989-11-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0374061U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016248B2 (ja) * | 1978-12-26 | 1985-04-24 | サイモン・ララツク | 心エコ−図診断装置 |
| JPS62241028A (ja) * | 1986-04-11 | 1987-10-21 | Nec Corp | 加算装置 |
| JPS63259767A (ja) * | 1987-04-17 | 1988-10-26 | Canon Electronics Inc | 平均値回路 |
-
1989
- 1989-11-22 JP JP13485989U patent/JPH0374061U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016248B2 (ja) * | 1978-12-26 | 1985-04-24 | サイモン・ララツク | 心エコ−図診断装置 |
| JPS62241028A (ja) * | 1986-04-11 | 1987-10-21 | Nec Corp | 加算装置 |
| JPS63259767A (ja) * | 1987-04-17 | 1988-10-26 | Canon Electronics Inc | 平均値回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0374061U (ja) | ||
| JPS6425770U (ja) | ||
| JPS61197731U (ja) | ||
| JPH0486938U (ja) | ||
| JPS6421451U (ja) | ||
| JPS58142749U (ja) | エンコ−ダ | |
| JPH0399368U (ja) | ||
| JPS6140038U (ja) | 位相比較器 | |
| JPS63129333U (ja) | ||
| JPS58124895U (ja) | アラ−ム信号保持回路 | |
| JPS58138137U (ja) | キ−制御式デイジタル演算装置 | |
| JPH01139633U (ja) | ||
| JPS63110942U (ja) | ||
| JPH0196001U (ja) | ||
| JPH01151335U (ja) | ||
| JPS6020640U (ja) | キ−ボ−ド | |
| JPS5915141U (ja) | キ−ボ−ドエンコ−ダ | |
| JPS6092326U (ja) | 数値入力装置 | |
| JPS63163536U (ja) | ||
| JPS59194251U (ja) | メ−タリレ− | |
| JPH01147531U (ja) | ||
| JPS6119859U (ja) | 診断回路 | |
| JPS6142131U (ja) | 電子タイマ | |
| JPS605537U (ja) | 小型電子式計算機 | |
| JPS635729U (ja) |