JPS6325783Y2 - - Google Patents
Info
- Publication number
- JPS6325783Y2 JPS6325783Y2 JP1981175998U JP17599881U JPS6325783Y2 JP S6325783 Y2 JPS6325783 Y2 JP S6325783Y2 JP 1981175998 U JP1981175998 U JP 1981175998U JP 17599881 U JP17599881 U JP 17599881U JP S6325783 Y2 JPS6325783 Y2 JP S6325783Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pass filter
- signal
- output
- tuner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 208000028227 Viral hemorrhagic fever Diseases 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Landscapes
- Filters And Equalizers (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Description
【考案の詳細な説明】
この考案はテレビジヨン用VHFチユーナの出
力回路、特にFET混合段の出力側に挿入するフ
イルタ回路に関する。
力回路、特にFET混合段の出力側に挿入するフ
イルタ回路に関する。
従来からVHFチユーナの混合段にデユアルゲ
ートMOS FETを使用して混変調特性を向上す
ることが知られており、MOS FET混合回路が
広く採用されている。しかしFET混合段にはそ
の混合作用で比較的強いレベルのローカル発振信
号を必要とし、その高調波の出力端子からの妨害
が生ずる。それ故に、こうしたローカル発振信号
の高調波妨害が阻止することが必要となり、混合
回路の出力側にIF複同調フイルタやローパスフ
イルタの挿入が提案される。しかし、ローカル発
振信号に起因するUHF帯域内の高調波成分の減
衰効果は単にIF複同調フイルタやローパスフイ
ルタの挿入のみでは充分でなく、IF出力端子か
ら妨害波としての漏洩がある。一方、こうした高
調波の減衰に比較的大きな容量のコンデンサを出
力回路に用いれば温度特性に伴なうドリフトを生
起し易くなり、FET混合段でのローカル発振信
号による高調波成分の妨害阻止が非常に困難とな
つていた。
ートMOS FETを使用して混変調特性を向上す
ることが知られており、MOS FET混合回路が
広く採用されている。しかしFET混合段にはそ
の混合作用で比較的強いレベルのローカル発振信
号を必要とし、その高調波の出力端子からの妨害
が生ずる。それ故に、こうしたローカル発振信号
の高調波妨害が阻止することが必要となり、混合
回路の出力側にIF複同調フイルタやローパスフ
イルタの挿入が提案される。しかし、ローカル発
振信号に起因するUHF帯域内の高調波成分の減
衰効果は単にIF複同調フイルタやローパスフイ
ルタの挿入のみでは充分でなく、IF出力端子か
ら妨害波としての漏洩がある。一方、こうした高
調波の減衰に比較的大きな容量のコンデンサを出
力回路に用いれば温度特性に伴なうドリフトを生
起し易くなり、FET混合段でのローカル発振信
号による高調波成分の妨害阻止が非常に困難とな
つていた。
従つて、本考案は上記に鑑み提案されたもので
あり、FET混合回路の出力側にIF複同調フイル
タとローパスフイルタを含む妨害波排除回路を有
する改良されたチユーナ出力回路の提供を目的と
するものである。
あり、FET混合回路の出力側にIF複同調フイル
タとローパスフイルタを含む妨害波排除回路を有
する改良されたチユーナ出力回路の提供を目的と
するものである。
本考案によれば、MOS FET混合段のチユー
ナ出力回路はIF複同調フイルタとπ形ローパス
フイルタとのフイルタ回路を介して出力端子から
IF信号を導出する。ここでπ形ローパスフイル
タはその脚部コンデンサと中央部インダクタがそ
れぞれ妨害高調波を排除するに充分な値に選定さ
れると共にインダクタの自己共振やリツプル抑制
に満足な所定範囲内の抵抗がπ形中央部のインダ
クタと並列に接続して構成する。すなわち、本考
案の特徴はπ形ローパスフイルタに特定範囲、例
えば約50〜150Ωの範囲内で選定された抵抗を用
いることであり、これをインダクタと並列接続し
てコイル自己共振やリツプル抑制効果を得ると共
に高調波に対するインピーダンスを制限する。挿
入される抵抗の具体的な抵抗値範囲は、その上限
（約150Ω）として自己共振やリツプル抑制効果の
得られる範囲であつてIF信号に対するインピー
ダンスが充分に小さくし得る点を、また、その下
限（約50Ω）として高調波に対するインピーダン
スが充分に大きく減衰効果の得られる点をそれぞ
れの限界としている。
ナ出力回路はIF複同調フイルタとπ形ローパス
フイルタとのフイルタ回路を介して出力端子から
IF信号を導出する。ここでπ形ローパスフイル
タはその脚部コンデンサと中央部インダクタがそ
れぞれ妨害高調波を排除するに充分な値に選定さ
れると共にインダクタの自己共振やリツプル抑制
に満足な所定範囲内の抵抗がπ形中央部のインダ
クタと並列に接続して構成する。すなわち、本考
案の特徴はπ形ローパスフイルタに特定範囲、例
えば約50〜150Ωの範囲内で選定された抵抗を用
いることであり、これをインダクタと並列接続し
てコイル自己共振やリツプル抑制効果を得ると共
に高調波に対するインピーダンスを制限する。挿
入される抵抗の具体的な抵抗値範囲は、その上限
（約150Ω）として自己共振やリツプル抑制効果の
得られる範囲であつてIF信号に対するインピー
ダンスが充分に小さくし得る点を、また、その下
限（約50Ω）として高調波に対するインピーダン
スが充分に大きく減衰効果の得られる点をそれぞ
れの限界としている。
以下本考案に係る実施例について従来例と対比
しつつ詳述する。
しつつ詳述する。
第１図は従来のFET混合段の出力回路であり、
デユアルゲートMOS FET１は、各ゲートに入
力されるRF入力信号とローカル発振信号からIF
信号を生成し、IF出力端子２からIF出力信号を
導出する。FET１と出力端子２間にはIF複同調
フイルタ３が介挿される。このIF複同調フイル
タはコンデンサ４〜７とコイル８〜１０を含み、
IF周波数に対する複同調回路を構成する。更に
出力端子２は微小容量の貫通コンデンサ１１を付
加している。ここでコンデンサ４〜７の容量はそ
れぞれ1pF，2200pF，12pF及び18pFに設定され、
貫通コンデンサ１１は温度ドリフトを生じないよ
うに小さい値、例えば2pFに設定される。しか
し、この出力回路ではローカル発振信号の高調波
分の漏洩阻止が充分でなく出力端子２からの洩れ
による妨害が生じていた。
デユアルゲートMOS FET１は、各ゲートに入
力されるRF入力信号とローカル発振信号からIF
信号を生成し、IF出力端子２からIF出力信号を
導出する。FET１と出力端子２間にはIF複同調
フイルタ３が介挿される。このIF複同調フイル
タはコンデンサ４〜７とコイル８〜１０を含み、
IF周波数に対する複同調回路を構成する。更に
出力端子２は微小容量の貫通コンデンサ１１を付
加している。ここでコンデンサ４〜７の容量はそ
れぞれ1pF，2200pF，12pF及び18pFに設定され、
貫通コンデンサ１１は温度ドリフトを生じないよ
うに小さい値、例えば2pFに設定される。しか
し、この出力回路ではローカル発振信号の高調波
分の漏洩阻止が充分でなく出力端子２からの洩れ
による妨害が生じていた。
第２図は本考案に係るチユーナ出力回路であ
り、従来回路のドリフト特性を維持しつつローカ
ル発振信号による高調波の漏洩を防止する回路を
示す。この回路ではFET１の混合回路出力側に
IF複同調フイルタ１３とローパスフイルタ１４
が配設され、出力端子２からIF信号が導出され
る。本考案の特徴は、コイル１５〜１７とコンデ
ンサ１８〜２２を含む周知のIF複同調フイルタ
１３の後段に付設したπ形ローパスフイルタ１４
が脚部コンデンサ２１，２２及び中央部コイルイ
ンダクタ２３を具備して成り、これにインダクタ
２３と並列に抵抗２４を接続して構成されること
にある。すなわち、第１図の従来回路の出力側の
コンデンサ７及び１１の容量値をローパスフイル
タの脚部コンデンサ２１及び２２の容量に分割配
置すると共にその間にIF帯の所望信号に影響を
与えず且つ高調波の減衰効果を得るに満足な中央
部インダクタ２３と抵抗２４の並列回路を介挿し
た。ここで重要なことはインダクタ２３に並列の
抵抗２４の抵抗値の選定であり、この値をＱ低下
で自己共振やリツプルの抑制に実質的効果を得る
ようその上限値（約150Ω）が決められる。また、
高調波に対する適当なインピーダンスをもち、そ
の減衰効果に有効なようにその下限値（約50Ω）
も決められる。
り、従来回路のドリフト特性を維持しつつローカ
ル発振信号による高調波の漏洩を防止する回路を
示す。この回路ではFET１の混合回路出力側に
IF複同調フイルタ１３とローパスフイルタ１４
が配設され、出力端子２からIF信号が導出され
る。本考案の特徴は、コイル１５〜１７とコンデ
ンサ１８〜２２を含む周知のIF複同調フイルタ
１３の後段に付設したπ形ローパスフイルタ１４
が脚部コンデンサ２１，２２及び中央部コイルイ
ンダクタ２３を具備して成り、これにインダクタ
２３と並列に抵抗２４を接続して構成されること
にある。すなわち、第１図の従来回路の出力側の
コンデンサ７及び１１の容量値をローパスフイル
タの脚部コンデンサ２１及び２２の容量に分割配
置すると共にその間にIF帯の所望信号に影響を
与えず且つ高調波の減衰効果を得るに満足な中央
部インダクタ２３と抵抗２４の並列回路を介挿し
た。ここで重要なことはインダクタ２３に並列の
抵抗２４の抵抗値の選定であり、この値をＱ低下
で自己共振やリツプルの抑制に実質的効果を得る
ようその上限値（約150Ω）が決められる。また、
高調波に対する適当なインピーダンスをもち、そ
の減衰効果に有効なようにその下限値（約50Ω）
も決められる。
具体的回路図において、IF複同調フイルタ１
３は実質的に従来回路と同一であるが、本考案の
特徴とするローパスフイルタ１４はそれぞれ
10pFの分割容量値のコンデンサ２１，２２と内
径3.5mmの３ターン巻回コイルインダクタ２３に
加えて抵抗値約100Ωの抵抗２４を用いて構成す
る。この具体的回路は出力端子２での貫通コンデ
ンサ２２がその容量値を大きくしたこともありロ
ーカル発振信号の高調波に対する接地効果が高め
られて、実測値としてUHF帯域の高調波の洩れ
に関し15dBの改善を見た。なお、インダクタ２
３に並列接続する抵抗２４の所望される抵抗値は
本考案の高調波漏洩阻止の観点から約50〜150Ω
の範囲内に限定される。
３は実質的に従来回路と同一であるが、本考案の
特徴とするローパスフイルタ１４はそれぞれ
10pFの分割容量値のコンデンサ２１，２２と内
径3.5mmの３ターン巻回コイルインダクタ２３に
加えて抵抗値約100Ωの抵抗２４を用いて構成す
る。この具体的回路は出力端子２での貫通コンデ
ンサ２２がその容量値を大きくしたこともありロ
ーカル発振信号の高調波に対する接地効果が高め
られて、実測値としてUHF帯域の高調波の洩れ
に関し15dBの改善を見た。なお、インダクタ２
３に並列接続する抵抗２４の所望される抵抗値は
本考案の高調波漏洩阻止の観点から約50〜150Ω
の範囲内に限定される。
第１図は従来のチユーナ出力回路図、及び第２
図は本考案に係るFET混合段を含むチユーナの
出力回路図である。 １……FET（混合段）、２……IF出力端子、１
３……IF複同調フイルタ、１４……ローパスフ
イルタ、２１，２２……脚部コンデンサ、２３…
…中央部インダクタ、２４……抵抗（約50〜150
Ω）。
図は本考案に係るFET混合段を含むチユーナの
出力回路図である。 １……FET（混合段）、２……IF出力端子、１
３……IF複同調フイルタ、１４……ローパスフ
イルタ、２１，２２……脚部コンデンサ、２３…
…中央部インダクタ、２４……抵抗（約50〜150
Ω）。
Claims (1)
- RF入力信号とローカル信号を混合するMOS
FET混合回路の出力側にIF複同調フイルタとπ
形ローパスフイルタを配置し出力端子よりIF信
号を出力するチユーナであつて、前記ローパスフ
イルタは前記ローカル信号の高調波成分を排除す
るに充分な値の脚部コンデンサと中央部インダク
タから成り、且つ前記中央部インダクタと並列に
抵抗を接続し、その抵抗値を前記高調波成分を減
衰させると共にＱ低下による自己共振やリツプル
抑制に有効な約50〜150Ωの範囲で選定したこと
を特徴とするチユーナ出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17599881U JPS5882052U (ja) | 1981-11-25 | 1981-11-25 | チユ−ナ出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17599881U JPS5882052U (ja) | 1981-11-25 | 1981-11-25 | チユ−ナ出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5882052U JPS5882052U (ja) | 1983-06-03 |
| JPS6325783Y2 true JPS6325783Y2 (ja) | 1988-07-13 |
Family
ID=29968651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17599881U Granted JPS5882052U (ja) | 1981-11-25 | 1981-11-25 | チユ−ナ出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882052U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6491608B2 (ja) * | 2016-01-21 | 2019-03-27 | 日本電信電話株式会社 | 伝導妨害波測定装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5020646A (ja) * | 1973-06-22 | 1975-03-05 |
-
1981
- 1981-11-25 JP JP17599881U patent/JPS5882052U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5020646A (ja) * | 1973-06-22 | 1975-03-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5882052U (ja) | 1983-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0614501Y2 (ja) | Ｃａｔｖ用コンバ−タにおけるバンドパスフィルタ | |
| JP2011254521A (ja) | チューナ | |
| US6308056B1 (en) | Double super tuner | |
| JPS6325783Y2 (ja) | ||
| US4646360A (en) | Constant bandwidth RF filter with improved low frequency attenuation | |
| GB548539A (en) | Wide-band coupling circuits | |
| US6615031B1 (en) | Heterodyne stage for high-frequency receivers | |
| JPS62130090A (ja) | 選択受信回路 | |
| JPS5937889B2 (ja) | Ｐｉｎダイオ−ドを用いた可変アツテネ−タ回路 | |
| JPS6343726Y2 (ja) | ||
| JPS6115630Y2 (ja) | ||
| JP3106513B2 (ja) | 電子同調式チューナ | |
| JPS6134747Y2 (ja) | ||
| JPS62154908A (ja) | ミキサ−回路 | |
| JPH036686B2 (ja) | ||
| JPH0132419Y2 (ja) | ||
| JPH0139002Y2 (ja) | ||
| JPS5931052Y2 (ja) | バンドパスフイルタ | |
| JPS63313986A (ja) | Ｃａｔｖコンバ−タチュ−ナの入力フイルタ回路 | |
| GB1580369A (en) | Variable tuning circuit | |
| JPH11330890A (ja) | バンドパスフィルタ | |
| JPS636938Y2 (ja) | ||
| JPS63193725A (ja) | 電子同調チユ−ナの入力回路 | |
| KR900008097Y1 (ko) | 대역저지기능의 가변저역필터 | |
| JPS6334357Y2 (ja) |