JPS63257247A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63257247A JPS63257247A JP9140887A JP9140887A JPS63257247A JP S63257247 A JPS63257247 A JP S63257247A JP 9140887 A JP9140887 A JP 9140887A JP 9140887 A JP9140887 A JP 9140887A JP S63257247 A JPS63257247 A JP S63257247A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- wiring layer
- sog
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000004544 sputter deposition Methods 0.000 claims abstract description 10
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 238000010306 acid treatment Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 88
- 239000011229 interlayer Substances 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 230000002950 deficient Effects 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 239000007788 liquid Substances 0.000 abstract 1
- 230000003449 preventive effect Effects 0.000 abstract 1
- 230000008961 swelling Effects 0.000 abstract 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000007812 deficiency Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000005416 organic matter Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 206010010071 Coma Diseases 0.000 description 1
- 229920000742 Cotton Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔]既要〕
アルミニウム(AI)配線層を有するLSIデバイスで
、 AIのヒロック防止膜としてスパッタ二酸化珪素(
SiO□)層等の絶縁層をAl配線層上に被着すると。
、 AIのヒロック防止膜としてスパッタ二酸化珪素(
SiO□)層等の絶縁層をAl配線層上に被着すると。
カバレージの悪い部分のAI配線層が後工程で被着する
平坦化絶縁層と反応してΔ1配綿層の欠損や。
平坦化絶縁層と反応してΔ1配綿層の欠損や。
平坦化絶縁層の上に被着した層間絶縁層にふくらみを生
しることがあった。この対策としてスパッタ5i02層
被着後、^1配線層を酸化してAIの露出部にアルミナ
を形成する方法を提起する。
しることがあった。この対策としてスパッタ5i02層
被着後、^1配線層を酸化してAIの露出部にアルミナ
を形成する方法を提起する。
本発明は半導体装置の製造方法に係り、とくにAI配線
層を有するLSIデバイスの層間絶縁方法に関する。
層を有するLSIデバイスの層間絶縁方法に関する。
Al配線層上にスパッタSiO□(S−3iO□)層被
着し。
着し。
平坦化絶縁層としてSOG (スピンオングラス)層を
形成すると、その後の層間絶縁層となる気相成長(CV
D)法によるPSG (i珪酸ガラス)層形成後に。
形成すると、その後の層間絶縁層となる気相成長(CV
D)法によるPSG (i珪酸ガラス)層形成後に。
配線層上または配線層に沿って絶縁層がふくらんでしま
うことがある。
うことがある。
また、その近くでは必ずAIの欠損が生じており。
へ1配線が細くなり、切れやすくなる現象がしばしば起
こる。
こる。
これらの現象の内、 Atの欠損はSOGを形成しない
ときにも起こるため、デバイスの信頼性に不安があった
。
ときにも起こるため、デバイスの信頼性に不安があった
。
第2図(1)〜(4)は従来例による工程を説明する断
面図、第211J(1’)、(2’)は詳細断面図であ
る。
面図、第211J(1’)、(2’)は詳細断面図であ
る。
詳細図の(1’)、(2’)はそれぞれ(11,(2+
に対応する。
に対応する。
第2図(1)において、珪素(Si)基板1上に1例え
ば厚さ1μmのドープl−PSG (D−PSG)層2
を形成し2この上に配線層として厚さ0.5μmのへ1
層を被着シ22通常パターニングによりAl配線層3を
形成する。
ば厚さ1μmのドープl−PSG (D−PSG)層2
を形成し2この上に配線層として厚さ0.5μmのへ1
層を被着シ22通常パターニングによりAl配線層3を
形成する。
形成されたAl配線層3の表面は自然酸化によるアルミ
ナ層で覆われている。
ナ層で覆われている。
第2図+z+において、スパッタ法を用いて、基板上に
Atのヒロック防止膜としてS−3iO□層4を被着す
る。
Atのヒロック防止膜としてS−3iO□層4を被着す
る。
この際、 Al配線層3の肩の部分や、根元の部分のカ
バレージが悪く、従ってS−3iO□層4はこの部分で
なくなるか、薄くなる場合が多い。
バレージが悪く、従ってS−3iO□層4はこの部分で
なくなるか、薄くなる場合が多い。
第2図(3)において、カバレージ(段差被覆)を改善
するために基板上にSOGをスピンコードし。
するために基板上にSOGをスピンコードし。
焼成してSOG層5を形成する。
第2図(4)において基板上にメインの眉間絶縁層とし
てドープしないpsc(I−psc)IN 6を被着す
る。
てドープしないpsc(I−psc)IN 6を被着す
る。
以上で層間絶縁層の形成を終わり、この後上層の配線層
を形成する。
を形成する。
従来例による工程では、 I−PSG N形成後、この
層にふくらみを生じ、上層配線工程を困難にする。
層にふくらみを生じ、上層配線工程を困難にする。
また、 Al配線層の欠損現象を生じ、デバイスの製造
歩留と信頼性を低下する。
歩留と信頼性を低下する。
上記問題点の解決は、基板上にアルミニウム層を形成し
、パターニングしてアルミニウム配線層を形成する工程
と、該基板上にスパッタ法により第1の絶縁層を被着す
る工程と、該アルミニウム配線層を酸化する工程と、該
基板上に第2の絶縁層を被着する工程とを有する半導体
装置の装造方法によって達成される。
、パターニングしてアルミニウム配線層を形成する工程
と、該基板上にスパッタ法により第1の絶縁層を被着す
る工程と、該アルミニウム配線層を酸化する工程と、該
基板上に第2の絶縁層を被着する工程とを有する半導体
装置の装造方法によって達成される。
前記アルミニウム配線層を酸化する工程の一例として発
煙硝酸処理がある。
煙硝酸処理がある。
AI欠損現象はS−3iOz層上にSOG層を形成した
ときに顕著であるため2本発明者はSOGとAIの反応
を調べたところ、 AtとSOG中の有機成分または水
分が反応することにより、とくにSOG中に重金属が含
まれるときはその触媒作用により激しく反応してAIが
喰われ、ガス発生により1−PSG iがふくらむこと
を確かめた。
ときに顕著であるため2本発明者はSOGとAIの反応
を調べたところ、 AtとSOG中の有機成分または水
分が反応することにより、とくにSOG中に重金属が含
まれるときはその触媒作用により激しく反応してAIが
喰われ、ガス発生により1−PSG iがふくらむこと
を確かめた。
通常はA1表面はアルミナが形成されているために非常
に安定と考えられるが、スパッタによるS−5iO□の
堆積時には表面のアルミナ層が削りとられることが、こ
の現象の原因であることがわかったので2本発明はスパ
ッタ膜形成後にアルミナ形成処理を行うようにしたもの
である。
に安定と考えられるが、スパッタによるS−5iO□の
堆積時には表面のアルミナ層が削りとられることが、こ
の現象の原因であることがわかったので2本発明はスパ
ッタ膜形成後にアルミナ形成処理を行うようにしたもの
である。
アルミナ形成処理に発煙硝酸を用いると、濃硝酸はAI
を溶かさないが、有機物を分解し、露出したA1表面を
アルミナ化することができる。
を溶かさないが、有機物を分解し、露出したA1表面を
アルミナ化することができる。
第1図(1)〜(4)は本発明による工程を説明する断
面図、第1図(1’)、(2’)、(2“)は詳細断面
図である。
面図、第1図(1’)、(2’)、(2“)は詳細断面
図である。
詳細図の(1′)は(1)に、(2’)、(2“)は(
2)に対応する。
2)に対応する。
第1図(1)において、 Si基板1上に1例えば厚さ
1μmのD−PSG層2を形成し、この上に配線層とし
て厚さ0.5μmのA1層を被着し2通常のパターニン
グによりAl配線層3を形成する。
1μmのD−PSG層2を形成し、この上に配線層とし
て厚さ0.5μmのA1層を被着し2通常のパターニン
グによりAl配線層3を形成する。
形成されたAl配′!r!A層3の表面は自然酸化によ
るアルミナ層で覆われている。
るアルミナ層で覆われている。
第1図(2)において、スパッタ法を用いて、基板上に
Atのヒロック防止膜としてS−3i02層4を被着す
る。
Atのヒロック防止膜としてS−3i02層4を被着す
る。
S−5iO□の被着は、スパッタ室内の平行平板電極の
一方の電極上に基板を裁せ他方の電極にSiO□ターゲ
ットを保持し、スパッタ室を10−”rorrに減圧し
てアルゴン(Δr)を50〜100 cc/分の流量で
4人し、電極間に周波数13.56 Ml(zの電力を
基板光たり 100 w印加して行った。
一方の電極上に基板を裁せ他方の電極にSiO□ターゲ
ットを保持し、スパッタ室を10−”rorrに減圧し
てアルゴン(Δr)を50〜100 cc/分の流量で
4人し、電極間に周波数13.56 Ml(zの電力を
基板光たり 100 w印加して行った。
この際、へ1配線層3の肩の部分や、根元の部分のカバ
レージが悪<、S−5iO□層4はこの部分でなくなる
か、薄くなる場合が多い。
レージが悪<、S−5iO□層4はこの部分でなくなる
か、薄くなる場合が多い。
以上の工程は従来例と全(同じであるが9本発明はここ
で発煙硝酸によるアルミナ形成処理を行う。
で発煙硝酸によるアルミナ形成処理を行う。
発煙硝酸(IINO,)は97%のものを用い、この液
中にAI配線層3上にS−3iOz層4を堆積した基板
1を1〜5分間浸漬し、その後水洗する。
中にAI配線層3上にS−3iOz層4を堆積した基板
1を1〜5分間浸漬し、その後水洗する。
第1図(3)において、カバーレジを改善するために基
板上にSOGをスピンコードL+tA成してSOG層5
を形成する。
板上にSOGをスピンコードL+tA成してSOG層5
を形成する。
第1図(4)において基板上にメインの層間絶縁層とし
てI−PSG厄6を被着する。
てI−PSG厄6を被着する。
以上で層間絶縁層の形成を終わり、この後土居の配線層
を形成する。
を形成する。
本発明はアルミナ形成処理によりスパッタ堆積中に削り
とられたアルミナ(α型)はほぼ回復することにより、
その後のSOG形成や、 I−PSGの形成時にAIと
有機物または水分との反応はなくなるため、 Alの欠
損は防止できる。
とられたアルミナ(α型)はほぼ回復することにより、
その後のSOG形成や、 I−PSGの形成時にAIと
有機物または水分との反応はなくなるため、 Alの欠
損は防止できる。
実施例においては、アルミニウム配線層を酸化するアル
ミナ形成工程として発煙硝酸処理を用いたが、これの代
わりにAlの陽極酸化法、オゾン酸化法を用いてもよい
。
ミナ形成工程として発煙硝酸処理を用いたが、これの代
わりにAlの陽極酸化法、オゾン酸化法を用いてもよい
。
前者は通常の陽極酸化法により、後者は2例えば200
〜300℃に熱した基板を入れた反応室に2〜10%の
オゾンを含んだ酸素を5〜1M/分の流量で流して、
AIを酸化する。
〜300℃に熱した基板を入れた反応室に2〜10%の
オゾンを含んだ酸素を5〜1M/分の流量で流して、
AIを酸化する。
以上説明したように本発明によれば、層間絶縁層にふく
らみを生じたり、 AI配線層に欠損現象を生じたりす
ることを防止し、デバイスの製造歩留と信頼性を向上す
ることができる。
らみを生じたり、 AI配線層に欠損現象を生じたりす
ることを防止し、デバイスの製造歩留と信頼性を向上す
ることができる。
【図面の簡単な説明】
第1図(1)〜(4)、(1’)、(2’)、(2”)
は本発明による工程を説明する断面図。 第2図(1)〜f4)、 (1’ )、 (2’ )は
従来例による工程を説明する断面図である。 図において。 1はSi基板。 2はD−PSG層。 3はAI配線層。 4はヒロック防止膜でS−5iO7層。 5ばSOG層。 6は層間絶縁層でI−PSG層 図面の、9四 本発明の町品目 第1 図 税東イダ何6リ 自r印n1Δβ] 第2図 図面7)浄書 イ圧−釆イト」の 断面 巳 第2図 手続補正書(旅 3、補正をする者 羽生との関係 特許出願人 住所 神奈用駒11崎市中原区上小田中1015番地(
522)名称 富 士 通 株 式 会
社4、代理人 住所 神奈川県用崎市中原区と小口中1015番地昭和
62年 6月30日 (発送日) 6、補正の対象 (1)明細書の「図面の簡単な説明」の欄(2)因面第
1図(1’) (2’) (2〃)及び第2図(1
′) (2’)7、補正の内容 (1)明細書の第9頁第5行目の 「第1図(1)〜(4)、 (1’)、 (2′)、
(2lt) jを7第1図+1)〜(7)」と補正す
る。 (2)明細書の第9頁第7行目の 「第2図(1)〜(4)、 (1’)、 (2′)
Jを「第2図(1)〜(6)」と補正する。 (3)図面を別紙の通り補正する。 8、添付書類の目録 補正図面 手続ネ市正店I自頒、11氾 昭f目 年 月 日 62.7.14 昭和62年 特許願第 91403号 2、発明の名称 半導体装置の製造方法 3、補正をする者 朋キとの関係 特許出願人 住所 神奈川!…II崎市中原区、上小田中小口15番
地(522)名称 富 士 通 株 式 会
社4、代理人 住所 神奈川県用碕市中原区上小口中1015番地富
士 通 株 式 会 社 内7、補正の
内容 (1)本願明細書の第3頁第9行目の 「第2図(1′)、 (2′) Jを「第2図(5+、
(61Jと補正する。 (2)本願明細書の第3頁第10行目の「詳細図の(1
’)、 (2’) Jを「詳細図の(5)。 (6)」と補正する。 (3)本願明細書の第6頁第9行目の 「第1図(1′)+ (2’)+ (2〃) Jを「第
1図(51,+61. (71Jと補正する。 (4)本願明細書の第6頁第11行目〜第12行目の「
詳細図の(1′)はn)に、 (2’)、(2〃)は
峙(2)に対応する。」を「詳細図の(5)は(11に
、+61゜(7)は(2)に対応する。」と補正する。
は本発明による工程を説明する断面図。 第2図(1)〜f4)、 (1’ )、 (2’ )は
従来例による工程を説明する断面図である。 図において。 1はSi基板。 2はD−PSG層。 3はAI配線層。 4はヒロック防止膜でS−5iO7層。 5ばSOG層。 6は層間絶縁層でI−PSG層 図面の、9四 本発明の町品目 第1 図 税東イダ何6リ 自r印n1Δβ] 第2図 図面7)浄書 イ圧−釆イト」の 断面 巳 第2図 手続補正書(旅 3、補正をする者 羽生との関係 特許出願人 住所 神奈用駒11崎市中原区上小田中1015番地(
522)名称 富 士 通 株 式 会
社4、代理人 住所 神奈川県用崎市中原区と小口中1015番地昭和
62年 6月30日 (発送日) 6、補正の対象 (1)明細書の「図面の簡単な説明」の欄(2)因面第
1図(1’) (2’) (2〃)及び第2図(1
′) (2’)7、補正の内容 (1)明細書の第9頁第5行目の 「第1図(1)〜(4)、 (1’)、 (2′)、
(2lt) jを7第1図+1)〜(7)」と補正す
る。 (2)明細書の第9頁第7行目の 「第2図(1)〜(4)、 (1’)、 (2′)
Jを「第2図(1)〜(6)」と補正する。 (3)図面を別紙の通り補正する。 8、添付書類の目録 補正図面 手続ネ市正店I自頒、11氾 昭f目 年 月 日 62.7.14 昭和62年 特許願第 91403号 2、発明の名称 半導体装置の製造方法 3、補正をする者 朋キとの関係 特許出願人 住所 神奈川!…II崎市中原区、上小田中小口15番
地(522)名称 富 士 通 株 式 会
社4、代理人 住所 神奈川県用碕市中原区上小口中1015番地富
士 通 株 式 会 社 内7、補正の
内容 (1)本願明細書の第3頁第9行目の 「第2図(1′)、 (2′) Jを「第2図(5+、
(61Jと補正する。 (2)本願明細書の第3頁第10行目の「詳細図の(1
’)、 (2’) Jを「詳細図の(5)。 (6)」と補正する。 (3)本願明細書の第6頁第9行目の 「第1図(1′)+ (2’)+ (2〃) Jを「第
1図(51,+61. (71Jと補正する。 (4)本願明細書の第6頁第11行目〜第12行目の「
詳細図の(1′)はn)に、 (2’)、(2〃)は
峙(2)に対応する。」を「詳細図の(5)は(11に
、+61゜(7)は(2)に対応する。」と補正する。
Claims (2)
- (1)基板上にアルミニウム層を形成し、パターニング
してアルミニウム配線層を形成する工程と、該基板上に
スパッタ法により第1の絶縁層を被着する工程と、 該アルミニウム配線層を酸化する工程と、 該基板上に第2の絶縁層を被着する工程 とを有することを特徴とする半導体装置の製造方法。 - (2)前記アルミニウム配線層を酸化する工程は発煙硝
酸処理により行うことを特徴とする特許請求の範囲第1
項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9140887A JPS63257247A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9140887A JPS63257247A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63257247A true JPS63257247A (ja) | 1988-10-25 |
JPH0573260B2 JPH0573260B2 (ja) | 1993-10-14 |
Family
ID=14025553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9140887A Granted JPS63257247A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63257247A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5192183A (ja) * | 1975-02-10 | 1976-08-12 | ||
JPS57176747A (en) * | 1981-04-23 | 1982-10-30 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS58197748A (ja) * | 1982-05-13 | 1983-11-17 | Nec Corp | 半導体装置の製造方法 |
JPS604240A (ja) * | 1983-06-22 | 1985-01-10 | Nec Corp | 半導体装置 |
-
1987
- 1987-04-14 JP JP9140887A patent/JPS63257247A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5192183A (ja) * | 1975-02-10 | 1976-08-12 | ||
JPS57176747A (en) * | 1981-04-23 | 1982-10-30 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS58197748A (ja) * | 1982-05-13 | 1983-11-17 | Nec Corp | 半導体装置の製造方法 |
JPS604240A (ja) * | 1983-06-22 | 1985-01-10 | Nec Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0573260B2 (ja) | 1993-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3916334B2 (ja) | 薄膜トランジスタ | |
US5464500A (en) | Method for taper etching metal | |
JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
JP2001166336A (ja) | 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法 | |
JPH0285826A (ja) | 表示パネル | |
JPH06310492A (ja) | チタン系薄膜のエッチング液及び半導体装置の製造方法 | |
JPS6135973A (ja) | 感熱ヘツド | |
JPS63257247A (ja) | 半導体装置の製造方法 | |
JPH06122982A (ja) | アルミニウムを主成分とする金属薄膜のエッチング液組成物 | |
JPS60186019A (ja) | Itoのエツチング方法 | |
JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
JPH0240961A (ja) | 半導体装置の製造方法 | |
JP3892424B2 (ja) | 強誘電体容量素子の製造方法 | |
JPS5874043A (ja) | 半導体装置 | |
JPH07245403A (ja) | 金属配線、薄膜トランジスタおよびtft液晶表示装置 | |
JPH08306871A (ja) | 誘電体キャパシタの製造方法 | |
KR20170006480A (ko) | 다층막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법 | |
JPH0324784B2 (ja) | ||
JPS63293861A (ja) | 半導体装置の製造方法 | |
JPH01173635A (ja) | 半導体装置の製造方法 | |
JPH03159247A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
JP3230311B2 (ja) | Tftマトリクスの製造方法 | |
JPH06110085A (ja) | アクティブマトリクスパネル及びその製造方法 | |
JPH0621229A (ja) | 半導体装置及びその製造方法 | |
JPS5951747B2 (ja) | 微小配線構造体 |